JP5479638B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5479638B2
JP5479638B2 JP2013118007A JP2013118007A JP5479638B2 JP 5479638 B2 JP5479638 B2 JP 5479638B2 JP 2013118007 A JP2013118007 A JP 2013118007A JP 2013118007 A JP2013118007 A JP 2013118007A JP 5479638 B2 JP5479638 B2 JP 5479638B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
wiring board
pad
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013118007A
Other languages
English (en)
Other versions
JP2013168689A (ja
Inventor
和弘 小林
隆春 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013118007A priority Critical patent/JP5479638B2/ja
Publication of JP2013168689A publication Critical patent/JP2013168689A/ja
Application granted granted Critical
Publication of JP5479638B2 publication Critical patent/JP5479638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、配線基板に係り、配線基板の厚さ方向のサイズを小型化できると共に、コストを低減することのできる配線基板に関する。
従来、配線基板の厚さ方向のサイズを小型化したものとして、コアレス基板と呼ばれる配線基板がある。コアレス基板は、コア基板を有していないため、コア基板付ビルドアップ配線基板(コア基板の両面にビルドアップ構造体を形成した配線基板)と比較して、強度が低いため、反りが発生しやすい。このような、コアレス基板の反りを低減可能なものとして、図1に示すような配線基板200がある。
図1は、従来の配線基板の断面図である。
図1を参照するに、従来の配線基板200は、ソルダーレジスト層201,215と、パッド202と、樹脂層203,211と、ビア204,208,212と、配線205,209と、補強用絶縁層207と、電子部品搭載用パッド213とを有する。
ソルダーレジスト層201は、パッド202を配置するための貫通部218を有する。パッド202は、外部接続端子261が配設される接続面202Aを有している。パッド202は、パッド202の接続面202Aとソルダーレジスト層201の面201Aとが略面一となるように、貫通部218に設けられている。パッド202は、外部接続端子261を介して、実装基板260(例えば、マザーボード)と電気的に接続されるパッドである。パッド202の材料としては、例えば、Au層と、Ni層とを順次積層されたAu/Ni積層膜を用いることができる。
樹脂層203は、ソルダーレジスト層201の面201B(面201Aの反対側のソルダーレジスト層201の面)と、パッド202の面202Bの大部分とを覆うように設けられている。樹脂層203は、パッド202の面202Bの一部を露出する開口部219を有する。
ビア204は、開口部219に設けられている。ビア204は、配線205と一体に構成されており、その下端はパッド202と接続されている。配線205は、樹脂層203の面203Aに設けられている。配線205は、ビア204の上端と接続されている。ビア204及び配線205の材料としては、例えば、Cuを用いることができる。
補強用樹脂層207は、配線205の大部分を覆うように、樹脂層203の面203Aに設けられている。補強用樹脂層207は、補強部材であるガラスクロスに樹脂を含浸させた構成とされている。そのため、補強用樹脂層207の厚さは、他の樹脂層203,211の厚さ(例えば、35μm)よりも厚い。補強用樹脂層207の厚さは、例えば、50μm〜100μmとすることができる。補強用樹脂層207は、配線205の一部を露出する開口部221を有する。開口部221は、例えば、レーザ加工により形成する。
ビア208は、開口部221に設けられている。ビア208は、配線209と一体に構成されており、その下端は配線205と接続されている。配線209は、補強用樹脂層207の面207Aに設けられている。配線209は、ビア208の上端と接続されている。ビア208及び配線209の材料としては、例えば、Cuを用いることができる。
樹脂層211は、配線209の大部分を覆うように、補強用樹脂層207の面207Aに設けられている。樹脂層211は、配線209の一部を露出する開口部223を有する。
ビア212は、開口部223に設けられている。ビア212は、電子部品搭載用パッド213と一体に構成されており、その下端は配線209と接続されている。電子部品搭載用パッド213は、樹脂層211の面211Aに設けられている。電子部品搭載用パッド213は、電子部品250(例えば、半導体チップやチップコンデンサ等)が搭載される接続面213Aを有する。ビア212及び電子部品搭載用パッド213の材料としては、例えば、Cuを用いることができる。
ソルダーレジスト層215は、接続部213Aを露出する開口部225を有する。ソルダーレジスト層215は、樹脂層211の面211Aを覆うように設けられている。
上記構成とされた配線基板200は、補強部材であるガラスクロスに樹脂を含浸させた補強用樹脂層207を有する構成とされているため、強度が向上し、樹脂層203,211と、ビア204,208,212及び配線205,209との熱膨張係数の差により発生する配線基板200の反りを低減することができる(例えば、特許文献1参照。)。
特開2007−96260号公報
しかしながら、従来の配線基板200では、樹脂層203,211よりも厚さの厚い補強用樹脂層207(厚さは、例えば、50μm〜100μm)を設けることで、樹脂層203,211と、ビア204,208,212及び配線205,209との熱膨張係数の差により発生する配線基板200の反りを低減していたため、配線基板200の厚さ方向のサイズが大型化してしまうという問題があった。
また、ガラスクロスに樹脂を含浸させた補強用樹脂層207は、高価であるため、配線基板200のコストが増加してしまうという問題があった。
さらに、補強用樹脂層207に開口部221を形成する際、レーザがガラスクロスを貫通するのに時間を要するため、配線基板200の製造コストが増加してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、配線基板の厚さ方向のサイズを小型化して配線基板の反りを低減できると共に、コストを低減することのできる配線基板を提供することを目的とする。
本配線基板は、複数の配線層と樹脂からなる絶縁層とが積層された配線基板であって、配線基板表面となる一方の面とその反対側の他方の面とを有する第1の絶縁層と、前記第1の絶縁層の一方の面に表面が露出して設けられた第1のパッドと、前記第1の絶縁層の他方の面に設けられた、前記第1のパッドに隣接する第1の配線と、前記第1の絶縁層に設けられた、前記第1のパッドの裏面を露出する開口部と、前記開口部内に設けられた、一端が前記第1のパッドの裏面に接続され、他端が前記第1の配線と一体に設けられたビアと、前記第1の絶縁層の他方の面側に積層された他の絶縁層と他の配線層と、を有し、前記第1のパッドと前記第1の配線との間に配置された前記第1の絶縁層の厚さが、前記第1の絶縁層以外の全ての絶縁層における隣接する配線の間に配置された絶縁層の厚さよりも薄いことを要件とする。
本発明によれば、配線基板の厚さ方向のサイズを小型化して配線基板の反りを低減できると共に、配線基板のコストを低減することができる。
従来の配線基板の断面図である。 本発明の実施の形態に係る配線基板の断面図である。 シミュレーションにより絶縁層の厚さT1と絶縁層の厚さT2,T3とを変化させて際の配線基板の反り量を示す図である。 図3に示すシミュレーション結果をグラフ化した図である。 本発明の実施の形態の第1変形例に係る配線基板の断面図である。 本発明の実施の形態の第2変形例に係る配線基板の断面図である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その1)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その2)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その3)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その4)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その5)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その6)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その7)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その8)である。 本発明の実施の形態に係る配線基板の製造工程を示す図(その9)である。
次に、図面に基づいて本発明の実施の形態について説明する。
(第1の実施の形態)
図2は、本発明の実施の形態に係る配線基板の断面図である。
図2を参照するに、本実施の形態の配線基板10は、コアレス基板であり、絶縁層17と、電子部品搭載用パッド18と、ビア19,24,28と、配線22と、絶縁層23,27と、配線25,29と、ソルダーレジスト層31とを有する。
絶縁層17は、電子部品11が搭載される電子部品搭載用パッド18とビア19とを内設すると共に、配線22を配設するための絶縁層である。絶縁層17の面17A(電子部品11が搭載される側の面)は、電子部品搭載用パッド18の接続面18Aと略面一とされている。絶縁層17は、電子部品搭載用パッド18と対向する部分の絶縁層17を貫通するように形成された開口部35を有する。電子部品搭載用パッド18と絶縁層17の面17B(絶縁層17の面17Aの反対側に位置する面)に設けられた配線22との間に配置された部分の絶縁層17の厚さTは、配線22と配線25との間に配置された部分の絶縁層23の厚さT、及び配線25と配線29との間に配置された部分の絶縁層27の厚さTより薄くなるように構成されている。
このように、電子部品搭載用パッド18と絶縁層17の面17B(絶縁層17の面17Aの反対側に位置する面)に設けられた配線22との間に配置された部分の絶縁層17の厚さTが、配線22と配線25との間に配置された部分の絶縁層23の厚さT、及び配線25と配線29との間に配置された部分の絶縁層27の厚さTより薄くなるよう構成することにより、配線基板10の厚さ方向のサイズを小型化して配線基板10の反り(ビア19,24,28及び配線22,25,29と絶縁層23,27との間の熱膨張係数の差に起因する反り)を低減することができる。なお、絶縁層17の厚さTを5μmよりも薄くすることは、絶縁層17の製造上技術的に困難である。また、絶縁層17の厚さTを絶縁層23、27の厚さT,Tよりも厚くした場合、配線基板10の反りを十分に低減することができない。
なお、電子部品搭載用パッド18と配線22との間はビア19で直接接続されるため、絶縁層17の厚さTを薄くしても配線基板10の電気特性に及ぼす影響はほとんどない。仮に、絶縁層17の面17Aに、面17A上を引き回される配線を形成した場合、絶縁層17の面17Bに形成される配線22との短絡防止の為や、電気特性を考慮した設計上の問題から絶縁層17の厚さTを薄くすることは困難である。しかし、本実施の形態の配線基板10では、絶縁層17の面17Aには、電子部品搭載用パッド18のみが設けられており、電子部品搭載用パッド18は、ビア19により電子部品搭載用パッド18の直下に配置された部分の配線22に直接接続されている。よって、電子部品搭載用パッド18と配線22の接続のために絶縁層17の面17Aを引き回される配線を設ける必要がない。このため、本実施の形態の配線基板10では、絶縁層17の厚さTを薄くしても短絡や電気特性に関する問題が発生しない。よって、反り対策のために、絶縁層17の厚さTを好適に調整することができる。
絶縁層17の厚さTを薄くした場合、平面視した状態において、電子部品搭載用パッド18と、他の電子部品搭載用パッド18と接続された他の配線22とが重複しないように形成するとよい。これにより、電子部品搭載用パッド18と、他の電子部品搭載用パッド18と接続された他の配線22との絶縁性を確保することができる。
また、図2では、絶縁層27の面27Aにパッド部41のみ設けられるよう図示したが、実際には、絶縁層27の面27Aには、他の配線29が形成されている。また、電子部品搭載用パッド18の直径は、50μm〜150μmと小さいのに対し、外部接続端子用のパッド部41の直径は200μm〜1000μmと大きい。図2では、パッド部41と、他のパッド部41と接続される配線25とを平面視した場合、パッド部41と、他のパッド部41と接続される配線25とが重ならないように図示したが、実際には、平面視した際、パッド部41と、他のパッド部41と接続される配線25との重複は必ず生じる。これらのことから、絶縁層27の面27Aに形成された配線29及びパッド部41と配線25との絶縁性確保のため、先に説明した絶縁層17のように絶縁層27の厚さTを薄くすることは不可能である(言い換えれば、絶縁層17のように絶縁層27の厚さTを薄くして、配線基板10の反り量の絶対値を小さくすることは不可能である。)。
また、従来の配線基板200の反りを低減するために、配線基板200に設けられていた高価、かつ加工しにくい補強用樹脂層207(図1参照)を設けることなく、配線基板10の反りを低減することが可能となるため、配線基板10のコスト(製造コストも含む)を低減することができる。絶縁層17としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂よりなる樹脂層を用いることができる。
図3は、シミュレーションにより絶縁層の厚さTと絶縁層の厚さT,Tとを変化させた際の配線基板の反り量を示す図であり、図4は、図3に示すシミュレーション結果をグラフ化した図である。図3及び図4において、配線基板にマイナスの反り量が発生した場合、図2に示す配線基板10の中央部は、配線基板10の外周部よりも下方に位置する。また、図3及び図4において、配線基板にプラスの反り量が発生した場合、図2に示す配線基板10の中央部は、配線基板10の外周部よりも上方に位置する。また、図3に示す絶縁層17の厚さTが0μmとは、絶縁層17を設けなかった場合(配線22の一部が電子部品搭載用パッド18として機能する場合)を示している。
ここで、図3及び図4を参照して、シミュレーションにより得られた絶縁層の厚さTと絶縁層の厚さT,Tとを変化させて際の配線基板の反り量について説明する。なお、図3及び図4に示す結果を得る際のシミュレーションでは、絶縁層17,23,27としてエポキシ樹脂を用い、電子部品搭載用パッド18、ビア19,24,28、及び配線22,25,29の材料としてCuを用いた。
配線基板10は、その反り量の絶対値が200μm以下の場合に製品として機能させることができる。よって、図4に示すように、配線基板10を製品として機能させる場合、配線基板10に設けられた絶縁層17の厚さTを、例えば、5μm〜20μmにするとよい。但し、配線基板10への電子部品11の実装性や、配線基板10のマザーボードへの実装性から、配線基板10の反り量は、絶対値で80μm以下がよい。つまり、配線基板10に設けられた絶縁層17の厚さTは、例えば、5μm〜15μmが好適である。
また、配線基板10の薄型化及び反り量を考慮した場合、絶縁層23,27の厚さT,Tは、例えば、25μm〜45μmにすることができる。さらに、絶縁層23,27の絶縁性を考慮した場合、絶縁層23,27の厚さは、例えば、30μm〜40μmが好適である。
なお、実際に配線基板10の試作品を作製したところ、シミュレーション結果に準じた反り抑制結果が得られた。
電子部品搭載用パッド18は、電子部品11が搭載(接続)される接続面18Aを有する。電子部品搭載用パッド18は、接続面18Aと絶縁層17の面17Aとが略面一となるように、絶縁層17に内設されている。電子部品搭載用パッド18としては、例えば、接続面18A側からAu層(例えば、厚さ0.05μm)と、Pd層(例えば、厚さ0.05μm)と、Ni層(例えば、厚さ5μm)とを順次積層させたAu/Pd/Ni積層膜を用いることができる。この場合、Au層に電子部品11が搭載される。
ビア19は、絶縁層17に形成された開口部35に設けられている。ビア19は、一方の端部が電子部品搭載用パッド18と接続されている。ビア19は、配線22と一体的に構成されており、電子部品搭載用パッド18と配線22とを電気的に接続している。
配線22は、絶縁層17の面17B(面17Aの反対側に位置する絶縁層17の面)に設けられている。配線22は、ビア19と一体的に構成されている。ビア19及び配線22は、例えば、セミアディティブ法により形成することができる。ビア19及び配線22の材料としては、例えば、Cuを用いることができる。
絶縁層23は、配線22の大部分を覆うように、絶縁層17の面17Bに設けられている。絶縁層23は、ビア24を内設すると共に、配線25を形成するための絶縁層である。絶縁層23は、配線22の一部を露出する開口部36を有する。開口部36は、ビア24を配設するためのものである。絶縁層23の面23A(絶縁層17と接触する側とは反対側の絶縁層23の面)には、配線25が配設されている。配線22と配線25との間に配置された部分の絶縁層23の厚さTは、配線22,25間の絶縁性を確保する必要があるため、絶縁層17の厚さTよりも厚くなるように構成されている。具体的には、配線22と配線25との間に配置された部分の絶縁層23の厚さTは、例えば、25μm〜45μmとすることができる。絶縁層23としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂よりなる樹脂層を用いることができる。
ビア24は、絶縁層23に形成された開口部36に設けられている。ビア24は、一方の端部が配線22と接続されている。ビア24は、絶縁層23の面23Aに設けられた配線25と一体的に構成されている。ビア24は、配線22と配線25とを電気的に接続している。
配線25は、絶縁層23の面23A(絶縁層17と接触する面とは反対側の絶縁層23の面)に設けられている。配線25は、ビア24と一体的に構成されている。ビア24及び配線25は、例えば、セミアディティブ法により形成することができる。ビア24及び配線25の材料としては、例えば、Cuを用いることができる。
絶縁層27は、配線25の大部分を覆うように、絶縁層23の面23Aに設けられている。絶縁層27は、ビア28を内設すると共に、配線29を形成するための絶縁層である。絶縁層27は、配線25の一部を露出する開口部38を有する。開口部38は、ビア28を配設するためのものである。絶縁層27の面27A(絶縁層23と接触する側とは反対側の絶縁層27の面)には、配線29が配設されている。配線25と配線29との間に配置された部分の絶縁層27の厚さTは、配線25,29間の絶縁性を確保する必要があるため、絶縁層17の厚さTよりも厚くなるように構成されている。具体的には、配線25と配線29との間に配置された部分の絶縁層27の厚さTは、例えば、25μm〜45μmとすることができる。絶縁層27としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂よりなる樹脂層を用いることができる。
ビア28は、絶縁層27に形成された開口部38に設けられている。ビア28は、一方の端部が配線25と接続されている。ビア28は、絶縁層27の面27Aに設けられた配線29と一体的に構成されている。ビア28は、配線25と配線29とを電気的に接続している。
配線29は、絶縁層27の面27A(絶縁層23と接触する面とは反対側の絶縁層27の面)に設けられている。配線29は、絶縁層27を介して、配線25の一部と対向するように配置されている。配線29は、ビア28と一体的に構成されている。配線29は、外部接続端子14(例えば、はんだボール)が配設されるパッド部41を有する。パッド部41は、外部接続端子14を介して、マザーボード等の実装基板13と電気的に接続される部分である。配線29は、ビア28と一体的に構成されている。ビア28及び配線29は、例えば、セミアディティブ法により形成することができる。ビア28及び配線29の材料としては、例えば、Cuを用いることができる。
ソルダーレジスト層31は、パッド部41を除いた部分の配線29を覆うように、絶縁層27の面27Aに設けられている。ソルダーレジスト層31は、パッド部41を露出する開口部31Aを有する。
本実施の形態の配線基板によれば、電子部品搭載用パッド18と配線22との間に配置された部分の絶縁層17(電子部品搭載用パッド18と配線22との間の絶縁性の確保が不要な部分の絶縁層17)の厚さTを、配線22と配線25との間に配置された部分の絶縁層23(配線22,25間の絶縁性を確保することの必要な部分の絶縁層)の厚さT、及び1つの絶縁層27を介して対向配置された配線25,29間に配置された部分の絶縁層27(配線25,29間の絶縁性を確保することの必要な部分の絶縁層)の厚さTより薄くすることにより、配線基板10の厚さ方向のサイズを小型化して配線基板10の反りを低減することができる。
また、高価、かつ開口部の形成しにくいガラスクロスに樹脂を含浸させた補強用樹脂層207(図1参照)を用いることなく、配線基板10の反りを低減することが可能となるため、配線基板10のコスト(製造コストも含む)を低減することができる。
図5は、本発明の実施の形態の第1変形例に係る配線基板の断面図である。図5において、図2に示す配線基板10と同一構成部分には同一符号を付す。
図5を参照するに、本実施の形態の第1変形例の配線基板50は、本実施の形態の配線基板10に設けられた絶縁層17の代わりに絶縁層51を設けた以外は配線基板10と同様に構成される。
絶縁層51は、配線基板10に設けられた絶縁層17のうち、接続面18Aから接続面18Aとは反対側に位置する電子部品搭載用パッド18の面18Bとの間に配置された部分の絶縁層17をなくした以外は絶縁層17と同様に構成される。絶縁層51の面51Aは、電子部品搭載用パッド18の接続面18Bと略面一とされている。絶縁層51の面51B(面51Aの反対側に配置された絶縁層51の面)には、配線22及び絶縁層23が設けられている。
このような構成とされた配線基板50は、先に説明した配線基板10と同様な効果を得ることができる。
図6は、本発明の実施の形態の第2変形例に係る配線基板の断面図である。図6において、図5に示す配線基板50と同一構成部分には同一符号を付す。
図6を参照するに、本実施の形態の第2変形例の配線基板55は、本実施の形態の第1変形例の配線基板50の構成に、さらにソルダーレジスト層56を設けた以外は配線基板50と同様に構成される。
ソルダーレジスト層56は、絶縁層51の面51Aに設けられている。ソルダーレジスト層56は、電子部品搭載用パッド18が収容される開口部56Aを有する。ソルダーレジスト層56は、電子部品搭載用パッド18の接続面18Aを露出している。ソルダーレジスト層56の厚さは、電子部品搭載用パッド18の厚さと略等しくなるように構成されている。ソルダーレジスト層56としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等からなる樹脂層を用いることができる。
上記構成とされた配線基板55は、後述する図7及び図8に示す工程において、めっき用のレジスト膜62の替わりに、開口部56Aを有したソルダーレジスト層56を形成し、次いで、開口部56Aに電子部品搭載用パッド18を形成し、その後、ソルダーレジスト層56を残した状態で、後述する図10〜図15に示す工程と同様な処理を行うことにより製造することができる。
図7〜図15は、本発明の実施の形態に係る配線基板の製造工程を示す図である。図7〜図15において、本実施の形態の配線基板10と同一構成部分には同一符号を付す。
図7〜図15を参照して、本実施の形態の配線基板10の製造方法について説明する。始めに、図7に示す工程では、導電性を有した支持体61の面61Aに、開口部62Aを有しためっき用のレジスト膜62を形成する。このとき、開口部62Aは、電子部品搭載用パッド18の形成領域に対応する部分の支持体61の面61Aを露出するように形成する。具体的には、開口部62Aを有したレジスト膜62は、例えば、感光性レジストを塗布し、その後、感光性レジストを露光及び現像することで形成する。支持体61としては、例えば、金属板(例えば、Cu板)や金属箔(例えば、Cu箔)等を用いることができる。
次いで、図8に示す工程では、開口部62Aに露出された部分の支持体61上に電子部品搭載用パッド18を形成する。具体的には、電子部品搭載用パッド18としてAu/Pd/Ni積層膜を用いた場合、例えば、支持体61を給電層とする電解めっき法により、支持体61の面61A上にAu層(例えば、厚さ0.05μm)と、Pd層(例えば、厚さ0.05μm)と、Ni層(例えば、厚さ5μm)とを順次積層させることで電子部品搭載用パッド18を形成する。
なお、Au/Pd/Ni積層膜の代わりに、めっき法により形成されたAu/Pd/Ni/Cu積層膜を電子部品搭載用パッド18として用いてもよい。
次いで、図9に示す工程では、図8に示すレジスト膜62を除去する。次いで、図10に示す工程では、電子部品搭載用パッド18の一部を露出する開口部35を有した絶縁層17を形成する。絶縁層17としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂よりなる樹脂層を用いることができる。絶縁層17は、例えば、エポキシ樹脂フィルム或いはポリイミド樹脂フィルムを積層させることで形成できる。また、開口部35は、例えば、レーザ加工法により形成することができる。
電子部品搭載用パッド18と絶縁層17の面17B(絶縁層17の面17Aの反対側に位置する面)に設けられた配線22との間に配置された部分の絶縁層17の厚さTは、配線22と配線25との間に配置された部分の絶縁層23の厚さT、及び配線25と配線29との間に配置された部分の絶縁層27の厚さTより薄くなるように構成されている。
このように、電子部品搭載用パッド18と絶縁層17の面17B(絶縁層17の面17Aの反対側に位置する面)に設けられた配線22との間に配置された部分の絶縁層17の厚さTが、配線22と配線25との間に配置された部分の絶縁層23の厚さT、及び配線25と配線29との間に配置された部分の絶縁層27の厚さTより薄くなるよう構成することにより、配線基板10の厚さ方向のサイズを小型化して配線基板10の反り(ビア19,24,28及び配線22,25,29と絶縁層23,27との間の熱膨張係数の差に起因する反り)を低減することができる。なお、絶縁層17の厚さTを5μmよりも薄くすることは、絶縁層17の製造上技術的に困難である。また、絶縁層17の厚さTを絶縁層23、27の厚さT,Tよりも厚くした場合、配線基板10の反りを十分に低減することができない。
なお、電子部品搭載用パッド18と配線22との間はビア19で直接接続されるため、絶縁層17の厚さTを薄くしても配線基板10の電気特性に及ぼす影響はほとんどない。仮に、絶縁層17の面17Aに、面17A上を引き回される配線を形成した場合、絶縁層17の面17Bに形成される配線22との短絡防止の為や、電気特性を考慮した設計上の問題から絶縁層17の厚さTを薄くすることは困難である。しかし、本実施の形態の配線基板10では、絶縁層17の面17Aには、電子部品搭載用パッド18のみが設けられており、電子部品搭載用パッド18は、ビア19により電子部品搭載用パッド18の直下に配置された部分の配線22に直接接続されている。よって、電子部品搭載用パッド18と配線22の接続のために絶縁層17の面17Aを引き回される配線を設ける必要がない。このため、本実施の形態の配線基板10では、絶縁層17の厚さTを薄くしても短絡や電気特性に関する問題が発生しない。よって、反り対策のために、絶縁層17の厚さTを好適に調整することができる。
また、従来の配線基板200の反りを低減するために、配線基板200に設けられていた高価、かつ加工しにくい補強用樹脂層207(図1参照)を設けることなく、配線基板10の反りを低減することが可能となるため、配線基板10のコスト(製造コストも含む)を低減することができる。
配線基板10の反りの許容範囲を80μm以下とした場合、絶縁層17の厚さTは、5μm〜15μmの範囲内で適宜選択することが可能である。なお、絶縁層17の厚さTを5μmよりも薄くすることは、絶縁層17の製造上技術的に困難である。また、絶縁層17の厚さTを15μmよりも厚くした場合、配線基板10の反りの好適な許容範囲である80μmを超えてしまう。
次いで、図11に示す工程では、ビア19及び配線22を同時に形成する。ビア19及び配線22は、例えば、セミアディティブ法により形成する。具体的には、無電解めっき法により、図10に示す構造体の上面側を覆うようにシード層(例えば、Cu層)を形成し、次いで、シード層(図示せず)上に配線22の形成領域に対応する部分に開口部(図示せず)を有したレジスト膜(図示せず)を形成する。次いで、シード層を給電層とする電解めっき法により、開口部に露出された部分のシード層上にめっき膜(例えば、Cuめっき膜)を析出成長させ、その後、レジスト膜を除去し、次いで、めっき膜に覆われていない部分のシード層を除去することで、ビア19及び配線22を同時に形成する。
次いで、図12に示す工程では、先に説明した図10及び図11に示す工程と同様な手法により、開口部36を有した絶縁層23、ビア24、及び配線25を順次形成する。絶縁層23としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂よりなる樹脂層を用いることができる。また、配線22と配線25との間に配置された部分の絶縁層23の厚さTは、絶縁層17の厚さTよりも厚くなるように構成されている。具体的には、絶縁層23の厚さTは、例えば、25μm〜45μmとすることができる。ビア24及び配線25の材料としては、例えば、Cuを用いることができる。
次いで、図13に示す工程では、先に説明した図10及び図11に示す工程と同様な手法により、開口部38を有した絶縁層27、ビア28、及び配線29を順次形成する。絶縁層27としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂よりなる樹脂層を用いることができる。また、配線25と配線29との間に配置された部分の絶縁層27の厚さTは、絶縁層17の厚さTよりも厚くなるように構成されている。具体的には、絶縁層27の厚さTは、例えば、25μm〜45μmとすることができる。ビア28及び配線29の材料としては、例えば、Cuを用いることができる。
次いで、図14に示す工程では、絶縁層27の面27Aに、パッド部41を除いた部分の配線29を覆うように開口部31Aを有したソルダーレジスト層31を形成する。開口部31Aは、パッド部41を露出するように形成する。
次いで、図15に示す工程では、図14に示す支持体61を除去する。これにより、配線基板10が製造される。なお、図15では、製造工程上、図2に示す配線基板10の上下を反転させた状態で図示する。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、上記説明した配線基板10,50,55は、BGA(Ball Grid Array)のほか、パッド部41にピンを接合したPGA(Pin Grid Array)や、パッド部41自体を外部接続端子としたLAG(Land Grid Array)としても使用できる。
本発明は、コアレス基板に適用できる。
10,50,55 配線基板
11 電子部品
13 実装基板
14 外部接続端子
17,23,27,51 絶縁層
17A,17B,18B,23A,27A,51A,51B,61A 面
18 電子部品搭載用パッド
18A 接続面
19,24,28 ビア
22,25,29 配線
31,56 ソルダーレジスト層
31A,35,36,38,56A,62A 開口部
41 パッド部
61 支持体
62 レジスト膜
,T,T 厚さ

Claims (9)

  1. 複数の配線層と樹脂からなる絶縁層とが積層された配線基板であって、
    配線基板表面となる一方の面とその反対側の他方の面とを有する第1の絶縁層と、
    前記第1の絶縁層の一方の面に表面が露出して設けられた第1のパッドと、
    前記第1の絶縁層の他方の面に設けられた、前記第1のパッドに隣接する第1の配線と、
    前記第1の絶縁層に設けられた、前記第1のパッドの裏面を露出する開口部と、
    前記開口部内に設けられた、一端が前記第1のパッドの裏面に接続され、他端が前記第1の配線と一体に設けられたビアと、
    前記第1の絶縁層の他方の面側に積層された他の絶縁層と他の配線層と、を有し、
    前記第1のパッドと前記第1の配線との間に配置された前記第1の絶縁層の厚さが、前記第1の絶縁層以外の全ての絶縁層における隣接する配線の間に配置された絶縁層の厚さよりも薄いことを特徴とする配線基板。
  2. 前記第1のパッドは、表面が露出されるように前記第1の絶縁層中に埋設され、裏面及び側面が前記第1の絶縁層に接していることを特徴とする請求項1記載の配線基板。
  3. 前記第1のパッドは、裏面が前記第1の絶縁層の一方の面と接するように、前記第1の絶縁層の一方の面上に設けられていることを特徴とする請求項1記載の配線基板。
  4. 前記第1の絶縁層の一方の面上に、前記第1のパッドの表面を露出する第1のソルダーレジスト層が設けられていることを特徴とする請求項3記載の配線基板。
  5. 前記第1のソルダーレジスト層の厚さは、前記第1のパッドの厚さと等しいことを特徴とする請求項4記載の配線基板。
  6. 前記第1のパッドと前記第1の配線との間に配置された前記第1の絶縁層の厚さは、5μm〜20μmであることを特徴とする請求項1乃至5の何れか一項記載の配線基板。
  7. 前記第1の絶縁層以外の全ての絶縁層における隣接する配線の間に配置された絶縁層の厚さは、25μm〜45μmであることを特徴とする請求項1乃至6の何れか一項記載の配線基板。
  8. 前記配線基板表面の反対面である配線基板裏面に第2のパッドが設けられていることを特徴とする請求項1乃至7の何れか一項記載の配線基板。
  9. 前記配線基板裏面に前記第2のパッドを露出する第2のソルダーレジスト層が設けられていることを特徴とする請求項8記載の配線基板。
JP2013118007A 2007-10-12 2013-06-04 配線基板 Active JP5479638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013118007A JP5479638B2 (ja) 2007-10-12 2013-06-04 配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007266169 2007-10-12
JP2007266169 2007-10-12
JP2013118007A JP5479638B2 (ja) 2007-10-12 2013-06-04 配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008247687A Division JP5289880B2 (ja) 2007-10-12 2008-09-26 配線基板

Publications (2)

Publication Number Publication Date
JP2013168689A JP2013168689A (ja) 2013-08-29
JP5479638B2 true JP5479638B2 (ja) 2014-04-23

Family

ID=40779478

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008247687A Active JP5289880B2 (ja) 2007-10-12 2008-09-26 配線基板
JP2013118007A Active JP5479638B2 (ja) 2007-10-12 2013-06-04 配線基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008247687A Active JP5289880B2 (ja) 2007-10-12 2008-09-26 配線基板

Country Status (2)

Country Link
JP (2) JP5289880B2 (ja)
TW (1) TWI435675B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012124421A1 (ja) * 2011-03-14 2012-09-20 株式会社村田製作所 フレキシブル多層基板
WO2013058351A1 (ja) 2011-10-21 2013-04-25 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
JP5959562B2 (ja) * 2013-05-30 2016-08-02 京セラ株式会社 配線基板
JP6386252B2 (ja) * 2014-04-23 2018-09-05 イビデン株式会社 プリント配線板
JP2016012657A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板
JP2017022213A (ja) * 2015-07-08 2017-01-26 凸版印刷株式会社 プリント配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832239A (ja) * 1994-07-11 1996-02-02 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JP3659441B2 (ja) * 1996-09-25 2005-06-15 京セラ株式会社 配線基板
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH114079A (ja) * 1997-06-11 1999-01-06 Kyocera Corp 多層配線基板
JPH1126939A (ja) * 1997-07-07 1999-01-29 Kyocera Corp 多層配線基板
JPH1187865A (ja) * 1997-09-09 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板およびその製造方法
JP4254034B2 (ja) * 2000-09-18 2009-04-15 東亞合成株式会社 多層プリント配線板の製造方法
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP4895448B2 (ja) * 2001-09-27 2012-03-14 京セラ株式会社 多層配線基板
JP2004200501A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 配線基板
JP2004273563A (ja) * 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
TW200920216A (en) 2009-05-01
TWI435675B (zh) 2014-04-21
JP5289880B2 (ja) 2013-09-11
JP2009111358A (ja) 2009-05-21
JP2013168689A (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US8633587B2 (en) Package structure
EP1740025B1 (en) Wiring board and method for manufacturing the same
JP4361826B2 (ja) 半導体装置
JP5479638B2 (ja) 配線基板
JP5101451B2 (ja) 配線基板及びその製造方法
JP2011023751A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20070028246A (ko) 다층 배선 기판과 그 제조 방법
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US8754336B2 (en) Wiring board and method of producing the same
JP2009021578A (ja) 補強材付き配線基板
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
KR101489798B1 (ko) 배선 기판
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US11019722B2 (en) Wiring substrate
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP3639736B2 (ja) 半導体装置用パッケージ
JP2009021579A (ja) 補強材付き配線基板
JP2023131595A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5479638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150