CN111511092A - 多层布线基板及包括其的探针卡 - Google Patents

多层布线基板及包括其的探针卡 Download PDF

Info

Publication number
CN111511092A
CN111511092A CN202010069591.3A CN202010069591A CN111511092A CN 111511092 A CN111511092 A CN 111511092A CN 202010069591 A CN202010069591 A CN 202010069591A CN 111511092 A CN111511092 A CN 111511092A
Authority
CN
China
Prior art keywords
via conductor
wiring layer
connection pad
layer
internal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010069591.3A
Other languages
English (en)
Inventor
安范模
朴胜浩
边圣铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Point Engineering Co Ltd
Original Assignee
Point Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Point Engineering Co Ltd filed Critical Point Engineering Co Ltd
Publication of CN111511092A publication Critical patent/CN111511092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

根据本发明的多层布线基板以及包括其探针卡，多层布线基板的特征在于包括包含如下的多层布线基板：第一绝缘部，包括陶瓷材质的主体、贯通所述主体的第一通孔导体、与所述第一通孔导体连接的第一内部布线层以及第一连接垫；以及第二绝缘部，包括阳极氧化膜材质的主体、贯通所述主体的第二通孔导体、与所述第二通孔导体连接的第二内部布线层以及第二连接垫。

Description

多层布线基板及包括其的探针卡
技术领域
本发明涉及一种多层布线基板及包括其的探针卡，更具体而言涉及一种热膨胀系数低且导电率高的多层布线基板。
背景技术
通常，半导体制作工艺通过在晶片上形成图案的制造(fabrication)工艺、检查构成晶片的各个芯片的电特性的电管芯分选(Electrical Die Sorting，EDS)工艺以及由各个芯片组装形成有图案的晶片的装配(assembly)工艺制造而成。
此处，执行EDS工艺以判别构成晶片的芯片中的不良芯片。在EDS工艺中，主要使用对构成晶片的芯片施加电信号并通过从施加的电信号检查的信号来判断不良的探针卡(probe card)。
探针卡包括：探针，与构成晶片的各芯片的图案接触并施加电信号；空间转换器(Space Transformer，ST)，执行在探针与印刷电路板(printedcircuit board，PCB)基板之间的节距(Pitch)转换；以及中介层(Interposer)，将空间转换器与PCB基板连接。
探针卡所使用的空间转换器主要包括在包括多层陶瓷基板的多层布线基板(多层陶瓷(Multi Layer Ceramic，MLC))。这种陶瓷材质的多层布线基板具有热膨胀系数低而不受在作为测定对象物的晶片产生的热的影响的优点。然而，陶瓷材质的多层布线基板具有如下缺点：为能够承受陶瓷烧结温度，由比铜、金等金属导电率相对低的钨形成布线。
近来，为了改善此种缺点，开发了由多种材质形成的多层布线基板，作为与此种多层布线基板相关的专利，公示有在日本公开专利第2016-72285号(以下，称为“现有技术”)中记载者。
现有技术的多层布线基板包括陶瓷基板与聚酰亚胺材质的多个树脂层。此种现有技术的多层布线基板使用低热膨胀系数低的陶瓷基板，同时在聚酰亚胺材质的树脂层中包括由铜形成的布线，从而具有低热膨胀系数与高导电率的效果。
然而，此种现有技术在与作为检查对象物的晶片相对更近的位置处包括热膨胀系数高的聚酰亚胺树脂层。即，在聚酰亚胺树脂层中可能会产生热变形，因此会具有检查的准确度下降的问题。
[现有技术文献]
[专利文献]
[专利文献1]公开编号第2016-72285号日本公开专利公报
发明内容
[发明所要解决的问题]
对此，本发明是为了减少现有技术的问题而提出的，其目的在于提供一种热膨胀系数低且导电率高的多层布线基板。
另外，其目的在于通过包括包含多个气孔的阳极氧化膜的绝缘部使焊料浸入到气孔并固体化，从而将多层绝缘部坚固地固定。
[解决问题的技术手段]
为了达成此种本发明的目的，根据本发明的多层布线基板的特征在于包括包含如下的多层布线基板：第一绝缘部，包括陶瓷材质的主体、贯通所述主体的第一通孔导体、与所述第一通孔导体连接的第一内部布线层以及第一连接垫；以及第二绝缘部，包括阳极氧化膜材质的主体、贯通所述主体的第二通孔导体、与所述第二通孔导体连接的第二内部布线层以及第二连接垫。
另外，特征在于包括如下的多层布线基板：所述第一通孔导体与所述第一内部布线层以及所述第一连接垫由钨提供、所述第二通孔导体与所述第二内部布线层以及第二连接垫由铜提供。
另外，特征在于包括如下的多层布线基板：所述第二绝缘部在多个层所包括的所述第二内部布线层及所述第二连接垫的各自的一端还包括焊料凸块，通过所述焊料凸块连接所述各个层所包括的所述第二通孔导体、所述第二内部布线层以及所述第二连接垫。
另外，特征在于包括如下的多层布线基板：所述第二绝缘部包括在阳极氧化时形成的多个气孔，熔融的所述焊料凸块的一部分浸入到所述气孔的内部后变硬，从而将所述第二通孔导体、所述第二内部布线层及所述第二连接垫固定在所述第二绝缘部上。
另外，特征在于包括如下的多层布线基板：所述第二绝缘部在各个层重叠的一侧还包括阻断部，所述阻断部在所述焊料凸块的两侧设置。
另外，特征在于包括如下的多层布线基板：所述阻断部由可接着的绝缘材质提供。
根据本发明的探针卡，其特征在于包括：第一绝缘部，包括陶瓷材质的主体、贯通所述主体的第一通孔导体、与所述第一通孔导体连接的第一内部布线层以及第一连接垫；第二绝缘部，包括阳极氧化膜材质的主体、贯通所述主体的第二通孔导体、与所述第二通孔导体连接的第二内部布线层以及第二连接垫；以及探针(probe pin)，附着于所述第二绝缘部的所述第二连接垫。
[发明的效果]
如以上说明所述般，根据本发明的多层布线基板可热膨胀系数低且导电率高。
另外，通过因包括包含多个气孔的阳极氧化膜的绝缘部使焊料浸入到气孔并固体化，从而可将多层绝缘部坚固地固定。
附图说明
图1是概略地图示根据本发明的优选实施例的探针卡的图。
图2是图示图1的探针卡的第二绝缘部的图。
图3是将图1的部分A放大进行图示的图。
图4是图示根据本发明的另一实施例的探针卡的第二绝缘部的图。
图5是将图4的一部分构成放大进行图示的图。
具体实施方式
以下的内容仅例示发明的原理。因此，虽然并未在本说明书中明确说明或图示，本领域技术人员可发明实现发明的原理并包含于发明的概念与范围内的各种装置。另外，本说明书所列举的所有条件部用语及实施例在原则上应理解为，仅作为用以理解发明的概念的目的进行明确地解释，而并不限制为如上所述特别列举的实施例及状态。
所述的目的、特征及优点通过与附图相关的以下详细的说明而变得更明显，因此，在发明所属的技术领域内具有通常知识者可容易地实施发明的技术思想。
以下，若参照附图对本发明的优选实施例详细地进行说明，则如下所示。
图1是概略地图示根据本发明的优选实施例的探针卡的图，图2是图示图1的探针卡的第二绝缘部的图，图3是将图1的部分A放大进行图示的图。
参照图1至图3，探针卡1用于点检电路的断开或短路等状态，包括多层布线基板10与探针20。具体而言，探针卡1位于形成有待检查的电路的晶片2的上部，且通过与外部的各种设备连接而相对于晶片2进行升降运动，从而确认是否形成正常的电路。在图1中图示为探针卡1处于相对于晶片2上升的状态。
多层布线基板10在PCB基板(未图示)与探针20之间设置，可补偿PCB基板的基板端子与探针20的节距间的差。具体而言，多层布线基板10包括第一绝缘部110与第二绝缘部120。
第一绝缘部110与PCB基板或中介层(未图示)连接，且第一绝缘部110包括：陶瓷材质的第一主体111、贯通第一主体111的第一通孔导体112、与所述第一通孔导体112连接的第一内部布线层113以及第一连接垫114。
第一绝缘部110包括多个第一主体111。具体而言，第一主体111包括多个层，在各个层包括第一通孔导体112、第一内部布线层113及第一连接垫114。在本实施例中，作为例子对第一主体111包括三个层的情况进行图示及说明，但本发明的思想并不限定于此。
第一主体111包括第一上层1111、第一中间层1112及第一下层1113。第一上层1111为与PCB基板连接的层，第一下层1113为与第二绝缘部120连接的层，第一中间层1112是指在第一上层1111与第一下层1113之间设置的层。
第一主体111可通过激光照射加工、冲压(punch)加工、钻孔加工等形成多个贯通孔。此时，第一上层1111的各个贯通孔可形成于与PCB基板的端子对应的位置，第一中间层1112的各个贯通孔可以与第一上层1111的贯通孔相比更接近中心部定位的方式形成，且第一下层1113的各个贯通孔可以与第一中间层1112的贯通孔相比更接近中心部定位的方式形成。
在第一主体111的各层1111、1112、1113的贯通孔填充导电性材料。可使用钨作为导电性材料，由此，可形成第一通孔导体112。
可通过单独的浆料印刷装置将导电性材料印刷在第一中间层1112及第一下层1113的上部。可使用钨作为导电性材料，由此，可形成第一内部布线层113。第一内部布线层113连接各层1111、1112、1113的各个第一通孔导体112，可形成在与第一通孔导体112对应的位置。然而，第一内部布线层113的位置并不限定于此。例如，第一内部布线层113可形成于第一上层1111的下部及第一中间层1112的下部。
另外，也可通过浆料印刷装置将导电性材料印刷在第一上层1111的上部及第一下层1113的下部。可使用钨作为导电性材料，由此，可形成第一连接垫114。此时，第一上层1111的第一连接垫114与PCB基板的端子连接，且第一下层1113的第一连接垫114可与第二绝缘部120连接。
若第一通孔导体112与第一内部布线层113以及第一连接垫114具备，则可在装载配置第一主体111的各层1111、1112、1113后施加压力。在1300℃至1500℃的温度下在特定时间期间对各层1111、1112、1113进行塑形，因此，陶瓷材质的第一主体111、钨材质的第一通孔导体112、第一内部布线层113以及第一连接垫114可一体化。即，第一主体111、第一通孔导体112、第一内部布线层113以及第一连接垫114可形成为一体形。
在第一绝缘部110的下部包括第二绝缘部120。第二绝缘部120与探针20连接，包括阳极氧化膜材质的第二主体121、贯通第二主体121的第二通孔导体122、与第二通孔导体122连接的第二内部布线层123及第二连接垫124。
第二绝缘部120包括多个第二主体121。具体而言，第二主体121包括多个层，在各个层包括第二通孔导体122、第二内部布线层123及第二连接垫124。在本实施例中，作为例子对第二主体121包括三个层的情况进行图示及说明，但本发明的思想并不限定于此。
阳极氧化膜是指对作为母材的金属进行阳极氧化而形成的膜，阳极氧化膜在阳极氧化时形成多个气孔121a，所述气孔121a为具有规则的排列的孔。
在作为母材的金属为铝(Al)或铝合金的情况下，对母材进行阳极氧化，则在母材的表面形成阳极氧化铝(Al2O3)材质的阳极氧化膜。如上所述形成的阳极氧化膜分为在内部不形成气孔121a的障壁层与在内部形成有气孔121a的多孔层。障壁层位于母材的上部而多孔层位于障壁层的上部。
若从表面形成有具有障壁层与多孔层的阳极氧化膜的母材中去除母材，则仅存留阳极氧化铝(Al2O3)材质的阳极氧化膜。在此情况下，若去除障壁层，则阳极氧化膜整体上为阳极氧化铝(Al2O3)材质并构成薄板形态，并且具有直径均匀且以垂直的形态沿上下贯通形成并具有规则排列的气孔121a。如上所述，可使用去除障壁层的阳极氧化物作为第二主体121。
各个气孔121a在第二主体121内彼此独立地存在。换句话说，在包含阳极氧化铝(Al2O3)材质的第二主体121中，在其内部具有宽度为数纳米至数百纳米的大小的多个气孔121a以沿上下贯通第二主体121的方式形成。
在第二主体121中，除对金属母材进行阳极氧化而以自然产生的方式形成的气孔121a以外，追加形成贯通孔。贯通孔为沿上下贯通第二主体121的构成。
贯通孔对第二主体121进行蚀刻而形成。对第二主体121进行局部遮蔽，仅对未被遮蔽的区域进行蚀刻而形成贯通孔。第二主体121通过蚀刻不仅可容易地形成具有比气孔121a大的内部宽度的贯通孔，而且可使蚀刻溶液与第二主体121反应并使贯通孔具有沿上下垂直地贯通第二主体121的形状。如此，气孔121a及贯通孔均在第二主体121内沿垂直方向并排形成。
第二主体121包括第二上层1211、第二中间层1212、第二下层1213。第二上层1211为与第一绝缘部110连接的层，第二下层1213为与探针20连接的层，第二中间层1212是指在第二上层1211与第二下层1213之间设置的层。此时，第二上层1211的各个贯通孔可形成于与第一主体111的第一下层1113所包括的第一连接垫114对应的位置，第二中间层1212的各个贯通孔可以比第二上层1211的贯通孔更接近中心部定位的方式形成，第二下层1213的各个贯通孔可以比第二中间层1212的贯通孔更接近中心部定位的方式形成。
在第二主体121的各层1211、1212、1213的贯通孔填充导电性材料。可使用导电率高的铜作为导电性材料，由此，可形成第二通孔导体122。
可通过单独的浆料印刷装置将导电性材料印刷在第二上层1211及第二中间层1212的下部。可使用铜作为导电性材料，由此，可形成第二内部布线层123。第二内部布线层123连接各层1211、1212、1213的各个第二通孔导体122，且可形成在与第二通孔导体122对应的位置。然而，第二内部布线层123的位置并不限定于此。例如，第二内部布线层123可形成于第二中间层1212的上部及第二下层1213的上部。
另外，可通过浆料印刷装置将导电性材料印刷在第二中间层1212的上部与第二下层1213的上部及下部。可使用铜作为导电性材料，由此，可形成第二连接垫124。此时，第二连接垫124可与第二内部布线层123或探针20连接。
具体而言，第二连接垫124可形成为与第二内部布线层123相同的长度，或形成为比第二内部布线层123短的长度。另外，在装载配置第二主体121的各层1211、1212、1213的情况下，第二内部布线层123与第二连接垫124的中心可形成于相同的位置。因此，在装载配置第二主体121的各层1211、1212、1213的情况下，第二内部布线层123与第二连接垫124可以分别隔有特定间隔并相对的方式配置。
在第二主体121的各层1211、1212、1213之间形成有突起形状的焊料(solder)凸块125。焊料凸块125用于接合第二主体121的各层1211、1212、1213，可通过浆料印刷装置而形成为半球形状。此时，焊料凸块125可在第二通孔导体122、第二内部布线层123及第二连接垫124均固化后形成。具体而言，第二通孔导体122、第二内部布线层123及第二连接垫124可在150℃下在一小时期间内加热而固化后形成焊料凸块125。
具体而言，焊料凸块125可形成于第二内部布线层123的一端。在本实施例中，作为例子对焊料凸块125形成于第二上层1211及第二中间层1212的下部的情况进行图示，但焊料凸块125的形状并不限定于此。例如，焊料凸块125可在形成在第二中间层1212及第二下层1213的上部的第二连接垫124上形成，或在第二上层1211及第二中间层1212的下部与第二中间层1212及第二下层1213的上部均形成。
在对形成于第二内部布线层123的焊料凸块125进行加热的情况下，具有低的熔点的焊料凸块125在低的热量下也发生熔融。若进行焊料凸块125的熔融，则可在装载配置第二主体121的各层1211、1212、1213后施加压力。因此，熔融的焊料凸块125可以与相邻的层的第二通孔导体122或第二内部布线层123相接的状态而固体化。即，可通过焊料凸块125而与第二主体121的各层1211、1212、1213所包括的第二通孔导体122、第二内部布线层123及第二连接垫124连接。
熔融的焊料凸块125的一部分可浸入到第二主体121的气孔121a。具体而言，焊料凸块125熔融并可流入到相邻的气孔121a。因此，不仅可在与原有形成有焊料凸块125的第二通孔导体122的一端或第二内部布线层123的一端相邻的第二通孔导体122或第二内部布线层123内固体化并固定，而且还可在气孔121a内部固体化并固定。即，焊料凸块125在浸入到气孔121a内部后变硬，从而可起到将第二通孔导体122与第二内部布线层123固定于第二绝缘部120上的作用。
各个以一体形形成的第一绝缘部110与第二绝缘部120可通过焊料凸块125结合。具体而言，在设置在第二绝缘部120的最上部的第二通孔导体122的一端可形成有焊料凸块125。若对焊料凸块125施加热量使焊料凸块125熔融，则使形成于第一绝缘部110的最下部的第一连接垫114与形成于第二绝缘部120的最上部的焊料凸块125相接，在两侧以相接的状态固体化，从而可将第一绝缘部110与第二绝缘部120结合。
在一体化的第一绝缘部110与第二绝缘部120的一侧及另一侧分别结合有PCB基板与探针20，因此，可形成探针卡1。
以下，对具有所述的构成的本发明的优选实施例的探针卡1的作用及效果进行说明。
首先，探针卡1包括：多层布线基板10，包括具有多个层1111、1112、1113的第一绝缘部110以及具有多个层1211、1212、1213的第二绝缘部120；以及探针20，与多层布线基板10连接。此时，探针20附着于第二绝缘部120。
第一绝缘部110包括陶瓷材质的第一主体111。第一主体111包括三个层，可在各个层通过激光照射加工、冲压加工、钻孔加工等形成多个贯通孔。此时，在最上部设置的层的贯通孔与在最下部设置的层的贯通孔相比隔以更远的距离并可形成有多个。
在第一主体111的贯通孔填充钨形成第一通孔导体112，可在第一通孔导体112的一端及另一端印刷钨而形成第一内部布线层113或第一连接垫114。此时，最上部的第一连接垫114与PCB基板连接，最下部的第一连接垫114与第二绝缘部120连接。
若第一通孔导体112、第一内部布线层113及第一连接垫114固化，则在装载配置第一主体111的各层后施加压力，可在1300℃至1500℃的温度下在特定时间期间内进行塑形。因此，陶瓷材质的第一主体111与钨材质的第一通孔导体112、第一内部布线层113、第一连接垫114可一体化。即，第一主体111、第一通孔导体112、第一内部布线层113以及第一连接垫114可形成为一体形。
另外，第一绝缘部110与第二绝缘部120结合。第二绝缘部120包括阳极氧化膜材质的第二主体121。第二主体121包括三个层，且可包括在阳极氧化时形成的气孔121a与进行蚀刻形成的贯通孔。此时，在最上部设置的层的贯通孔与在最下部设置的层的贯通孔相比隔以更远的距离并可形成有多个。
在第二主体121的贯通孔填充铜形成第二通孔导体122，在第二通孔导体122的一端及另一端印刷铜而可形成第二内部布线层123或第二连接垫124。此时，最下部的第二连接垫124与探针20连接。
若对第二通孔导体122、第二内部布线层123及第二连接垫124进行干燥，则可在第二内部布线层的一端形成焊料凸块125。焊料凸块125可形成于第二主体121的各层的上部或下部、或在上部与下部均形成。
若对焊料凸块125施加热，则进行焊料凸块125的熔融。此时，第二主体121可在焊料凸块125固体化之前在装载配置各层后施加热。因此，熔融的焊料凸块125可以与相邻的第二内部布线层123或第二连接垫124相接的状态而固体化。例如，在焊料凸块125形成于第二主体121的第二上层1211的下部的情况下，熔融的焊料凸块125可以与第二中间层1212的第二连接垫124相接的状态而固体化。即，第二上层1211的第二内部布线层123与第二中间层1212的第二连接垫124可通过焊料凸块125连接。
如上所述，多层布线基板10通过使用具有低的熔点的焊料凸块125使多层接合，从而可在使用导电率高的铜的同时，防止包含热膨胀系数低的阳极氧化膜材质的第二主体121而热变形。
另外，熔融的焊料凸块125的一部分可浸入到第二主体121的气孔121a。因此，焊料凸块125还可在气孔121a内部锚定(anchoring)的同时固体化并固定。即，焊料凸块125可起到将第二通孔导体122、第二内部布线层123及第二连接垫124固定于第二绝缘部120上的作用，从而可坚固地固定多层的第二绝缘部120。
具体而言，焊料凸块125在将第二通孔导体122、第二内部布线层123及第二连接垫124电结合的同时，在气孔121a的内部固定，从而可将各层1211、1212、1213机械结合。即，包括气孔121a的阳极氧化膜材质的第二主体121与焊料凸块125结合，可具有可同时实现第二绝缘部120的电结合及机械结合的效果。
另外，通过在热膨胀系数低的阳极氧化膜材质的第二绝缘部120附着刚性高的第一绝缘部110并一体化，可具有提高多层布线基板10的整体刚性的效果。
以下，参照图4及图5，对根据本发明的另一实施例的探针卡进行说明。但，另一实施例与一实施例相比，在还包括阻断部126’的方面存在差异，因此以差异点为主进行说明，对相同的部分引用一实施例的说明与附图符号。
图4是图示根据本发明的另一实施例的探针卡的第二绝缘部的图，图5是将图4的一部分构成放大进行图示的图。
参照图4及图5，根据本发明的另一实施例的探针卡在第二主体121’的各个层重叠的一侧包括阻断部126’。具体而言，阻断部126’可在焊料凸块125’的两侧具备。
阻断部126’包含绝缘物质，可实现为由包含聚酰亚胺的合成树脂材质的绝缘膜。在此情况下，使用液相接合体等接合到第二主体121’，但为了增进接合力，也可在介置有合成树脂材质的接合膜的状态下进行接合。根据阻断部126’包含绝缘物质，阻断部126’可使上部及下部所具备的第二主体121’分别电绝缘。
在焊料凸块125’熔融而流动的情况下，可填补形成于两侧的阻断部126’之间的空间并固体化。因此，在焊料凸块125’熔融而流动的情况下，阻断部126’可防止焊料凸块125’流入到并非相邻的第二通孔导体122’及第二连接垫123’的其他第二通孔导体122’及第二连接垫123’。
阻断部126’在第二上层1211’与第二中间层1212’之间及第二中间层1212’与第二下层1213’处具备，可由可接着的材质提供。因此，在以使第二上层1211’与第二中间层1212’及第二下层1213’相接的方式配置的情况下，阻断部126’可起到使与上部或下部相邻的另一层的第二主体121’接着的作用。即，阻断部126’阻断焊料凸块125’流入到并不相邻的另一第二通孔导体122’及第二内部布线层123’的同时，可容易地将第二主体121’的各层接合。
此时，阻断部126’的熔融温度可比焊料凸块125’的熔融温度低。具体而言，焊料凸块125’的熔融温度为约150℃至小于300℃，阻断部126’的熔融温度可为300℃以上。因此，在第二绝缘部120’被加热到小于300℃的温度的情况下，阻断部126’还未熔融，仅焊料凸块125’熔融并可流入到阻断部126’之间的空间。
在焊料凸块125’熔融后，第二绝缘部120’可被加热到比焊料凸块125’的熔融温度高的温度。因此，阻断部126’可与相邻的第二主体121’接合。即，焊料凸块125’在熔融后，可将阻断部126’与第二主体121’接合。
若对阻断部126’进行热压着，则熔融的阻断部126’的一部分可浸入到形成于第二主体121’的气孔121a’。因此，与第二主体121’的一侧接合的阻断部126’可发挥在第二主体121’上坚固地固定的锚定效果。结果，可将在阻断部126’的上部及下部具备的第二主体121’更坚固地结合。
另外，流出(over flow)到第二连接垫124’与阻断部126’之间的间隔空间并进行熔接的焊料凸块125’也浸入到形成于第二主体121’的气孔121a’，并可发挥锚定效果。此种焊料凸块125’的锚定效果可将上部、下部的第二主体121’更坚固地结合。
以上，以具体实施形态对根据本发明的实施例的多层布线基板及包括其的探针卡进行说明，但此仅为例示，本发明并不限定于此，且应解释为具有根据本说明书所揭示的基础思想的最广范围。本领域技术人员可组合、替代所揭示的实施形态以实施未提出的形状的图案，但此也并未脱离本发明的范围。除此之外，本领域技术人员可基于本说明书容易地对所揭示的实施形态进行改变或变形，显然此种改变或变形也属于本发明的权利范围。

Claims (7)

1.一种多层布线基板，包括：
第一绝缘部，包括陶瓷材质的主体、贯通所述主体的第一通孔导体、与所述第一通孔导体连接的第一内部布线层以及第一连接垫；以及
第二绝缘部，包括阳极氧化膜材质的主体、贯通所述主体的第二通孔导体、与所述第二通孔导体连接的第二内部布线层以及第二连接垫。
2.根据权利要求1所述的多层布线基板，其中所述第一通孔导体与所述第一内部布线层以及所述第一连接垫由钨制成，所述第二通孔导体与所述第二内部布线层以及所述第二连接垫由铜制成。
3.根据权利要求1所述的多层布线基板，其中所述第二绝缘部在多个层所包括的所述第二内部布线层及所述第二连接垫的各自的一端还包括焊料凸块，
通过所述焊料凸块连接各个所述层所包括的所述第二通孔导体、所述第二内部布线层以及所述第二连接垫。
4.根据权利要求3所述的多层布线基板，其中所述第二绝缘部包括在阳极氧化时形成的多个气孔，
熔融的所述焊料凸块的一部分浸入到所述气孔的内部后变硬，从而将所述第二通孔导体、所述第二内部布线层以及所述第二连接垫固定于所述第二绝缘部上。
5.根据权利要求3所述的多层布线基板，其中所述第二绝缘部在各个所述层重叠的一侧还包括阻断部，
所述阻断部在所述焊料凸块的两侧设置。
6.根据权利要求5所述的多层布线基板，其中所述阻断部由能够接着的绝缘材质提供。
7.一种探针卡，包括：
第一绝缘部，包括陶瓷材质的主体、贯通所述主体的第一通孔导体、与所述第一通孔导体连接的第一内部布线层以及第一连接垫；
第二绝缘部，包括阳极氧化膜材质的主体、贯通所述主体的第二通孔导体、与所述第二通孔导体连接的第二内部布线层以及第二连接垫；以及
探针，附着于所述第二绝缘部的所述第二连接垫。
CN202010069591.3A 2019-01-31 2020-01-21 多层布线基板及包括其的探针卡 Pending CN111511092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0013083 2019-01-31
KR1020190013083A KR102652266B1 (ko) 2019-01-31 2019-01-31 다층 배선 기판 및 이를 포함하는 프로브 카드

Publications (1)

Publication Number Publication Date
CN111511092A true CN111511092A (zh) 2020-08-07

Family

ID=71836730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010069591.3A Pending CN111511092A (zh) 2019-01-31 2020-01-21 多层布线基板及包括其的探针卡

Country Status (4)

Country Link
US (2) US11437196B2 (zh)
KR (1) KR102652266B1 (zh)
CN (1) CN111511092A (zh)
TW (1) TW202030484A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027353A (ko) * 2007-09-12 2009-03-17 주식회사 아이엠 프로브카드용 기판 및 이의 제조방법
KR101018257B1 (ko) * 2008-04-15 2011-03-03 삼성전기주식회사 세라믹 프로브 카드 및 그의 제조 방법
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드
JP2019012758A (ja) * 2017-06-29 2019-01-24 京セラ株式会社 回路基板およびプローブカード

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US20030048256A1 (en) * 2001-09-07 2003-03-13 Salmon Peter C. Computing device with roll up components
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
US6798137B2 (en) * 2002-04-04 2004-09-28 Intel Corporation Apparatus and method for warpage compensation of a display panel substrate assembly
US7010854B2 (en) * 2002-04-10 2006-03-14 Formfactor, Inc. Re-assembly process for MEMS structures
JP4048974B2 (ja) * 2003-02-24 2008-02-20 株式会社村田製作所 多層セラミック基板を備える電子部品の製造方法
JP4351148B2 (ja) * 2004-12-28 2009-10-28 新光電気工業株式会社 配線基板の製造方法
US7598610B2 (en) * 2007-01-04 2009-10-06 Phoenix Precision Technology Corporation Plate structure having chip embedded therein and the manufacturing method of the same
KR20080097065A (ko) * 2007-04-30 2008-11-04 주식회사 탑 엔지니어링 박막 세라믹 다층 배선 기판 및 이의 제조 방법
TWI402952B (zh) * 2007-09-27 2013-07-21 Sanyo Electric Co 電路裝置及其製造方法
KR101555379B1 (ko) * 2008-06-30 2015-09-23 니혼도꾸슈도교 가부시키가이샤 전기검사용 기판 및 그 제조방법
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices
KR100964568B1 (ko) * 2009-04-22 2010-06-21 주식회사 엠아이티 어드밴스 프로브카드의 정열판 제조방법
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
KR101067091B1 (ko) * 2010-03-31 2011-09-22 삼성전기주식회사 방열기판 및 그 제조방법
JP2012047579A (ja) * 2010-07-26 2012-03-08 Kyocera Corp プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5575231B2 (ja) * 2010-09-28 2014-08-20 京セラ株式会社 ムライト質焼結体およびこれを用いた配線基板、並びにプローブカード
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
JP2014239084A (ja) * 2011-09-30 2014-12-18 三洋電機株式会社 回路装置
US10266402B2 (en) * 2012-11-20 2019-04-23 Formfactor, Inc. Contactor devices with carbon nanotube probes embedded in a flexible film and processes of making such
KR101384399B1 (ko) * 2013-02-13 2014-04-10 이영희 프로브 카드
KR20140105968A (ko) * 2013-02-25 2014-09-03 삼성전자주식회사 조명 제어 시스템 및 그 제어방법
JP5835282B2 (ja) * 2013-07-04 2015-12-24 株式会社村田製作所 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
GB2521813A (en) * 2013-11-15 2015-07-08 Cambridge Nanotherm Ltd Flexible electronic substrate
JPWO2015151809A1 (ja) * 2014-03-31 2017-04-13 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
TWI560815B (en) * 2014-05-09 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor packages, methods for fabricating the same and carrier structures
KR102248388B1 (ko) * 2014-09-01 2021-05-07 (주)포인트엔지니어링 커패시터
JP2016072285A (ja) 2014-09-26 2016-05-09 京セラ株式会社 回路基板およびプローブカード
KR102150499B1 (ko) 2014-12-12 2020-09-02 삼성중공업 주식회사 폐열 회수형 동결 방지 시스템 및 그 운용 방법
WO2017154692A1 (ja) * 2016-03-11 2017-09-14 株式会社村田製作所 複合基板及び複合基板の製造方法
TWM618418U (zh) * 2017-03-21 2021-10-21 新加坡商馬維爾亞洲私人有限公司 探針卡
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법
KR102148840B1 (ko) * 2018-11-27 2020-08-28 주식회사 에스디에이 프로브 카드
KR102361397B1 (ko) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
KR20200104061A (ko) * 2019-02-26 2020-09-03 (주)포인트엔지니어링 프로브 카드용 가이드 플레이트 및 이를 구비한 프로브 카드
KR20210045804A (ko) * 2019-10-17 2021-04-27 (주)포인트엔지니어링 다층 배선 기판 및 다층 배선 기판 제조 방법 및 프로브카드
KR20210054215A (ko) * 2019-11-05 2021-05-13 (주)포인트엔지니어링 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드
KR102385660B1 (ko) * 2020-02-06 2022-04-12 (주)포인트엔지니어링 다층 배선 기판
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
KR102342805B1 (ko) * 2019-12-26 2021-12-23 (주)포인트엔지니어링 프로브 카드
KR20210098090A (ko) * 2020-01-31 2021-08-10 (주)포인트엔지니어링 프로브 헤드 및 이를 포함하는 프로브 카드
KR20210100372A (ko) * 2020-02-06 2021-08-17 (주)포인트엔지니어링 양극산화막 구조체
KR20210119814A (ko) * 2020-03-25 2021-10-06 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
KR20210120732A (ko) * 2020-03-27 2021-10-07 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 헤드 및 이를 포함하는 프로브 카드
KR20210121553A (ko) * 2020-03-30 2021-10-08 (주)포인트엔지니어링 프로브 헤드 및 이를 포함하는 프로브 카드
KR102342806B1 (ko) * 2020-03-30 2021-12-23 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
KR20210130441A (ko) * 2020-04-22 2021-11-01 (주)포인트엔지니어링 프로브 카드
KR102361396B1 (ko) * 2020-04-22 2022-02-10 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
KR102490034B1 (ko) * 2021-02-26 2023-01-18 (주)포인트엔지니어링 전기 전도성 접촉핀의 정렬 모듈 및 정렬 이송방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027353A (ko) * 2007-09-12 2009-03-17 주식회사 아이엠 프로브카드용 기판 및 이의 제조방법
KR101018257B1 (ko) * 2008-04-15 2011-03-03 삼성전기주식회사 세라믹 프로브 카드 및 그의 제조 방법
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드
JP2019012758A (ja) * 2017-06-29 2019-01-24 京セラ株式会社 回路基板およびプローブカード

Also Published As

Publication number Publication date
KR20200095243A (ko) 2020-08-10
US20220359124A1 (en) 2022-11-10
US11437196B2 (en) 2022-09-06
TW202030484A (zh) 2020-08-16
KR102652266B1 (ko) 2024-03-28
US20200251284A1 (en) 2020-08-06
US11651904B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JP5138277B2 (ja) 配線基板およびその製造方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
US6232661B1 (en) Semiconductor device in BGA package and manufacturing method thereof
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
WO2009130737A1 (ja) 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
KR100654338B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US20210199696A1 (en) Method of manufacturing probe card and probe card manufactured using same
US11497126B2 (en) Multilayer wiring board and probe card including same
US20120319289A1 (en) Semiconductor package
JP5408602B2 (ja) 多層配線基板
KR102361397B1 (ko) 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
US11651904B2 (en) Multilayer ceramic substrate and probe card including same
US11852655B2 (en) Multilayer wiring substrate, method of manufacturing same, and probe card having same
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
KR101048829B1 (ko) 볼록 단부를 가지는 금속 기둥 범프 형성 방법
US20200077512A1 (en) Wiring board
JP3827978B2 (ja) 半導体装置の製造方法
RU2134466C1 (ru) Носитель кристалла ис
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
EP4095898A1 (en) Thermally improved pcb for semiconductor power die connected by via technique and assembly using such pcb
KR20220148690A (ko) 공간 변환기 및 이의 제조 방법
KR101104021B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005011908A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination