KR101018257B1 - 세라믹 프로브 카드 및 그의 제조 방법 - Google Patents

세라믹 프로브 카드 및 그의 제조 방법 Download PDF

Info

Publication number
KR101018257B1
KR101018257B1 KR1020080034700A KR20080034700A KR101018257B1 KR 101018257 B1 KR101018257 B1 KR 101018257B1 KR 1020080034700 A KR1020080034700 A KR 1020080034700A KR 20080034700 A KR20080034700 A KR 20080034700A KR 101018257 B1 KR101018257 B1 KR 101018257B1
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic blocks
probe
blocks
probe card
Prior art date
Application number
KR1020080034700A
Other languages
English (en)
Other versions
KR20090109313A (ko
Inventor
유원희
장병규
김용석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080034700A priority Critical patent/KR101018257B1/ko
Publication of KR20090109313A publication Critical patent/KR20090109313A/ko
Application granted granted Critical
Publication of KR101018257B1 publication Critical patent/KR101018257B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

세라믹 프로브 카드 및 그 제조 방법이 개시된다. 본 세라믹 프로브 카드의 제조 방법은, 세라믹 그린시트가 적층되고 비아 전극이 형성된 복수의 세라믹 블럭을 형성하는 단계, 복수의 세라믹 블럭을 개별적으로 소성하는 단계, 소성된 복수의 세라믹 블럭들 간의 비아 전극 위치를 매칭시키는 단계, 비아 전극의 위치가 매칭된 복수의 세라믹 블럭을 접합하는 단계, 접합된 복수의 세라믹 블럭 중 최표층 상에 노출된 비아 전극 상에 프로브 패드를 형성하는 단계 및, 프로브 패드 상에 프로브 탐침을 형성하는 단계를 포함하고, 상기 복수의 세라믹 블럭을 개별적으로 소성하는 단계는, 상기 복수의 세라믹 블럭 각각의 양면에 상기 복수의 세라믹 블럭의 소성 온도에서 소성되지 않는 구속층을 형성하는 단계, 상기 구속층이 형성된 복수의 세라믹 블럭을 개별 소성하는 단계, 및 상기 소성된 복수의 세라믹 블럭 상에서 상기 구속층을 제거하는 단계를 포함한다.
세라믹, 프로브 카드, 비아 전극

Description

세라믹 프로브 카드 및 그의 제조 방법 {Ceramic probe card and manufacturing method thereof}
본 발명은 세라믹 프로브 카드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 저온 소성 처리된 복수의 세라믹 블럭을 포함하는 세라믹 프로브 카드 및 그의 제조 방법에 관한 것이다.
일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance board), 프로브 카드(Probe card), 척(Chuck) 및 프로버(Prober)를 구비하여, 웨이퍼(Wafer)에 제조된 칩(Chip)들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호(Signal)를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드(Pad)들로 전달하고, 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.
종래 프로브 카드는 고온 동시 소성 처리된 세라믹 기판을 이용하였다. 구체적으로, 세라믹 그린시트에 전기 신호 패턴과 비아 전극을 형성하여 적층하고, 고온 소성하는 방법에 의해 제조된 세라믹 기판을 프로브 카드로 이용하였다. 이 경 우, 소성 과정에서 세라믹 그린시트가 수축됨에 따라 비아 전극의 위치가 변경된다.
도 1은 종래 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 도 1을 참조하면, 세라믹 프로브 카드의 표층면에 소정 패턴의 프로브 패드(1)를 형성하였다. 하지만, 소성 과정에서 비아 전극(2)의 위치가 변경됨에 따라 프로브 패드(1)와 비아 전극(2)이 접합되지 않는 부분이 발생하여 세라믹 프로드 카드의 제조 수율이 저하된다는 문제점이 있었다. 이 경우, 비아 전극(2)은 0.2~1.2㎜의 직경을 갖는 것으로, 비아 전극(2)의 위치 변경을 고려할 때, 프로브 패드(1)는 최소한 0.4㎜의 직경을 가져야만 프로브 카드의 제조 수율을 10% 정도 구현할 수 있게 되었다. 이에 따라, 프로브 패드(1)의 크기를 감소시켜 고집적화하는 것이 어려웠다.
이와 같은 문제점을 해결하기 위한 방안으로, 무수축 공법을 이용한 저온 소성 처리한 세라믹 프로브 카드를 제조하였다. 그러나, 무수축 공법을 이용하더라도, 세라믹 프로브 카드를 제조하기 위한 세라믹 그린시트가 1.5㎜ 이상의 두께를 가지는 경우에는 면 방향으로 수축이 발생되어 비아 전극의 위치가 변경된다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 저온 소성 처리된 복수의 세라믹 블럭들 간의 비아 전극을 매칭시켜 접합함으로써, 비아 전극의 위치 정확도를 향상시킬 수 있는 세라믹 프로브 카드 및 그 제조 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법은, 세라믹 그린시트가 적층되고, 비아 전극이 형성된 복수의 세라믹 블럭을 형성하는 단계, 상기 복수의 세라믹 블럭을 개별적으로 소성하는 단계, 상기 개별적으로 소성된 복수의 세라믹 블럭들 간의 비아 전극 위치를 매칭시키는 단계, 상기 비아 전극의 위치가 매칭된 상기 복수의 세라믹 블럭을 접합하는 단계, 상기 접합된 복수의 세라믹 블럭 중 최표층 상에 노출된 비아 전극 상에 프로브 패드를 형성하는 단계 및, 상기 프로브 패드 상에 프로브 탐침을 형성하는 단계를 포함하고, 상기 복수의 세라믹 블럭을 개별적으로 소성하는 단계는, 상기 복수의 세라믹 블럭 각각의 양면에 상기 복수의 세라믹 블럭의 소성 온도에서 소성되지 않는 구속층을 형성하는 단계, 상기 구속층이 형성된 복수의 세라믹 블럭을 개별 소성하는 단계, 및 상기 소성된 복수의 세라믹 블럭 상에서 상기 구속층을 제거하는 단계를 포함한다.
삭제
본 제조 방법에서, 상기 소성된 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두 께를 갖는 것이 바람직하다.
한편, 상기 복수의 세라믹 블럭을 접합하는 단계는, 상기 복수의 세라믹 블럭 중 서로 마주하는 세라믹 블럭의 비아 전극 상에 접합 패드를 형성하여 상기 복수의 세라믹 블럭을 접합할 수 있다.
또한, 상기 복수의 세라믹 블럭을 접합하는 단계는, 웰딩(welding) 접합 방법, 브레이징(brazing) 접합 방법 및 솔더링(soldering) 접합 방법 중 어느 하나를 이용하여 수행될 수 있다.
상기 접합 패드는, Au-Sn로 이루어질 수 있으며, 상기 Au-Sn은 7:3의 조성비를 갖는 것이 바람직하다.
삭제
삭제
삭제
삭제
본 발명에 따르면, 복수의 세라믹 블럭을 무수축 공법을 이용하여 저온 소성하고, 복수의 세라믹 블럭 상에 형성된 비아 전극을 매칭시켜 접합함으로써, 비아 전극의 위치 정확도를 향상시킬 수 있게 되어 프로브 카드의 제조 수율이 향상된다.
또한, 비아 전극의 위치 정확도가 향상됨에 따라, 프로브 패드의 면적을 감소시킬 수 있게 되어 프로브 패드의 고집적화를 달성할 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법을 설명하기 위한 도면이다. 우선, 도 2a에 도시된 바와 같이, 복수의 세라믹 블럭을 마련한다. 구체적으로, 제1 세라믹 블럭(11), 제2 세라믹 블럭(12), 제3 세라믹 블럭(13), 제4 세라믹 블럭(14) 및 제5 세라믹 블럭(15)을 마련한다. 각 세라믹 블럭은 제1 및 제2 세라믹 그린시트를 포함하며, 제1 및 제2 세라믹 그린시트는 비아 전극 및 전기 신호 패턴을 포함한다. 즉, 제1 세라믹 블럭(11)은 제1 및 제2 세라믹 그린시트(11a, 11b), 비아 전극(11c) 및 전기 신호 패턴(11d)를 포함하며, 제2 세라믹 블럭(12)은 제1 및 제2 세라믹 그린시트(12a, 12b), 비아 전극(12c) 및 전기 신호 패턴(12d)를 포함한다. 또한, 제3 세라믹 블럭(13)은 제1 및 제2 세라믹 그린시트(13a, 13b), 비아 전극(13c) 및 전기 신호 패턴(13d)을 포함하며. 제4 세 라믹 블럭(14)은 제1 및 제2 세라믹 그린시트(14a, 14b), 비아 전극(14c) 및 전기 신호 패터(14d)를 포함한다. 그리고, 제5 세라믹 블럭(15)은 제1 및 제2 세라믹 그린시트(15a, 15b), 비아 전극(15c) 및 전기 신호 패턴(15d)을 포함한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)은 각각 1.5㎜ 이하의 두께로 제조될 수 있다.
도 2a에서는 제1 내지 제5 세라믹 블럭(11-15)이 2개의 그린시트로 구성되는 것으로 도시 및 설명되었으나, 제1 내지 제5 세라믹 블럭(11-15)을 구성하는 그린시트의 수는 3개 또는 그 이상이 될 수도 있다.
한편, 도 2b에 도시된 바와 같이, 제1 세라믹 블럭(11)의 상부면 및 하부면 상에, 상기 제1 세라믹 블럭(11)의 소성 온도에서 소결되지 않는 구속층(20a, 20b)을 형성한다. 이 경우, 제1 세라믹 블럭(11)의 소성 온도는 약 700~900℃이며, 구속층(20a, 20b)의 소성 온도는 약 1000℃ 이상인 것이 바람직하다. 이와 같은 조건을 만족하는 물질로는, 알루미나(Al2O3) 및 지르코니아(ZrO2) 등이 있을 수 있다.
이 후, 구속층(20a, 20b)이 형성된 제1 세라믹 블럭(11)을 약 700~900℃의 온도에서 소성한다. 이 경우, 제 1 세라믹 블럭(11)은 구속층(20a, 20b)에 의해 면방향 수축이 억제되고, 두께 방향으로 수축이 발생된다. 본 발명의 제1 세라믹 블럭(11)은 1.5㎜ 이하의 두께로 제조되기 때문에, 소성 과정에서 수축되더라도 세라믹 블럭의 비아 전극 및 전기 신호 패턴의 위치가 크게 변경되지 않는다. 이와 같은 방법으로, 제2 내지 제5 세라믹 블럭(12-15) 각각에 구속층(20a, 20b)을 형성하 여 개별 소성한다.
다음, 도 2c에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)의 소성이 완료되면, 구속층(20a, 20b)을 제거한다. 구속층(20a, 20b)이 제거되면, 제1 내지 제5 세라믹 블럭(11-15)의 표면을 연마하고, Ni/Au 무전해 도금한다.
그리고, 제1 내지 제5 세라믹 블럭(11-15)들 간의 비아 전극 위치를 매칭시켜 정렬한다. 구체적으로, 점선으로 표시된 바와 같이, 제1 세라믹 블럭(11)의 비아 전극(11c)에 제2 세라믹 블럭(12)의 비아 전극(12c)을 매칭시키고, 제2 세라믹 블럭(12)의 비아 전극(12c)에 제3 세라믹 블럭(13)의 비아 전극(13c)을 매칭시킨다. 그리고, 제3 세라믹 블럭(13)의 비아 전극(13c)에 제4 세라믹 블럭(14)의 비아 전극(14c)을 매칭시키고, 제4 세라믹 블럭(14)의 비아 전극(14c)에 제5 세라믹 블럭(15)의 비아 전극(15c)을 매칭시킨다.
상기와 같은 방법으로, 각 세라믹 블럭 간의 비아 전극 위치를 매칭시켜 정렬한 후, 도 2d에 도시된 바와 같이, 서로 마주하는 세라믹 블럭 중 어느 하나의 세라믹 블럭에 접합 패드(30)를 형성한다. 구체적으로, 제1 세라믹 블럭(11)과 마주하는 제2 세라믹 블럭(12)의 상부 비아 전극(12c) 상에 접합 패드(30)를 형성하고, 제2 세라믹 블럭(12)과 마주하는 제3 세라믹 블럭(13)의 상부 비아 전극(13c) 상에 접합 패드(30)를 형성할 수 있다. 또한, 제3 세라믹 블럭(13)과 마주하는 제4 세라믹 블럭(14)의 상부 비아 전극(14c) 상에 접합 패드(30)를 형성할 수 있으며, 제4 세라믹 블럭(14)과 마주하는 제5 세라믹 블럭(15)의 상부 비아 전극(15c) 상에 접합 패드(30)를 형성할 수 있다. 이 경우, 이 경우, 접합 패드(30)는 접합 물질을 솔더 볼 방법 또는 인쇄 방법을 이용하여 비아 전극 상에 도포함으로써 형성될 수 있다. 또한, 접합 패드(30)는 비아 전극(11c, 12c, 13c, 14c, 15c)의 크기(예를 들어, 면적)에 따라, 솔더 볼 또는 인쇄 방법을 통해 형성되는 높이 또는 면적이 상이해진다. 본 발명에 적용 가능한 접합 물질로는, Au-Sn이 있을 수 있다.
한편, 도 2e에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)를 접합한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)은 접합 패드(30)에 의해 접착되는 것으로, 웰딩(welding) 접합, 브레이징(brazing) 접합 및 솔더링(soldering) 접합 중 어느 하나의 접합 방법을 통해 이루어질 수 있다. 그러나, 이 중에서도 브레이징 접합 방법을 이용하는 것이 바람직하다. 구체적으로, 웰딩 접합 및 솔더링 접합의 경우, 약 600~700℃ 이상의 고온에서 공정이 이루어지기 때문에 세라믹 블럭 및 비아 전극이 변형될 가능성이 있다. 따라서, 세라믹 블럭의 접합 과정에서, 기판의 손상이 없고, 접합의 고강도, 내고온성, 내부식성 및 세척성이 뛰어난 브레이징 접합 방법을 이용하는 것이 바람직하다. 이 경우, 브레이징 접합 방법은 약 300℃의 온도에서 이루어질 수 있다. 이를 위해, 접합 물질, 즉, Au-Sn을 7:3 또는 8:2의 비율로 혼합할 수 있다.
이 후, 도 2f에 도시된 바와 같이, 제1 세라믹 블럭(11) 상에 프로브 패 드(40)를 형성한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15) 각각은 1.5㎜ 이하의 두께를 가지는 것으로, 소성 과정에서 면 방향 수축이 억제되어 비아 전극의 위치 변형을 감소시킬 수 있게 된다. 이에 따라, 비아 전극의 위치 정확도를 향상시킬 수 있게 되어, 상하 좌우로 일정 패턴을 갖는 복수의 프로브 패드(40)를 형성하는 경우, 프로브 패드(40) 영역 내에 비아 전극이 접속될 수 있게 된다. 이에 따라, 프로브 패드(40)와 비아 전극의 접속 불량을 감소시켜 세라믹 프로브 카드의 제조 수율을 향상시킬 수 있게 된다.
다음, 도 2g에 도시된 바와 같이, 프로브 패드(40) 상에 테스트 탐침(50)을 형성하여 세라믹 프로브 카드(100)를 제조할 수 있게 된다. 이와 같은 방법으로 제조된 세라믹 프로브 카드(100)는 도 2g에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15), 제1 내지 제5 세라믹 블럭(11-15) 사이에 형성된 접합 패드(30), 제1 세라믹 블럭(11) 상에 위치한 프로브 패드(40) 및 테스트 탐침(50)을 포함하는 형태로 제조된다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15) 각각은 1.5㎜ 이하의 두께를 가지나, 이를 접합하여 형성된 세라믹 프로브 카드(100)는 5㎜ 이상의 두께를 가지게 된다. 이에 따라, 비아 전극의 위치 정확도가 향상되어 프로브 패드와의 접속 불량을 감소시킬 수 있으며, 면적이 넓고 적정 두께를 갖는 세라믹 프로브 카드(100)를 제조할 수 있게 된다.
도 3a 및 도 3b는 본 발명의 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 도 3a는 본 발명에 의해 제조된 세라믹 프로브 카드에 일반적으로 이용되는 프로브 패드를 형성한 도면이다. 도 3a를 참조하면, 세라믹 프로브 카드의 표층(11a)에는 프로브 패드(40)가 형성되어 있으며, 프로브 패드(40) 아래에는 비아 전극(11c)이 형성되어 있다. 이 경우, 비아 전극(11c)은 약 0.2~1.2㎜의 직경을 갖는 것으로, 0.4㎜의 직경을 갖는 프로브 패드(40) 영역 내에 위치한다. 이와 같이, 비아 전극(11c)의 위치 정확도 향상에 따라, 비아 전극(11c)은 프로브 패드(40) 영역을 벗어나지 않게 된다. 따라서, 세라믹 프로브 카드의 제조 수율이 증가된다.
도 3b는 본 발명에 의해 제조된 세라믹 프로브 카드에 고집적도의 프로브 패드를 형성한 도면이다. 도 3b를 참조하면, 세라믹 프로브 카드의 표면에는 프로브 패드(220)가 형성되어 있으며, 도 3a에 도시된 프로브 패드(40)와 비교할 때, 프로브 패드(220)는 그 크기가 감소되었으며, 상하 좌우의 프로브 패드(220)와의 간격이 감소될 것을 알 수 있다. 즉, 프로브 패드(220)가 고집적화된 것을 알 수 있다. 이는, 비아 전극(210)의 위치 정확도 향상에 의한 것으로, 도 3a에 도시된 것보다 작은 크기를 갖는 프로브 패드(220)를 이용하더라도, 비아 전극(210)과 프로브 패드(220)의 접속이 용이해진다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1은 종래 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면,
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법을 설명하기 위한 도면, 그리고,
도 3a 및 도 3b는 본 발명의 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 :세라믹 프로브 카드 11 : 제1 세라믹 블럭
12 : 제2 세라믹 블럭 13 : 제3 세라믹 블럭
14 : 제4 세라믹 블럭 15 : 제5 세라믹 블럭
20a, 20b : 구속층 30 : 접합 패드
40 : 프로브 패드

Claims (12)

  1. 세라믹 그린시트가 적층되고, 비아 전극이 형성된 복수의 세라믹 블럭을 형성하는 단계;
    상기 복수의 세라믹 블럭을 개별적으로 소성하는 단계;
    상기 개별적으로 소성된 복수의 세라믹 블럭들 간의 비아 전극 위치를 매칭시키는 단계;
    상기 비아 전극의 위치가 매칭된 상기 복수의 세라믹 블럭을 접합하는 단계;
    상기 접합된 복수의 세라믹 블럭 중 최표층에 노출된 비아 전극 상에 프로브 패드를 형성하는 단계; 및,
    상기 프로브 패드 상에 프로브 탐침을 형성하는 단계를 포함하고,
    상기 복수의 세라믹 블럭을 개별적으로 소성하는 단계는,
    상기 복수의 세라믹 블럭 각각의 양면에 상기 복수의 세라믹 블럭의 소성 온도에서 소성되지 않는 구속층을 형성하는 단계;
    상기 구속층이 형성된 복수의 세라믹 블럭을 개별 소성하는 단계; 및,
    상기 소성된 복수의 세라믹 블럭 상에서 상기 구속층을 제거하는 단계;를 포함하는 세라믹 프로브 카드의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 소성된 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두께를 갖는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 세라믹 블럭을 접합하는 단계는,
    상기 복수의 세라믹 블럭 중 서로 마주하는 세라믹 블럭의 비아 전극 상에 접합 패드를 형성하여 상기 복수의 세라믹 블럭을 접합하는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.
  5. 제1항에 있어서,
    상기 복수의 세라믹 블럭을 접합하는 단계는,
    웰딩(welding) 접합 방법, 브레이징(brazing) 접합 방법 및 솔더링(soldering) 접합 방법 중 어느 하나를 이용하여 수행되는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.
  6. 제1항에 있어서,
    상기 접합 패드는, Au-Sn인 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.
  7. 제6항에 있어서,
    상기 Au-Sn은 7:3의 조성비를 갖는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020080034700A 2008-04-15 2008-04-15 세라믹 프로브 카드 및 그의 제조 방법 KR101018257B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080034700A KR101018257B1 (ko) 2008-04-15 2008-04-15 세라믹 프로브 카드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034700A KR101018257B1 (ko) 2008-04-15 2008-04-15 세라믹 프로브 카드 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090109313A KR20090109313A (ko) 2009-10-20
KR101018257B1 true KR101018257B1 (ko) 2011-03-03

Family

ID=41552631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034700A KR101018257B1 (ko) 2008-04-15 2008-04-15 세라믹 프로브 카드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101018257B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111511092A (zh) * 2019-01-31 2020-08-07 普因特工程有限公司 多层布线基板及包括其的探针卡

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149472B1 (ko) * 2010-10-22 2012-05-24 장경규 프로브 카드 조립체
TW202119877A (zh) 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
KR102385660B1 (ko) * 2020-02-06 2022-04-12 (주)포인트엔지니어링 다층 배선 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144974A (ja) * 1991-11-21 1993-06-11 Nec Corp ポリイミド多層配線基板の製造方法
JPH09203749A (ja) * 1996-11-15 1997-08-05 Hitachi Ltd 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法
JP2003179356A (ja) 2001-09-27 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁シートおよび多層配線基板ならびにその製造方法
JP2008034828A (ja) * 2006-06-30 2008-02-14 Ngk Spark Plug Co Ltd Ｉｃ検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144974A (ja) * 1991-11-21 1993-06-11 Nec Corp ポリイミド多層配線基板の製造方法
JPH09203749A (ja) * 1996-11-15 1997-08-05 Hitachi Ltd 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法
JP2003179356A (ja) 2001-09-27 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁シートおよび多層配線基板ならびにその製造方法
JP2008034828A (ja) * 2006-06-30 2008-02-14 Ngk Spark Plug Co Ltd Ｉｃ検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111511092A (zh) * 2019-01-31 2020-08-07 普因特工程有限公司 多层布线基板及包括其的探针卡

Also Published As

Publication number Publication date
KR20090109313A (ko) 2009-10-20

Similar Documents

Publication Publication Date Title
KR101004843B1 (ko) 세라믹 다층 회로 기판 및 그의 제조 방법
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
KR20070085202A (ko) 패턴화된 도전층을 구비한 기판
US20150287615A1 (en) Methods for forming ceramic substrates with via studs
KR101018257B1 (ko) 세라믹 프로브 카드 및 그의 제조 방법
US20160313393A1 (en) Multilayer circuit board and tester including the same
KR100596522B1 (ko) 전자회로 장치의 제조방법 및 전자회로 장치
US20090294167A1 (en) Multilayer wiring board
KR100997986B1 (ko) 세라믹 프로브 카드 및 그의 제조 방법
US20170338127A1 (en) Methods for Forming Ceramic Substrates with Via Studs
KR101046066B1 (ko) 세라믹 프로브 카드의 제조 방법
TW202125728A (zh) 半導體元件封裝結構
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
KR20110020098A (ko) 프로브 카드용 스페이스 트랜스포머 및 그 제조방법
JP4613410B2 (ja) セラミック回路基板の製造方法
KR100983125B1 (ko) 다층 세라믹 기판의 제조방법
JP2002368423A (ja) セラミック基板
JP2010038899A (ja) セラミックプローブカードの製造方法
CN108074824A (zh) 一种半导体器件的制作方法
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
TWI754537B (zh) 空間轉換器、探針卡及其製造方法
TWI721424B (zh) 空間轉換器、探針卡及其製造方法
KR102170221B1 (ko) 프로브카드용 공간변환기 및 그 제조 방법
JP7233407B2 (ja) 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール
KR100531424B1 (ko) 반도체 패키지용 서브스트레이트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee