JP7233407B2 - 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール - Google Patents

端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール Download PDF

Info

Publication number
JP7233407B2
JP7233407B2 JP2020500820A JP2020500820A JP7233407B2 JP 7233407 B2 JP7233407 B2 JP 7233407B2 JP 2020500820 A JP2020500820 A JP 2020500820A JP 2020500820 A JP2020500820 A JP 2020500820A JP 7233407 B2 JP7233407 B2 JP 7233407B2
Authority
JP
Japan
Prior art keywords
metallization layer
dimples
leg
power semiconductor
upper metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020500820A
Other languages
English (en)
Other versions
JP2020526927A (ja
Inventor
マレキ，ミラド
フィッシャー，ファビアン
トリューセル，ドミニク
ギユマン，レミ－アラン
シュナイダー，ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2020526927A publication Critical patent/JP2020526927A/ja
Application granted granted Critical
Publication of JP7233407B2 publication Critical patent/JP7233407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

発明の分野
本発明は、パワー半導体モジュールおよびパワー半導体モジュールの製造方法に関する。
発明の背景
通常、パワー半導体モジュールは、基板を含み、この基板には、１つ以上のパワー半導体チップ、それらの電気接続およびいくつかの端子が接合されている。端子は、電力接続および補助接続のために使用される。基板は、セラミック層と、セラミック層の上方および下方に設けられた２つの金属化層とを含んでもよい。
端子を基板に接合するための従来方法は、半田付けである。しかしながら、超音波溶接は、熱機械的信頼性を大幅に向上し、コストを低減するため、パワー半導体モジュールに端子を取り付ける好ましい手法である。超音波溶接は、通常高温で行われる摩擦溶接（すなわち、接合対象の相対運動）と圧力溶接の組み合わせとして見なされてもよい。溶接中に基板上の端子および接続領域の溶接圧力および大きな温度勾配によって、基板に大きな応力を引き起こす可能性がある。典型的な端子の超音波溶接中に、溶接区域の局所温度は、３００℃を超えることもある。
応力の負荷源は、３つのカテゴリ、すなわち、隣接する素子のＣＴＥ（熱膨張係数）の不一致に起因する熱負荷、セラミック内部の温度勾配に起因する熱負荷、および圧力に起因する機械負荷に分類することができる。このような応力は、溶接される脚部の下方、主に脚部の縁部の下方にある基板のセラミックに貝殻様亀裂および開放性亀裂を引き起こすことができる。このような亀裂は、使用中にセラミックの絶縁破壊または脆性破壊を引き起こす可能性があるため、パワー半導体モジュールの信頼性に影響を与えることがある。また、金属化層を除去（例えば、エッチング）せず、このような小さな亀裂を検出することは、容易ではない。現在の最新技術によれば、金属化層の下方の亀裂を検出するための信頼できる非破壊手段がない。
いくつかの異なる方法は、亀裂形成率を減らすことができる。一例として、より温和的なパラメータ（例えば、より低いエネルギー、圧力および／または振幅）で溶接を行うことは、セラミックの亀裂形成率を減らすことができる。しかしながら、このような方法を採用する場合、接触面が小さくなり、溶接強度が低下することがある。別の例として、より高い靭性またはより良い品質のセラミックを使用することは、セラミックの亀裂形成率を減らすことができる。しかしながら、これらの材料の最適化は、コストの増加につながる。さらに、端子の脚部を薄くすることによって、セラミックの亀裂を低減することができる。しかしながら、この方法は、電気性能を犠牲する可能性がある。
ＤＥ１０１１１１８５Ａ１は、金属化半田層の熱力学的応力を低減するために、金属層にプロファイリングを備えた金属セラミック基板を示している。このプロファイリングは、金属層に半田付けられた電気部品または接触要素の近くに設けられる。
ＤＥ１０２００４０１９５６８Ａ１は、半導体チップと、基板の金属化層に半田付けられた接続要素とを備えたパワー半導体モジュールに関する。接続要素の下方または以外の金属化層に凹みを設け、接続要素は、凹みを含む金属化層に半田付けられる。
ＤＥ１０３３７６４０Ａ１は、絶縁体に設けられた２つの金属化層を含む基板を備えたパワー半導体モジュールに関する。半導体素子は、上方金属化層に半田付けられる。下方金属化層は、凹みを有する。
ＵＳ２０１１／２９８１２１Ａ１は、絶縁基板に半田付けられた半導体素子および端子を備えたパワー半導体デバイスを示している。絶縁基板の金属化層には、ディンプルが形成されている。
発明の説明
本発明の目的は、製造コストを実質的に増加させることなく、信頼性が高く、強力な溶接および良好な電気特性を有する溶接端子を備えたパワー半導体モジュールを提供することである。
この目的は、独立請求項の主題によって達成される。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。
本発明の一態様は、パワー半導体モジュールに関する。パワー半導体モジュールは、１つ以上のパワー半導体チップとそれらの電気相互接続を機械的および電気的に相互接続する任意の装置であってもよい。なお、ここでおよび以下の「電力」という用語は、１００Ｖを超える電圧および／または１０Ａを処理することに適した装置を指してもよい。例えば、パワー半導体チップの定格電圧は、６００Ｖ～１０ｋＶの範囲に変動してもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、上方金属化層を有する絶縁基板と、例えば、半田付けまたは焼結によって上方金属化層に接合された半導体チップと、脚部を介して、上方金属化層に接続され、具体的には溶接され、半導体チップに電気的に相互接続された端子とを備える。また、絶縁基板は、下方金属化層を含んでもよい。
半導体チップは、パワー半導体を通る電流を切り替えるように構成され得るダイオードまたは半導体スイッチを形成することができる。パワー半導体スイッチは、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどのサイリスタまたはトランジスタであってもよい。基板に接着された１つ以上の半導体チップおよびそれらの電気相互接続は、１つ以上の端子からアクセスできる電力回路を形成することができる。
端子の脚部は、接続領域において上方金属化層に溶接される。端子は、電力端子であってもよく、補助端子であってもよい。一般的に、端子は、端子を上方金属化層に溶接するために使用される脚部と、端子を別の導体に相互接続するために使用されるピンとを含んでもよい。脚部は、上方金属化層と実質的に平行するように延在してもよく、ピンは、上方金属化層から突出してもよくおよび／または脚部に実質的に直交するように整列されてもよい。端子は、例えばＣｕ、Ａｌから作られた金属端子であってもよい。
上方金属化層および上方金属化層の反対側に設けられた下方金属化層の少なくとも一方は、溶接される脚部の下方および／または周囲の接続領域に設けられた複数のディンプルを含む。
言い換えれば、上方金属化層および／または下方金属化層は、端子の脚部の周囲および／または下方にディンプルを含むことができる。実験は、溶接される脚部の周囲および／または溶接される脚部の下方の１つ以上の金属化層に設けられたディンプルが、超音波溶接工程などの溶接工程中にセラミック亀裂を低減することを示している。具体的には、実験は、ディンプルを設けた基板にセラミック亀裂を形成する速度が、ディンプルを設けていない基板にセラミック亀裂を形成する速度よりも約２．５倍低いことを示した。さらに、ディンプルは、脚部と上方金属化層との間の接触区域の劣化を引き起こさないまたは殆ど引き起こさないため、溶接強度を低下しないまたは殆ど低下しない。
ディンプルによって亀裂形成率を低下する理由は、次の通りである。通常、セラミック亀裂は、溶接中に脚部の縁部の下方から始まるため、脚部の下方および／または近傍の金属化層に設けられたディンプルは、接続領域の応力を低減することができる。したがって、溶接工程中にセラミックに伝達される負荷を低減することができ、その結果、セラミックの亀裂形成率を低下することができる。
ディンプルは、金属化層に設けられた任意の凹みであり、金属化層の厚さに対して「小さい」最大直径を有する。ディンプルの最大直径は、ディンプルの縁部にある任意の２点間の最大距離である。最大直径が金属化層の厚さの５倍未満である場合、最大直径は、金属化層の厚さより小さくてもよい。
ディンプルの形状は、任意である。例えば、ディンプルは、球形および／または円錐形であってもよい。金属化層の上方からの視図において、ディンプルは、円形、楕円形および／または細長いものであってもよい。
脚部用の凹みを設けた接続領域は、脚部と上方金属化層との間の接触区域を含んでもよく、特に接触区域より大きくてもよい。脚部の任意一辺では、接続領域は、脚部の縁部よりも突出している。このようにして、溶接によって生じた脚部の下方および脚部の近傍の両方の応力を低減することができる。さらに、接続領域を接触区域よりも大きくすることによって、溶接中に上方金属化層上に脚部を配置する時の精度を低減することができる。
本発明の一実施形態によれば、ディンプルは、上方金属化層のみに設けられてもよい。脚部の下方におよび／または脚部を金属化層に接続するための接続領域に凹みを設けなくてもよい。これによって、例えば、下方金属化層を構造化しない場合、基板を容易に製造することができる。
本発明の一実施形態によれば、ディンプルは、下方金属化層のみに設けられてもよい。脚部の下方におよび／または脚部を上方金属化層に接続するための接続領域に凹みを設けなくてもよい。これによって、上方金属化層と脚部との間の溶接強度および／または接触区域を増加させることができる。
本発明の一実施形態によれば、ディンプルは、上方金属化層および下方金属化層の両方に設けられてもよい。このことは、ディンプルによって溶接応力の非常に強い低減を意味する。この場合、ディンプルは、互いに対向するように設けられてもよい。すなわち、上方金属化層のディンプルは、下方金属化層のディンプルに対向してもよい。
本発明の一実施形態によれば、ディンプルは、脚部の下方、脚部の縁部の下方および／または脚部の縁部の外側のうち、少なくとも１つに設けられる。一般的に、ディンプルは、端子の脚部の下方および／または周囲に設けられてもよい。ディンプルは、端子の脚部の周囲のみおよび／または端子の脚部の一辺のみに設けられてもよい。
脚部の下方にディンプルを設けた場合、金属化層の上方からの視図において、ディンプルは、脚部の縁部の内側にある。逆に、脚部の縁部の外側にディンプルを設けた場合、ディンプルは、完全に脚部の縁部の外側にある。すなわち、ディンプルは、脚部の縁部と交差しない。さらに、脚部の縁部の下方にディンプルを設けた場合、金属化層の上方からの視図において、ディンプルは、脚部の縁部と交差する。
脚部の形状は、任意である。例えば、脚部は、長方形、円形、半楕円形などであってもよい。また、脚部の縁部は、同様の形状を有してもよい。ディンプルは、脚部の縁部に沿って設けられてもよい。したがって、脚部の縁部の下方および／または脚部の縁部の外側に設けられたディンプルは、長方形、円形、半楕円形などのパターンに配置されてもよい。
一般的に、ディンプルが設けられた接続領域内の区域は、溶接時に応力を軽減する位置を影響する。溶接時に接触区域内の圧力が高い場合、脚部の縁部の内部にディンプルを設けることは、有益であり得る。一方、脚部の縁部近傍の圧力が高い場合、脚部の近傍および／または下方にディンプルを設けることは、有益であり得る。
本発明の実施形態によれば、ディンプルは、脚部の下方、例えば脚部の縁部の内側のみに設けられてもよく、または脚部の縁部の外側のみに設けられてもよい。このようにして、ディンプルの数を減らすことができ、脚部と上方金属化層との間の接触区域および／または溶接強度を増加させることができる。
同様に、ディンプルを下方金属化層に設ける場合、下方金属化層とベースプレートとの間の接触区域および／または接着強度を増加させることができる。
一般的に、ディンプルの高さ（すなわち、深さ）は、金属化層の厚さよりも小さくおよび／または同様であってもよい。
本発明の一実施形態によれば、ディンプルは、金属化層の厚さよりも小さい深さを有する。このようにして、基板は、ディンプルによって外部に露出されない。
本発明の一実施形態によれば、ディンプルは、金属化層を貫通する。ディンプルの深さが深いほど、応力低減が大きくなり、セラミック亀裂率が低くなる。
さらに、ディンプルの互いの位置および／またはそれらの相対的な延長は、溶接時の応力低減に影響を与えることができる。
本発明の一実施形態によれば、隣接するディンプル間の距離は、ディンプルの直径の３倍未満である。例えば、ディンプルの最大直径は、ディンプル間の最小距離より小さくてもよい。このようにして、隣接するディンプル間の連結部は、小さくおよび／またはより弾性的になり、応力を低減することができる。
本発明の一実施形態によれば、接続領域は、脚部の最大直径の少なくとも１／４で、脚部の下方に突出する。同様に、脚部の縁部の外側のディンプルと脚部の縁部との間の最大距離は、脚部の最大直径の１／４未満である。接続領域は、脚部と上方金属化層との間の接触区域を囲み、脚部の最大直径の１／４以下で接触区域よりも突出する領域として定義されてもよい。脚部の最大直径は、脚部の縁部の任意の２点間の最大距離である。脚部が円形である場合、最大直径は、脚部の縁部によって定義される円の直径である。脚部が長方形である場合、最大直径は、弦の長さである。
本発明の一実施形態によれば、ディンプルは、規則的なパターンで設けられる。例えば、隣接するディンプルは、等しい距離を有してもよく、および／またはディンプルは、長方形および／または六角形に配置されてもよい。
本発明の実施形態によれば、ディンプルは、脚部の縁部に沿って、脚部の少なくとも３辺に設けられる。ディンプルは、脚部の一部または全ての辺に沿ったパターンで設けられてもよい。例えば、ディンプルは、長方形またはＵ字形に配置されてもよい。
本発明の一実施形態によれば、絶縁基板は、セラミック層を含む。セラミックが非常に脆いため、溶接工程において、ディンプルを介してセラミックに基づくリードおよび基板を支持することは、有益であり得る。例えば、セラミック層は、ＡｌＮ、Ａｌ２Ｏ３またはＳｉＮから作られてもよい。特に、ＡｌＮセラミックは、他の標準的なパワー電子セラミック材料に比べて、低い破壊靭性を有する。
本発明の一実施形態によれば、パワー半導体モジュールは、ベースプレートを備え、絶縁基板は、下方金属化層と共にベースプレートに接合される。ベースプレートは、下方金属化層に半田付けられてもよい。この場合、ディンプルは、セラミック基板とベースプレートとの間の下方金属化層に設けられてもよい。しかしながら、パワー半導体モジュールは、ベースプレートを備えなくてもよい。
なお、この文脈において、絶縁基板は、１つのみの金属化層、すなわち、上方金属化層のみを含むこともできる。
本発明のさらなる態様は、パワー半導体モジュール、例えば、上記および以下に記載されたパワー半導体モジュールを製造する方法に関する。理解すべきことは、上記および以下に記載された方法の特徴は、上記および以下に記載されたパワー半導体モジュールの特徴であってもよく、逆も同様である。
本発明の一実施形態によれば、この方法は、絶縁基板を用意するステップと、絶縁基板の上方金属化層および下方金属化層の少なくとも一方に複数のディンプルを形成するステップとを含み、ディンプルは、パワー半導体モジュールの端子用の接続領域に形成され、半導体チップを上方金属化層に接着するステップと、ディンプルが脚部の下方および／または脚部の外側に位置するように接続領域において端子の脚部を上方金属化層に溶接するステップとを含む。
一般的に、ディンプルは、溶接の前に、任意の方法によって、例えば１つまたは複数の金属化層を機械加工することによって、基板に形成されてもよい。
本発明の一実施形態によれば、ディンプルは、上方金属化層および下方金属化層の少なくとも一方をエッチングすることによって形成される。ディンプルは、基板上に導電経路を形成するために１つまたは複数の金属化層を構造化するためのエッチング工程と同様の工程で形成されてもよい。これによって、ディンプルの形成には追加の費用が発生しない。ディンプルを形成するために、エッチングマスクを利用する必要がある。
本発明の一実施形態によれば、端子の脚部は、摩擦溶接および超音波溶接の少なくとも一方によって、上方金属化層に溶接される。溶接は、脚部と上方金属化層との相対運動および／または機械的圧力を含む工程、例えば超音波溶接によって行われてもよい。このような溶接工程は、基板の絶縁層に高い応力を引き起こす可能性があり、この応力は、ディンプルによって低減される。
本発明のこれらの態様および他の態様は、以下に記載された実施形態から明らかであり、以下に記載された実施形態を参照して説明される。
本発明の主題は、添付の図面に示された例示的な実施形態を参照して、以下の本文でより詳細に説明される。
本発明の一実施形態に係るパワー半導体モジュールの一部を概略的に示す斜視図である。 図１のパワー半導体モジュールの一部を示す斜視断面図である。 本発明の一実施形態に係るパワー半導体モジュールの一部を示す断面図である。 本発明の一実施形態に係るパワー半導体モジュールの端子を示す概略上面図である。 本発明のさらなる実施形態に係るパワー半導体モジュールの端子を示す概略上面図である。 本発明のさらなる実施形態に係るパワー半導体モジュールの端子を示す概略上面図である。 本発明の一実施形態に係るパワー半導体モジュールを示す概略上面図である。
例示的な実施形態の詳細な説明
図面で使用された参照記号およびその意味は、参照記号の一覧に要約形式で記載されている。原則的には、図面において、同一の部分は、同一の参照記号で示される。
図１は、端子１２の周りのパワー半導体モジュール１０の一部を示している。図２は、その部分の断面図を示している。
パワー半導体モジュール１０は、ベースプレート１６に半田付けられた絶縁基板１４を備える。絶縁基板１４は、中間セラミック層２０と、上方金属化層２２と、下方金属化層２４とを含む。また、図２は、ベースプレート１６および基板１４の下方金属化層２４を相互接続するための半田層２６を示している。例えば、ベースプレート１６は、基板１４よりも大幅に（例えば１０倍に）厚い金属プレートまたは複合プレートであってもよく、および／またはＣｕ、ＡｌまたはＡｌＳｉＣから作られてもよい。金属化層２２および２４は、同様または異なる厚さを有してもよく、および／またはＣｕ、Ａｌまたは他の導電性金属から作られてもよい。セラミック層２０は、金属化層２２および２４の一方の厚さの１～１０倍の厚さを有してもよく、ＡｌＮ、Ａｌ２Ｏ３およびＳｉＮから作られてもよい。
なお、ベースプレート１６および／または下方金属化層２４は、任意であり、パワー半導体モジュールは、他の方法で冷却体、担体および／またはハウジングに取り付けられてもよい。
また、ベースプレート１６は、下方金属化層２４に焼結されてもよい。
図１および２は、Ｃｕ、Ａｌなどの金属材料から作られた端子１２をさらに示している。端子１２は、脚部２８およびピン３０を含み、実質的にＬ字形を有する。脚部２８は、上方金属化層２２に溶接され、基板１４および／または層２０、２２、２４と平行に設けられる。ピン３０は、導電体をパワー半導体モジュール１０に相互接続するために使用され、基板１４および／または層２０、２２、２４から実質的に垂直に突出する。
端子１２は、パワー半導体モジュール１０によって切り替えられる電流を伝導するように構成された電力端子であってもよい。また、端子１２は、パワー半導体モジュール１０への補助信号またはそこからの補助信号、例えばゲート信号またはセンサ信号を伝送するために使用された補助端子であってもよい。
端子１２は、脚部２８の下方の端子１２用の接続領域３２において上方金属化層２２に溶接される。接続領域３２には、複数のディンプル３４が設けられている。これらのディンプル３４は、脚部２８の周りおよび／または下方の金属化層２２および２４の少なくとも一方に設けられてもよい。
図３は、脚部２８の近傍をより詳細に示す断面図である。脚部２８は、接続領域３２において上方金属化層２２に溶接され、区域３６において上方金属化層２２に直接接触する。図３に示すように、接続領域３２は、接触区域３６を含んでもよく、および／または接触区域３６より大きくてもよい。
接続領域３２は、ディンプル３４によって画定されてもよい。脚部２８に関連するディンプル３４は、接続領域３２のみに設けられる。
ディンプル３４は、任意の方法で、例えばエッチングによって、金属化層２２および２４の一方または両方に形成されてもよい。ディンプル３４は、任意の形状を有してもよい。図３において、上方金属化層２２に設けられたディンプル３４は、円錐形である。しかしながら、下方金属化層２４に設けられたいくつかの例示的なディンプル３４′と同様に、ディンプル３４は、球状または他の形状を有してもよい。
図３に示すように、上方金属化層２２の厚さｅ１と下方金属化層２４の厚さｅ２とは、異なってもよい。しかしながら、これらの厚さは、等しくてもよい。ディンプル３４の高さｔ１およびｔ２は、対応する金属化層２２および２４の厚さよりも小さくおよび／または等しくてもよい。例えば、ｅ１／２／４≦ｔ１／２≦ｅ１／２。特定の例として、層２２および２４の厚さは、ｅ１＝ｅ２＝０．３ｍｍであってもよく、ディンプルの高さｔ１およびｔ２は、０．２ｍｍ～０．２５ｍｍであってもよい。
また、ディンプル３４の直径ｄ１およびｄ２は、対応する金属化層２２および２４の厚さの範囲にあってもよい。上方金属化層２２に設けられたディンプル３４の直径ｄ１と下方金属化層２４に設けられたディンプル３４の直径ｄ２とは、異なってもよく等しくてもよい。例えば、ｔ１／２≦ｄ１／２≦４ｔ１／２。
ディンプル３４は、金属化層２２および２４の一方のみまたは両方に設けられてもよい。
図４は、規則的なパターンのディンプル３４上の上方金属化層２２に溶接された端子１２の脚部２８の概略上面図を示している。ディンプル３４は、等間隔の行および列に配置されている。なお、ディンプル３４は、他の規則的なパターンに配置されてもよい。
図４から分かるように、ディンプル３４は、脚部２８の縁部３８の外側または内側に設けられてもよい。脚部の縁部３８は、接触区域３６の外側境界として規定されてもよい。図３に示すように、ディンプル３４は、縁部３８の下方に設けられてもよい。
図４は、ディンプル３４と、縁部３８または接触区域３６の外側に配置された脚部２８との間の中心距離ｃを示す。中心距離ｃは、ディンプル３４から脚部２８（または縁部３８）までの最大距離が脚部２８の最大直径の少なくとも１／４であるように選択されてもよい。
図４において、脚部２８および接触区域３６は、長方形である。図４は、接触区域の幅ｗ、接触区域の長さｌ、幅方向に沿ったディンプルの最大中心距離ｙ、長さ方向に沿ったディンプル３４の最大中心距離ｘ、幅方向に沿った隣接するディンプル３４の中心距離ａ、長さ方向に沿った隣接するディンプル３４の中心距離ｂ、およびディンプルの直径ｄを示している。
一般的に、これらの量は、以下の不等式を満たすことができる。
ｗ／４＜ｙ＜４ｗ、ｌ／４＜ｘ＜４ｌ
ｄ＜ｂ＜ｌ、ｄ＜ａ＜ｗ
図４において、ディンプル３４は、接触区域３６内の脚部２８の下方および接触区域３６の外側の脚部２８に設けられている。具体的に、ディンプルは、脚部２８の全ての辺に沿って接触区域３６の外側に設けられている。
図５に示すように、ディンプル３４は、脚部２８の縁部３８のみに沿って設けられてもよい。ディンプル３４は、Ｕ字を形成するパターンに配置されている。ディンプル３４の第１列は、脚部２８の縁部３８に沿って接触区域３６の外側に設けられている。ディンプル３４の第２列は、脚部２８の縁部３８に沿って接触区域３６の内側に設けられている。
図６は、ディンプルが接触区域３６の外側のみに設けられているさらなる例を示している。同様に、ディンプル３４は、Ｕ字を形成するパターンに配置されている。１列のみのディンプル３４は、脚部２８の縁部３８に沿って接触区域３６の外側に設けられている。さらに、ディンプル３４は、ピン３０が脚部２８から突出する辺とは異なる脚部２８の３辺のみに設けられている。
図７は、上述したディンプル３４を含む接続領域３２において上方金属化層２２に溶接されたいくつかの端子１２を備えたパワー半導体モジュール１０を示している。
ダイオードおよび半導体スイッチなどの半導体チップ４０は、上方金属化層２２に接合される。これらの半導体チップは、上方金属化層２２を介して端子１２に直接に且つ電気的に相互接続されるまたはワイヤボンド４２を介して端子１２に間接且つ電気的に接続される。
パワー半導体モジュール１０は、以下の方法で製造することができる。
１つまたは２つの金属化層２２および２４を含む絶縁基板１４を用意する。その後、絶縁基板１４の上方金属化層２２および下方金属化層２４の少なくとも一方に複数のディンプル３４を形成する。例えば、ディンプル３４は、上方金属化層２２を機械加工することによって形成されてもよい。
代替的には、ディンプル３４は、上方金属化層２２および下方金属化層２４の少なくとも一方をエッチングすることによって形成されてもよい。このエッチングは、上方金属化層２２を構造化するためのエッチング工程と同様の工程に行われてもよい。
両方の場合において、上述したディンプル３４を形成することができる。
ディンプルを形成する前または後に、例えば半田付けまたは焼結によって、半導体チップ４０を上方金属化層２２に接着してもよい。また、半導体チップ４０を接着した後に、ワイヤボンド４２を配置してもよい。
ディンプル３４は、パワー半導体モジュール１０の端子１２に対応する接続領域３２のみに形成されてもよい。各端子１２は、１つの接続領域３２に対応する。
各々の接続領域において、端子１２の脚部２８は、接続領域３２において上方金属化層２２に溶接される。この溶接は、半導体チップ４０を接着する前または後に行われてもよい。この溶接は、摩擦溶接および／または超音波溶接によって行われてもよい。これによって、高温および／または高圧によって基板に生じた応力は、ディンプル３４によって低減される。したがって、基板１４のセラミック層２０における亀裂の発生率が低減される。
図面および上記の説明において本発明を詳細に図示し説明してきたが、これらの図示および説明は、限定的なものではなく、説明的または例示的なものであると考えられるべきであり、本発明は、開示された実施形態に限定されない。本発明を実施する当業者が、図面、開示および添付の特許請求の範囲を検討することによって、開示された実施形態に対する他の変形を理解し、実行することができる。特許請求の範囲において、「備える（comprising）」という用語は、他の要素またはステップを排除せず、不定冠詞「ａ」または「ａｎ」は、複数のものを排除しない。単一のプロセッサもしくはコントローラまたは他のユニットは、特許請求の範囲に記載されているいくつかの部材の機能を実現することができる。特定の手段が互いに異なる従属請求項に記載されていることは、これらの手段の組み合わせを効果的に使うことができないということを意味しない。特許請求の範囲における参照記号は、範囲を限定するものとして解釈されるべきではない。
参照記号の一覧
１０ パワー半導体モジュール、１２ 端子、１４ 絶縁基板、１６ ベースプレート、２０ セラミック層、２２ 上方金属化層、２４ 下方金属化層、２６ 半田層、２８ 脚部、３０ ピン、３２ 接続領域、３４，３４′ ディンプル、３６ 接触区域、３８ 縁部、４０ 半導体チップ、４２ ワイヤボンド。

Claims (15)

  1. パワー半導体モジュール（１０）であって、
    上方金属化層（２２）を有する絶縁基板（１４）と、
    前記上方金属化層（２２）に接着された半導体チップ（４０）と、
    脚部（２８）を介して前記上方金属化層（２２）に接続され、前記半導体チップ（４０）に電気的に相互接続された端子（１２）とを備え、
    前記上方金属化層（２２）と、前記上方金属化層（２２）の反対側に設けられた前記基板（１４）の下方金属化層（２４）との少なくとも一方は、前記脚部（２８）の下方の接続領域（３２）に設けられた複数のディンプル（３４）を含み、
    前記端子（１２）の前記脚部（２８）は、前記接続領域（３２）において前記上方金属化層（２２）に溶接され、
    前記ディンプル（３４）は、前記脚部（２８）の縁部（３６）の外側のみに設けられる、パワー半導体モジュール（１０）。
  2. パワー半導体モジュール（１０）であって、
    上方金属化層（２２）を有する絶縁基板（１４）と、
    前記上方金属化層（２２）に接着された半導体チップ（４０）と、
    脚部（２８）を介して前記上方金属化層（２２）に接続され、前記半導体チップ（４０）に電気的に相互接続された端子（１２）とを備え、
    前記上方金属化層（２２）と、前記上方金属化層（２２）の反対側に設けられた前記基板（１４）の下方金属化層（２４）との少なくとも一方の金属化層は、前記脚部（２８）の下方の接続領域（３２）に設けられた複数のディンプル（３４）を含み、
    前記端子（１２）の前記脚部（２８）は、前記接続領域（３２）において前記上方金属化層（２２）に溶接され、
    前記ディンプル（３４）は、前記少なくとも一方の金属化層を貫通する、パワー半導体モジュール（１０）。
  3. パワー半導体モジュール（１０）であって、
    上方金属化層（２２）を有する絶縁基板（１４）と、
    前記上方金属化層（２２）に接着された半導体チップ（４０）と、
    脚部（２８）を介して前記上方金属化層（２２）に接続され、前記半導体チップ（４０）に電気的に相互接続された端子（１２）とを備え、
    前記上方金属化層（２２）と、前記上方金属化層（２２）の反対側に設けられた前記基板（１４）の下方金属化層（２４）との少なくとも一方は、前記脚部（２８）の下方の接続領域（３２）に設けられた複数のディンプル（３４）を含み、
    前記端子（１２）の前記脚部（２８）は、前記接続領域（３２）において前記上方金属化層（２２）に溶接され、
    前記接続領域（３２）は、前記脚部（２８）の最大直径の少なくとも１／４で、前記脚部（２８）の下方から突出し、
    前記脚部（２８）の縁部（３６）の外側のディンプル（３４）と前記脚部の前記縁部（３６）との最大距離は、前記脚部（２８）の最大直径の１／４未満である、パワー半導体モジュール（１０）。
  4. パワー半導体モジュール（１０）であって、
    上方金属化層（２２）を有する絶縁基板（１４）と、
    前記上方金属化層（２２）に接着された半導体チップ（４０）と、
    脚部（２８）を介して前記上方金属化層（２２）に接続され、前記半導体チップ（４０）に電気的に相互接続された端子（１２）とを備え、
    前記上方金属化層（２２）と、前記上方金属化層（２２）の反対側に設けられた前記基板（１４）の下方金属化層（２４）との少なくとも一方は、前記脚部（２８）の下方の接続領域（３２）に設けられた複数のディンプル（３４）を含み、
    前記端子（１２）の前記脚部（２８）は、前記接続領域（３２）において前記上方金属化層（２２）に溶接され、
    前記パワー半導体モジュール（１０）は、ベースプレート（１６）を備え、前記絶縁基板（１４）は、前記下方金属化層（２４）と共に前記ベースプレート（１６）に接合され、
    前記ディンプル（３４）は、セラミック基板（２０）と前記ベースプレート（１６）との間の前記下方金属化層（２４）に設けられる、パワー半導体モジュール（１０）。
  5. 前記ディンプル（３４）は、前記脚部（２８）の下方と、前記脚部（２８）の縁部（３６）の下方と、前記脚部（２８）の縁部（３６）の外側とのうち、少なくとも一方に設けられる、請求項２から４のいずれか１項に記載のパワー半導体モジュール（１０）。
  6. 前記ディンプル（３４）は、前記脚部（２８）の下方のみに設けられる、請求項２から４のいずれか１項に記載のパワー半導体モジュール（１０）。
  7. 前記ディンプル（３４）は、前記上方金属化層（２２）および前記下方金属化層（２４）の各々の厚さよりも小さい深さを有する、請求項１～６のいずれか一項に記載のパワー半導体モジュール（１０）。
  8. 隣接するディンプルの間の距離は、前記ディンプルの直径の３倍未満である、請求項１～７のいずれか一項に記載のパワー半導体モジュール（１０）。
  9. 前記ディンプル（３４）は、規則的なパターンで設けられる、請求項１～８のいずれか１項に記載のパワー半導体モジュール（１０）。
  10. 前記ディンプル（３４）は、前記脚部（２８）の縁部（３６）に沿って、前記脚部（２８）の少なくとも３辺に設けられる、請求項１～９のいずれか１項に記載のパワー半導体モジュール（１０）。
  11. 前記絶縁基板（１４）は、ＡｌＮ、Ａｌ２Ｏ３およびＳｉＮの少なくとも１つから作られたセラミック層（２０）を含む、請求項１～１０のいずれか１項に記載のパワー半導体モジュール（１０）。
  12. パワー半導体モジュール（１０）の製造方法であって、
    絶縁基板（１４）を用意するステップと、
    前記絶縁基板（１４）の上方金属化層（２２）および下方金属化層（２４）の少なくとも一方に複数のディンプル（３４）を形成するステップとを含み、前記ディンプル（３４）は、前記パワー半導体モジュール（１０）の端子（１２）用の接続領域（３２）に形成され、
    半導体チップ（４０）を前記上方金属化層（２２）に接着するステップと、
    前記接続領域（３２）において前記端子（１２）の脚部（２８）を前記上方金属化層（２２）に溶接するステップとを含み、
    前記ディンプル（３４）は、前記脚部（２８）の縁部（３６）の外側のみに設けられる、方法。
  13. パワー半導体モジュール（１０）の製造方法であって、
    絶縁基板（１４）を用意するステップと、
    前記絶縁基板（１４）の上方金属化層（２２）および下方金属化層（２４）の少なくとも一方の金属化層に複数のディンプル（３４）を形成するステップとを含み、前記ディンプル（３４）は、前記パワー半導体モジュール（１０）の端子（１２）用の接続領域（３２）に形成され、
    半導体チップ（４０）を前記上方金属化層（２２）に接着するステップと、
    前記接続領域（３２）において前記端子（１２）の脚部（２８）を前記上方金属化層（２２）に溶接するステップとを含み、
    前記ディンプル（３４）は、前記少なくとも一方の金属化層を貫通する、方法。
  14. パワー半導体モジュール（１０）の製造方法であって、
    絶縁基板（１４）を用意するステップと、
    前記絶縁基板（１４）の上方金属化層（２２）および下方金属化層（２４）の少なくとも一方に複数のディンプル（３４）を形成するステップとを含み、前記ディンプル（３４）は、前記パワー半導体モジュール（１０）の端子（１２）用の接続領域（３２）に形成され、
    半導体チップ（４０）を前記上方金属化層（２２）に接着するステップと、
    前記接続領域（３２）において前記端子（１２）の脚部（２８）を前記上方金属化層（２２）に溶接するステップとを含み、
    前記接続領域（３２）は、前記脚部（２８）の最大直径の少なくとも１／４で、前記脚部（２８）の下方から突出し、
    前記脚部（２８）の縁部（３６）の外側のディンプル（３４）と前記脚部の前記縁部（３６）との最大距離は、前記脚部（２８）の最大直径の１／４未満である、方法。
  15. パワー半導体モジュール（１０）の製造方法であって、
    絶縁基板（１４）を用意するステップと、
    前記絶縁基板（１４）の上方金属化層（２２）および下方金属化層（２４）の少なくとも一方に複数のディンプル（３４）を形成するステップとを含み、前記ディンプル（３４）は、前記パワー半導体モジュール（１０）の端子（１２）用の接続領域（３２）に形成され、
    半導体チップ（４０）を前記上方金属化層（２２）に接着するステップと、
    前記接続領域（３２）において前記端子（１２）の脚部（２８）を前記上方金属化層（２２）に溶接するステップとを含み、
    前記パワー半導体モジュール（１０）は、ベースプレート（１６）を備え、前記絶縁基板（１４）は、前記下方金属化層（２４）と共に前記ベースプレート（１６）に接合され、
    前記ディンプル（３４）は、セラミック基板（２０）と前記ベースプレート（１６）との間の前記下方金属化層（２４）に設けられる、方法。
JP2020500820A 2017-07-10 2018-06-27 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール Active JP7233407B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17180599.7 2017-07-10
EP17180599 2017-07-10
PCT/EP2018/067238 WO2019011654A1 (en) 2017-07-10 2018-06-27 POWER SEMICONDUCTOR MODULE WITH ALVEOLES IN A METALLIC LAYER UNDER THE FOOT OF A TERMINAL

Publications (2)

Publication Number Publication Date
JP2020526927A JP2020526927A (ja) 2020-08-31
JP7233407B2 true JP7233407B2 (ja) 2023-03-06

Family

ID=59325156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020500820A Active JP7233407B2 (ja) 2017-07-10 2018-06-27 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール

Country Status (5)

Country Link
US (1) US11127685B2 (ja)
EP (1) EP3516687B1 (ja)
JP (1) JP7233407B2 (ja)
CN (1) CN110945651B (ja)
WO (1) WO2019011654A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4068348B1 (en) * 2021-03-31 2023-11-29 Hitachi Energy Ltd Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186622A (ja) 2002-12-06 2004-07-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2016134547A (ja) 2015-01-21 2016-07-25 三菱電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1011185B (de) 1941-06-10 1957-06-27 Ibm Deutschland Vorrichtung zum maschinellen Mischen und Sortieren von Zaehlkarten, insbesondere Lochkarten
DE4318241C2 (de) 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
DE10111185A1 (de) 2001-03-08 2002-06-13 Siemens Ag Keramik-Metall-Substrat
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
JP4015975B2 (ja) * 2003-08-27 2007-11-28 三菱電機株式会社 半導体装置
JP4086774B2 (ja) * 2003-12-25 2008-05-14 三菱電機株式会社 半導体装置
DE102004019568B4 (de) 2004-04-22 2019-06-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat
KR101391924B1 (ko) 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
JP5056325B2 (ja) 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
JP2011253950A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186622A (ja) 2002-12-06 2004-07-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2016134547A (ja) 2015-01-21 2016-07-25 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200144188A1 (en) 2020-05-07
EP3516687A1 (en) 2019-07-31
US11127685B2 (en) 2021-09-21
JP2020526927A (ja) 2020-08-31
CN110945651A (zh) 2020-03-31
EP3516687B1 (en) 2020-02-19
WO2019011654A1 (en) 2019-01-17
CN110945651B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
KR101244834B1 (ko) 전력 반도체장치
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
US20190198424A1 (en) Power module with built-in power device and double-sided heat dissipation and manufacturing method thereof
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US9445503B2 (en) Carrier device, electrical device having a carrier device and method for producing same
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
KR20180091011A (ko) 구리 세라믹 기판, 구리 세라믹 기판을 제조하기 위한 구리 반제품 및 구리 세라믹 기판의 제조 방법
JP6580259B2 (ja) 電力用半導体装置
CN103155131A (zh) 半导体模块和制造半导体模块的方法
JP7233407B2 (ja) 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール
US20120075812A1 (en) Multi-chip package
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
CN114759007A (zh) 一种降低受热翘曲的dbc基板
CN111584422B (zh) 半导体装置及其制造方法
EP2498290A1 (en) Contact element and power semiconductor module comprising a contact element
JP5884625B2 (ja) 半導体デバイス
US20240222231A1 (en) Power device module with dummy pad die layout
JP2019153670A (ja) 絶縁回路基板
US20240030122A1 (en) Dual side cooled power module with three-dimensional direct bonded metal substrates
JP7409035B2 (ja) 半導体装置、半導体製造装置及び半導体装置の製造方法
JP2018152433A (ja) 配線基板
CN115775739A (zh) 一种陶瓷板和引线框架共晶方法
JP3148941B2 (ja) セラミック回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230221

R150 Certificate of patent or registration of utility model

Ref document number: 7233407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350