JP3148941B2 - セラミック回路基板 - Google Patents
セラミック回路基板Info
- Publication number
- JP3148941B2 JP3148941B2 JP05472992A JP5472992A JP3148941B2 JP 3148941 B2 JP3148941 B2 JP 3148941B2 JP 05472992 A JP05472992 A JP 05472992A JP 5472992 A JP5472992 A JP 5472992A JP 3148941 B2 JP3148941 B2 JP 3148941B2
- Authority
- JP
- Japan
- Prior art keywords
- copper layer
- ceramic
- circuit board
- layer portion
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Ceramic Products (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、セラミックスから成る
セラミック基板に、電流回路を構成可能に銅層（銅泊）
が形成されたセラミック回路基板に関し、特に、電流回
路に比較的大電流が流されるセラミック回路基板に関す
る。
セラミック基板に、電流回路を構成可能に銅層（銅泊）
が形成されたセラミック回路基板に関し、特に、電流回
路に比較的大電流が流されるセラミック回路基板に関す
る。
【０００２】
【従来の技術】近年、セラミック回路基板は、セラミッ
クスの有する優れた耐熱性および高い絶縁性が着目さ
れ、広く用いられている。
クスの有する優れた耐熱性および高い絶縁性が着目さ
れ、広く用いられている。
【０００３】ところで、セラミック回路基板に比較的多
数の半導体チップ等を実装して大電力モジュール等を構
成する場合、銅層は、大電流に耐え得る比較的大きい回
路パターン面積を確保する必要ある。
数の半導体チップ等を実装して大電力モジュール等を構
成する場合、銅層は、大電流に耐え得る比較的大きい回
路パターン面積を確保する必要ある。
【０００４】この種のセラミック回路基板の一例を、図
２に示す。図２において、セラミック回路基板は、９６
％Ａｌ2 Ｏ3 セラミックスから成る板状（例えば、60x3
0x0.635 mm）のセラミック基板１０と、セラミック基板
１０の表面に形成された銅層部２０、３０および４０と
を有する。これら銅層部は、比較的パターン面積が大き
く、特に、図中長手方向の寸法は、約６０mmと大きいも
のである。
２に示す。図２において、セラミック回路基板は、９６
％Ａｌ2 Ｏ3 セラミックスから成る板状（例えば、60x3
0x0.635 mm）のセラミック基板１０と、セラミック基板
１０の表面に形成された銅層部２０、３０および４０と
を有する。これら銅層部は、比較的パターン面積が大き
く、特に、図中長手方向の寸法は、約６０mmと大きいも
のである。
【０００５】
【発明が解決しようとする課題】しかし、セラミック基
板１０のセラミックスと銅層部の銅とは、その熱膨張係
数が大きく異なるため、セラミック基板１０上にこれら
銅層部を形成する際や、半導体チップをハンダ付実装す
る際に、セラミック基板１０に熱歪が発生して、不要な
引張り応力が印加されることがある。この場合、セラミ
ック基板１０にクラックが発生したり、銅層部が剥離す
る虞がある。特に、銅層部のパターン面積が大きい程、
このようなセラミック回路基板の破損は起こりやすい。
板１０のセラミックスと銅層部の銅とは、その熱膨張係
数が大きく異なるため、セラミック基板１０上にこれら
銅層部を形成する際や、半導体チップをハンダ付実装す
る際に、セラミック基板１０に熱歪が発生して、不要な
引張り応力が印加されることがある。この場合、セラミ
ック基板１０にクラックが発生したり、銅層部が剥離す
る虞がある。特に、銅層部のパターン面積が大きい程、
このようなセラミック回路基板の破損は起こりやすい。
【０００６】従来、大電力モジュールを構成しようとす
る場合、比較的小型のセラミック回路基板を複数枚並設
して使用する等の手段がとられているが、部品数が増加
するために、製造工程の簡略化および製造コストの安価
化等の点で劣るという問題点がある。
る場合、比較的小型のセラミック回路基板を複数枚並設
して使用する等の手段がとられているが、部品数が増加
するために、製造工程の簡略化および製造コストの安価
化等の点で劣るという問題点がある。
【０００７】本発明の課題は、熱応力が印加されても、
破損することのないセラミック回路基板を提供すること
である。
破損することのないセラミック回路基板を提供すること
である。
【０００８】本発明の他の課題は、比較的簡素な構成
で、大電流に耐え得るセラミック回路基板を提供するこ
とである。
で、大電流に耐え得るセラミック回路基板を提供するこ
とである。
【０００９】
【課題を解決するための手段】本発明によれば、セラミ
ックスから成るセラミック基板と、該セラミック基板の
第１の板面上に形成され、動作時に比較的大きい発熱を
起こす電気素子を実装するための第１の銅層部とを備
え、前記セラミック基板上に前記第１の銅層部および前
記電気素子を含む電流回路を構成可能であるセラミック
回路基板において、前記第１の銅層部は、その表面積を
分割するように複数の銅層部材から成り、所定の前記銅
層部材同士は、電流回路を構成可能にアルミニウム線材
を用いたワイヤーボンディングによって直接に電気的に
接続されてなることを特徴とするセラミック回路基板が
得られる。
ックスから成るセラミック基板と、該セラミック基板の
第１の板面上に形成され、動作時に比較的大きい発熱を
起こす電気素子を実装するための第１の銅層部とを備
え、前記セラミック基板上に前記第１の銅層部および前
記電気素子を含む電流回路を構成可能であるセラミック
回路基板において、前記第１の銅層部は、その表面積を
分割するように複数の銅層部材から成り、所定の前記銅
層部材同士は、電流回路を構成可能にアルミニウム線材
を用いたワイヤーボンディングによって直接に電気的に
接続されてなることを特徴とするセラミック回路基板が
得られる。
【００１０】また、本発明によれば、さらに、前記セラ
ミック基板の第２の板面上に形成された第２の銅層部を
備えており、前記第２の銅層部は、前記第１の銅層部に
対して、前記セラミック基板を介して電気的に絶縁され
ていると共に、実質的に投影相似形を呈する前記セラミ
ック回路基板が得られる。
ミック基板の第２の板面上に形成された第２の銅層部を
備えており、前記第２の銅層部は、前記第１の銅層部に
対して、前記セラミック基板を介して電気的に絶縁され
ていると共に、実質的に投影相似形を呈する前記セラミ
ック回路基板が得られる。
【００１１】即ち、本発明は、大電流回路パターンを形
成する比較的大面積の銅層に代え、比較的小面積の複数
の銅層部材から成る銅層部とし、セラミック基板への熱
歪による熱応力を緩和させるものである。また、所定の
銅層部材間を、ワイヤーボンディングによって、電流回
路を構成するように電気的接続を行なっている。さら
に、セラミック基板表裏の熱歪のバランスを保つため、
裏面の銅層も、表面の銅層と基板面に対して実質的に対
称となる形状としている。
成する比較的大面積の銅層に代え、比較的小面積の複数
の銅層部材から成る銅層部とし、セラミック基板への熱
歪による熱応力を緩和させるものである。また、所定の
銅層部材間を、ワイヤーボンディングによって、電流回
路を構成するように電気的接続を行なっている。さら
に、セラミック基板表裏の熱歪のバランスを保つため、
裏面の銅層も、表面の銅層と基板面に対して実質的に対
称となる形状としている。
【００１２】
【実施例】以下、図面を参照して本発明の一実施例によ
るセラミック回路基板を説明する。
るセラミック回路基板を説明する。
【００１３】図１（ａ）、（ｂ）および（ｃ）は、本実
施例によるセラミック回路基板の上面図、断面図および
下面図である。図１（ａ）〜（ｃ）において、セラミッ
ク回路基板は、９６％Ａｌ2 Ｏ3 セラミックスから成る
板状（例えば、60x30x0.635mm）のセラミック基板１０
と、セラミック基板１０の表面に形成された銅層部材２
１と２２、３１と３２および４１と４２と、裏面に形成
された銅層部材５０とを有する。これら銅層部材は、厚
さ０．３mmの無酸素銅を、セラミック基板１０の両面に
銀ろう材を用いて接合の後、所定のパターンをフォトエ
ッチングにより形成させた。
施例によるセラミック回路基板の上面図、断面図および
下面図である。図１（ａ）〜（ｃ）において、セラミッ
ク回路基板は、９６％Ａｌ2 Ｏ3 セラミックスから成る
板状（例えば、60x30x0.635mm）のセラミック基板１０
と、セラミック基板１０の表面に形成された銅層部材２
１と２２、３１と３２および４１と４２と、裏面に形成
された銅層部材５０とを有する。これら銅層部材は、厚
さ０．３mmの無酸素銅を、セラミック基板１０の両面に
銀ろう材を用いて接合の後、所定のパターンをフォトエ
ッチングにより形成させた。
【００１４】また、所定の銅層部材間は、Ａｌワイヤ６
０（φ直径２５０μm ）によりワイヤーボンディングさ
れている。
０（φ直径２５０μm ）によりワイヤーボンディングさ
れている。
【００１５】次に、本実施例および従来例によるセラミ
ック回路基板のヒートショック試験を行った。試験方法
は、−４０℃（３０分）〜２５℃（１５分）〜１２５℃
（３０分）〜２５℃（１５分）〜−４０℃（３０分）を
１サイクルとしたヒートショックを、２００サイクル両
基板に印加した。試験結果を表１に示す。両基板のサン
プル数は、各々５０である。
ック回路基板のヒートショック試験を行った。試験方法
は、−４０℃（３０分）〜２５℃（１５分）〜１２５℃
（３０分）〜２５℃（１５分）〜−４０℃（３０分）を
１サイクルとしたヒートショックを、２００サイクル両
基板に印加した。試験結果を表１に示す。両基板のサン
プル数は、各々５０である。
【００１６】
【表１】
【００１７】表１において、本実施例によるセラミック
回路基板は、従来例に比べ、ヒートショック試験後の強
度劣化が小さく、クラック発生も無いことがわかる。
回路基板は、従来例に比べ、ヒートショック試験後の強
度劣化が小さく、クラック発生も無いことがわかる。
【００１８】
【発明の効果】本発明によるセラミック回路基板は、銅
層部は、複数の銅層部材から成り、所定の銅層部材が電
流回路を構成可能にワイヤーボンディングされてなるた
め、熱応力が印加されても、強度劣化が小さく、破損す
ることがない。また、比較的簡素な構成で大電力モジュ
ールを実現できる。
層部は、複数の銅層部材から成り、所定の銅層部材が電
流回路を構成可能にワイヤーボンディングされてなるた
め、熱応力が印加されても、強度劣化が小さく、破損す
ることがない。また、比較的簡素な構成で大電力モジュ
ールを実現できる。
【００１９】さらに、銅層部をセラミック基板の表裏両
面に備えれば、セラミック基板に印加される熱応力を均
衡させることができ、セラミック基板の反りを防止でき
る。
面に備えれば、セラミック基板に印加される熱応力を均
衡させることができ、セラミック基板の反りを防止でき
る。
【図１】本発明の一実施例によるセラミック回路基板の
三面図である。
三面図である。
【図２】従来のセラミック回路基板の上面図である。
１０ セラミック基板 ２０ 銅層部 ２１、２２ 銅層部材 ３０ 銅層部 ３１、３２ 銅層部材 ４０ 銅層部 ４１、４２ 銅層部材 ５０ 銅層部材 ６０ Ａｌワイヤ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−8757（ＪＰ，Ａ) 実開 昭58−42961（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/11 C04B 37/02
Claims (2)
- 【請求項１】 セラミックスから成るセラミック基板
と、該セラミック基板の第１の板面上に形成され、動作
時に比較的大きい発熱を起こす電気素子を実装するため
の第１の銅層部とを備え、前記セラミック基板上に前記
第１の銅層部および前記電気素子を含む電流回路を構成
可能であるセラミック回路基板において、 前記第１の銅層部は、その表面積を分割するように複数
の銅層部材から成り、 所定の前記銅層部材同士は、電流回路を構成可能にアル
ミニウム線材を用いたワイヤーボンディングによって直
接に電気的に接続されてなることを特徴とするセラミッ
ク回路基板。 - 【請求項２】 さらに、前記セラミック基板の第２の板
面上に形成された第２の銅層部を備えており、 前記第２の銅層部は、前記第１の銅層部に対して、前記
セラミック基板を介して電気的に絶縁されていると共
に、実質的に投影相似形を呈する 請求項１記載のセラミ
ック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05472992A JP3148941B2 (ja) | 1992-03-13 | 1992-03-13 | セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05472992A JP3148941B2 (ja) | 1992-03-13 | 1992-03-13 | セラミック回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259597A JPH05259597A (ja) | 1993-10-08 |
| JP3148941B2 true JP3148941B2 (ja) | 2001-03-26 |
Family
ID=12978896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05472992A Expired - Fee Related JP3148941B2 (ja) | 1992-03-13 | 1992-03-13 | セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148941B2 (ja) |
-
1992
- 1992-03-13 JP JP05472992A patent/JP3148941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259597A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3512977B2 (ja) | 高信頼性半導体用基板 | |
| US4970577A (en) | Semiconductor chip module | |
| JP5326278B2 (ja) | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 | |
| JPH04162756A (ja) | 半導体モジュール | |
| JP4226200B2 (ja) | 半導体装置およびその製造方法 | |
| JP2016051778A (ja) | 金属−セラミックス接合基板 | |
| JP2001332854A (ja) | セラミックス回路基板 | |
| JP2566341B2 (ja) | 半導体装置 | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JPH04343287A (ja) | 回路基板 | |
| JP3148941B2 (ja) | セラミック回路基板 | |
| JPH10247763A (ja) | 回路基板及びその製造方法 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JPH0320067A (ja) | セラミック放熱フィン付半導体装置 | |
| JP3932343B2 (ja) | 半導体用基板およびその製造方法 | |
| JPH04287952A (ja) | 複合絶縁基板およびそれを用いた半導体装置 | |
| JPH10224059A (ja) | ヒートシンク | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPS62216251A (ja) | 高熱伝導性基板 | |
| JP3170005B2 (ja) | セラミック回路基板 | |
| JP2005101415A (ja) | セラミックス回路基板およびその製造方法 | |
| JP2004134703A (ja) | 端子付き回路基板 | |
| JPH08264680A (ja) | 半導体実装構造体 | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JP3170004B2 (ja) | セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001213 |
|
| LAPS | Cancellation because of no payment of annual fees |