JPH04287952A - 複合絶縁基板およびそれを用いた半導体装置 - Google Patents

複合絶縁基板およびそれを用いた半導体装置

Info

Publication number
JPH04287952A
JPH04287952A JP2307991A JP2307991A JPH04287952A JP H04287952 A JPH04287952 A JP H04287952A JP 2307991 A JP2307991 A JP 2307991A JP 2307991 A JP2307991 A JP 2307991A JP H04287952 A JPH04287952 A JP H04287952A
Authority
JP
Japan
Prior art keywords
metal plate
multilayer metal
composite insulating
copper
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2307991A
Other languages
English (en)
Inventor
Noriyoshi Arai
規由 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2307991A priority Critical patent/JPH04287952A/ja
Publication of JPH04287952A publication Critical patent/JPH04287952A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は複合絶縁基板およびそ
れを用いて構成された半導体装置に関するもので、特に
、パワーモジュール用として有用な複合絶縁基板に関す
る。
【0002】
【従来の技術】図4は従来の半導体パワーモジュールの
一例を示す平面図であり、図5はその拡大断面図である
。このパワーモジュール100は、銅ベース板101の
上に配列された複数の絶縁基板110を備えている。 図7に拡大して示すように、これらの絶縁基板110の
それぞれはセラミック基板111の両面に銅板112,
113を接合して構成されている。このうち銅板112
の平面形状は回路接続パターンに合わせた形状となって
いる。そして図5に示すように絶縁基板110の上には
半導体チップ120がハンダ付けされており、半導体チ
ップ120にはアルミワイヤ121が電気的に接続され
ている。
【0003】また、電極端子131を有するアウトサー
トケース130がその端部132において銅ベース板1
01に接着されており、これによって絶縁基板110や
半導体チップ120はアウトサートケース130の中に
収容される。また、電極端子131と電気的に一体化さ
れた接続端子部分133が絶縁基板110内の銅板11
3(図5には図示せず)からなる回路パターンにハンダ
付けされることによって、電極端子131と半導体チッ
プ120とが電気的に接続されている。このため、電極
端子131を介してこのパワーモジュール100の駆動
や制御を行なうことができる。
【0004】このパワーモジュール100の製造にあた
っては、まず、銅ベース板101に絶縁基板110をハ
ンダ付けする。そして絶縁基板110上へ半導体チップ
120をハンダ付けするとともに、後述する継ぎ電極1
50の取付けを行なう。また、半導体チップ120への
アルミワイヤ121のボンディングを行なう。この状態
の半製品はベース組立て完了品と呼ばれる。
【0005】次に絶縁基板110の回路パターン部分の
上に選択的にハンダを塗布するとともに、アウトサート
ケース130の端部132に接着剤を塗布する。そして
このベース組立て完了品にアウトサートケース130を
上からかぶせ、接着剤によるアウトサートケース130
と銅ベース板101との接着を行うとともに、接続端子
部分133と回路パターンとのハンダ付けを行なう。こ
の接着工程は加熱しつつ実行される。
【0006】その後、ハンダ付け用に使用したフラック
スを洗浄する。そしてシリコンゲル141をケース13
0の中に注入し、オーブンによって加熱キュアを行なう
。さらにケース130の中の残部の空間にエポキシ樹脂
142を注入し、オーブンによって同様の加熱キュアを
行なう。これによってパワーモジュール100のアセン
ブリが完了する。
【0007】ところで一般に、パワーモジュールは大電
流下で使用するためにその発熱も大きなものとなる。従
ってパワーモジュール100に繰返して通電すると、絶
縁基板110は温度差の大きなヒートサイクルの影響を
受けることになる。そして従来の絶縁基板110では、
熱膨張係数が互いに大きく異なるセラミック基板111
と銅板112,113のみによって形成されているため
、仮に絶縁基板110の平面サイズを大きくすると上記
ヒートサイクルによってセラミック基板111と銅板1
12,113との間に大きな応力が発生し、セラミック
基板111にクラックが生ずることがある。
【0008】また、絶縁基板110の製造にあたっては
銅板112,113をセラミック基板111に硬ロウ付
けしなければならないため、このときにも温度分布の不
均一によって歪やソリが生じやすい。
【0009】このため、絶縁基板110の平面サイズと
しては実用上50mm×50mmが限界となっている。
【0010】一方、例示したパワーモジュール100な
どにおいては半導体チップ120や他の部品の実装のた
めに、上記限界サイズの数倍のサイズを持った絶縁基板
を必要としている。従ってこの要求を満足させるために
上記限界サイズまたはそれ以下のサイズを持つ複数の絶
縁基板110を配列し、それらの間の電気的接続はブリ
ッジ状の継ぎ電極150を用いて達成するという構成を
とっている。
【0011】
【発明が解決しようとする課題】ところがこのような従
来の構成では継ぎ電極150による接続工程が必要にな
るだけでなく、複数の絶縁基板110の相対的位置決め
を精度よく行なうことが困難である。その結果、パワー
モジュール100のアセンブリにおける工程数が多く、
その組立て精度に限界があった。
【0012】このような状況に対処するため、特開昭2
−34577号公報では図8のような複合絶縁基板21
0が提案されている。この複合絶縁基板210では図7
の銅板112のかわりに多層金属板220を使用してい
る。この多層金属板220は2枚の銅板211,213
の間にモリブデン板212を挟んで構成されており、多
層金属板220全体としての熱膨張係数がセラミック基
板111の熱膨張係数に比較的近くなっている。
【0013】ところが、このような複合絶縁基板210
ではセラミック基板111の上部に存在する多層金属板
220と下部に存在する銅板113とのそれぞれの熱膨
張係数が互いに異なるため、ヒートサイクルを受けた際
にセラミック基板111の上下における力学的バランス
が崩れ、複合絶縁基板210にソリが発生し易いという
問題がある。
【0014】この発明は従来技術における上述の問題の
克服を意図しており、高い歩留りで比較的大きなサイズ
のものが製造可能であり、ヒートサイクルによってクラ
ックが発生することもなく、ソリも発生しにくい複合絶
縁基板を得ることを第1の目的としている。
【0015】またこの発明の第2の目的は、上記のよう
な複合絶縁基板を用いることによって、組立工程数が少
なく、継ぎ電極による接続工程も不要であるとともに、
内部部品の位置決め精度も高い半導体装置を得ることで
ある。
【0016】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明にかかる複合絶縁基板では、(a) セ
ラミック基板と、(b) 前記セラミック基板の第1の
表面上に接合された第1の多層金属板と、(c) 前記
セラミック基板の第2の表面上に接合された第2の多層
金属板とを備える。
【0017】そして、前記第1の多層金属板は、(b−
1) 銅または銅合金よりなり、前記第1の表面上に固
着された第1の金属板と、(b−2) モリブデン、タ
ングステンまたはそれらのうちのいずれかの合金よりな
り、前記第1の金属板の上に固着された第2の金属板と
、(b−3) 銅または銅合金よりなり、前記第2の金
属板上に固着された第3の金属板とを有している。
【0018】また、前記第2の多層金属板は、(c−1
) 銅または銅合金よりなり、前記第2の表面上に固着
された第4の金属板と、(c−2) モリブデン、タン
グステンまたはそれらのうちのいずれかの合金よりなり
、前記第4の金属板の上に固着された第5の金属板と、
(c−3) 銅または銅合金よりなり、前記第5の金属
板上に固着された第6の金属板とを有する。
【0019】この発明は上記複合絶縁基板が用いられた
半導体装置をも対象としており、この半導体装置は、(
a) 金属ベース板と、(b) 前記第6の金属板が前
記金属ベース板の上に接合されることによって前記金属
ベース板上に固定され、かつ前記第1の多層金属板が所
定のパターンに加工された上記複合絶縁基板と、(c)
 前記第1の多層金属板の上に配置された半導体チップ
とを備える。
【0020】好ましくは、前記第2の多層金属板の平面
サイズが前記第1の多層金属板の平面サイズよりも大き
くされ、かつ、前記第1と第2の多層金属板のそれぞれ
の体積を実質的に同一とする。
【0021】
【作用】この発明にかかる複合絶縁基板およびそれをも
用いて構成された半導体装置では、セラミック基板の両
面に多層金属板が設けられており、各多層金属板の熱膨
張係数がセラミック基板の熱膨張係数に近くなっている
。このため、ヒートサイクルを受けた際にもセラミック
基板にクラックが生じにくい。その結果、比較的大きな
サイズの複合絶縁基板が高い歩留りで製造可能であり、
継ぎ電極を必要としない。
【0022】またセラミック基板の両面側における力学
的バランスがよく、複合絶縁基板のソリが防止される。
【0023】一方、半導体チップで発生した熱が金属ベ
ース板に向って拡散する際には、その熱流の断面積は半
導体チップから金属ベース板へと向って次第に広がって
行く。このため、半導体チップ側に設けてある第2の多
層金属板の平面サイズを金属ベース板側の第1の多層金
属板の平面サイズよりも大きくすることによって、熱の
拡散能力を高めることができる。この場合において、第
1のと第2の多層金属板のそれぞれの体積を実質的に同
一とすれば、第1のと第2の多層金属板からセラミック
基板へ与えられるそれぞれの拘束力が実質的に同一とな
って、セラミック基板の上下における力学的バランスを
さらに高めることができる。
【0024】
【実施例】図1は、この発明の一実施例である複合絶縁
基板1の断面図である。また図2は、この複合絶縁基板
10を用いて構成した半導体装置(パワーモジュール)
50についてそのケーシング前の状態を示す平面図であ
り、図2のI−I断面が図1に相当する。図1に示すよ
うに、この複合絶縁基板1はセラミック基板3の上面と
下面とのそれぞれのの上に第1と第2の多層金属板10
,20をそれぞれ硬ロウ付けすることによって構成され
ている。
【0025】第1の多層金属板10は、2枚の銅板11
,13の間にモリブデン板12を挟むようにこれらを相
互に接合して形成されている。同様に、第2の多層金属
板20も、2枚の銅板24,26の間にモリブデン板2
5を挟むようにこれらを相互に接合して形成されている
。第1の多層金属板10はその上に形成すべき電子回路
の形状に合わせてパターニングされている(図2参照)
。セラミック基板12,25の材料としては、たとえば
アルミナ(Al2 O3 )や窒化アルミ(AlN)を
母材とするセラミックが使用される。
【0026】第2の多層金属板20の平面サイズR2は
、第1の多層金属板10の平面サイズR1よりも大きく
されており、第1の多層金属板10の外周部は第2の多
層金属板20の外周部よりも内側に存在している。また
、各部材3,11〜13,24〜26のそれぞれの厚さ
T0,T1〜T3,T4〜T6は次のようになっている
【0027】T0=0.635mm, T1=0.5mm,    T2=0.1mm,   
 T3=0.5mm, T4=0.4mm,    T5=0.1mm,   
 T6=0.4mm このため、第1と第2の多層金属板10,20のそれぞ
れの厚さT10,T20は次のようになり、第1の多層
金属板10の厚さT10は、第の多層金属板20厚さT
20よりも厚い。
【0028】 T10=1.1mm,    T20=0.9mmそし
て、好ましくは、第1の多層金属板10の体積が、第2
の多層金属板10の体積と実質的に等しくなるように、
これらの多層金属板10,20のサイズが決定される。
【0029】図2を参照して、この複合絶縁基板1は、
第2の多層金属板20を銅ベース板101の上に固着し
て使用される。第1の多層金属板10は回路パターンに
合わせてパターニングされており、その上にはシリコン
からなる半導体チップ120がハンダ付けされている。 図2には示されていないが、このパワーモジュール50
は図4〜図6に示した従来のパワーモジュール100と
同様に、各半導体チップ120や回路パターンがアルミ
ワイヤによって電気的に接続されており、電極端子を有
するアウトサートケース内に収容される。アウトサート
ケース内の各部材が樹脂封止されることも図4〜図6の
モジュールと同様である。アウトサートケースのかわり
にインサートケースなどを用いることもできる。
【0030】従来のパワーモジュール100においては
複数の絶縁基板110が使用されているが、この実施例
のパワーモジュール50では1枚の複合絶縁基板1のみ
が使用されており、継ぎ電極は不要である。それは、複
合絶縁基板1の製造過程においてこの複合絶縁基板1に
加わる熱や、半導体チップ120の繰返し動作時のヒー
トサイクルに対するセラミック基板3の変形が小さいた
め、たとえば100mm×100mmという大サイズの
複合絶縁基板1を高歩留りで製造し、それを利用できる
からである。その理由の詳細は以下の通りである。
【0031】この実施例で使用される銅板,モリブデン
板,セラミック板のそれぞれの熱膨張係数αCu,αM
o,αSeの値は次の通りである。
【0032】 αCu=16.5×10−6/度 αMo=  3.0×10−6〜4.0×10−6/度
αSe=  5.0×10−6/度 したがって銅板11,13,24,26の熱膨張係数α
Cuはセラミック基板3の熱膨張係数αSeよりもかな
り大きいが、セラミック基板3の熱膨張係数αSeに近
い熱膨張係数αMoを持つモリブデン板12,25が銅
板11,13,24,26の拘束部材として設けられて
いることにより、ヒートサイクル時における多層金属板
10,20の熱膨張とセラミック基板3熱膨張のとの差
は小さくなる。その結果、ヒートサイクル時などにおい
てセラミック基板3に加わるストレスが減少し、複合絶
縁基板1のサイズを大きくしてもセラミック基板3にク
ラックが生じることが防止される。また、セラミック基
板3の上面と下面とのそれぞれに第1と第2の多層金属
板10,20が固着されているため、セラミック基板3
に加わる水平方向の応力はその上下面でほぼ等しくなり
、セラミック基板3にソリが生じることもない。
【0033】このため、継ぎ電極を用いずに比較的多数
の半導体チップ120をひとつの複合絶縁基板1の上に
実装可能であって、パワーモジュール50の組立て工程
数が減少し、各部材の相対的位置決め精度も向上する。
【0034】次に、第1と第2の多層金属板10,20
のサイズの関係について述べる。図2のような態様で複
合絶縁基板1を使用する場合、半導体チップ120で発
生する熱は図3の放熱経路TDに沿って複合絶縁基板1
からベース板101に拡散する。セラミック基板3の中
における放熱経路TDのひろがり角度はおよそ45度で
ある。そして第2の多層金属板20の平面サイズを第1
の多層金属板10の平面サイズよりも大きくしているた
め、第1の多層金属板10の端部付近から放射状に拡散
する熱を第2の多層金属板20によって受取り、それを
ベース板101へと効率良く伝えることができる。すな
わち、第2の多層金属板20の平面サイズを第1の多層
金属板10のサイズと同一のサイズまで小さくした場合
と比較して、第1の多層金属板10の端部付近からの熱
がベース板101に伝わり易くなり、複合絶縁基板1の
熱放散能力が向上する。
【0035】ところで、相対的に第1の多層金属板10
の平面サイズは第2の多層金属板20の平面サイズより
も小さいが、この実施例では第1の多層金属板10の厚
さT10を第2の多層金属板20の厚さT20よりも厚
くしてそれぞれの体積が実質的に同一となるようにして
いる。このため、第1の多層金属板10全体としての熱
膨張力や熱収縮力は第2の多層金属板20全体としての
それと近くなっており、セラミック基板3のソリがより
有効に防止される。
【0036】複合絶縁基板1を製造するにあたっては、
矩形の形状を持つ2枚の多層金属板をセラミック基板3
の上面と下面とにそれぞれロウ付けし、その後に上面側
の多層金属板を選択的にエッチングして、パターン化さ
れた第1の多層金属板10を得てもよい。また、第1の
多層金属板10は、あらかじめパターン化しておいた多
層金属板をセラミック基板3の上面にロウ付けすること
によって得てもよい。どのような回路パターンを形成す
るかが事前にわかっているときには、そのパターン面積
を考慮して第1と第2の多層金属板10,20の体積が
実質的に同一になるようにそれぞれの厚さの比を定める
ことが可能である。また、標準的な回路パターンを想定
し、そのパターン面積に対して第1と第2の多層金属板
10,20の体積が実質的に同一になるように第1と第
2の多層金属板10,20のサイズや厚さを決めること
もできる。さらに、パターン化する前の状態で第1と第
2の多層金属板10,20の体積がほぼ同一となるよう
にしておくことも可能である。
【0037】上記実施例では第1と第2の多層金属板1
0,20の中の拘束部材としてモリブデン板12,25
を用いたが、モリブデン合金板、タングステン板または
タングステン合金板を用いることもできる。また、銅板
11,13,24,26のかわりに銅合金の板を使用し
てもよい。さらに、他の金属板を付加することもできる
【0038】この発明の複合絶縁基板はパワーモジュー
ルに特に有効であるが、それ以外の各種の半導体装置に
も使用可能である。
【0039】
【発明の効果】以上説明したように、請求項1の発明に
よれば、セラミック基板の両面に多層金属板が設けられ
ており、各多層金属板はその熱膨張係数がセラミック基
板の熱膨張係数に近くなるような構造を持っている。こ
のため、比較的大きなサイズの複合絶縁基板が高い歩留
りで製造可能であり、ヒートサイクルを受けた際にもセ
ラミック基板にクラックが生じにくい。
【0040】またセラミック基板の片面ではなく両面に
多層金属板を設けていることによって、セラミック基板
の両面側における力学的バランスが高まり、複合絶縁基
板のソリが有効に防止される。
【0041】請求項2の発明にかかる半導体装置では上
記の複合絶縁基板を使用していることによって、継ぎ電
極を不要とすることが可能である。その結果、半導体装
置の内部部品の位置決め精度が高まり、組立工程数も減
少する。
【0042】請求項3の発明にかかる半導体装置では、
半導体チップ側に設けてある第2の多層金属板の平面サ
イズを金属ベース板側の第1の多層金属板の平面サイズ
よりも大きくすることによって、熱の拡散能力を高める
ことができる。そして、第1と第2の多層金属板のそれ
ぞれの体積が実質的に同一となっているため、第1と第
2の多層金属板からセラミック基板へ与えられるそれぞ
れの拘束力が実質的に同一となって、セラミック基板の
上下における力学的バランスをさらに高めることができ
る。
【図面の簡単な説明】
【図1】この発明の一実施例である複合絶縁基板の断面
図である。
【図2】実施例の複合絶縁基板を備えたパワーモジュー
ルの組立工程の途中における平面図である。
【図3】一実施例の複合絶縁基板における熱拡散機能の
説明図である。
【図4】パワーモジュールの平面図である。
【図5】従来の複合絶縁基板を備えたパワーモジュール
の断面図である。
【図6】図6に示したパワーモジュールの組立工程の途
中における平面図である。
【図7】従来の絶縁基板の断面図である。
【図8】従来の複合絶縁基板の断面図である。
【符号の説明】
1  複合絶縁基板 3  セラミック基板 10,20  多層金属板 11,13,24,26  銅板 12,15  モリブデン板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  複合絶縁基板であって、(a) セラ
    ミック基板と、(b) 前記セラミック基板の第1の表
    面上に接合された第1の多層金属板と、(c) 前記セ
    ラミック基板の第2の表面上に接合された第2の多層金
    属板とを備え、前記第1の多層金属板は、(b−1) 
    銅または銅合金よりなり、前記第1の表面上に固着され
    た第1の金属板と、(b−2) モリブデン、タングス
    テンまたはそれらのうちのいずれかの合金よりなり、前
    記第1の金属板の上に固着された第2の金属板と、(b
    −3) 銅または銅合金よりなり、前記第2の金属板上
    に固着された第3の金属板とを有し、前記第2の多層金
    属板は、(c−1) 銅または銅合金よりなり、前記第
    2の表面上に固着された第4の金属板と、(c−2) 
    モリブデン、タングステンまたはそれらのうちのいずれ
    かの合金よりなり、前記第4の金属板の上に固着された
    第5の金属板と、(c−3) 銅または銅合金よりなり
    、前記第5の金属板上に固着された第6の金属板とを有
    することを特徴とする複合絶縁基板。
  2. 【請求項2】  請求項1の複合絶縁基板が用いられた
    半導体装置であって、(a) 金属ベース板と、(b)
     前記第6の金属板が前記金属ベース板の上に接合され
    ることによって前記金属ベース板上に固定され、かつ前
    記第1の多層金属板が所定のパターンに加工された請求
    項1の複合絶縁基板と、(c) 前記第1の多層金属板
    の上に配置された半導体チップとを備えることを特徴と
    する半導体装置。
  3. 【請求項3】  請求項2の半導体装置であって、前記
    第2の多層金属板の平面サイズが前記第1の多層金属板
    の平面サイズよりも大きくされ、かつ、前記第1と第2
    の多層金属板のそれぞれの体積を実質的に同一としたこ
    とを特徴とする半導体装置。
JP2307991A 1991-02-18 1991-02-18 複合絶縁基板およびそれを用いた半導体装置 Pending JPH04287952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2307991A JPH04287952A (ja) 1991-02-18 1991-02-18 複合絶縁基板およびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2307991A JPH04287952A (ja) 1991-02-18 1991-02-18 複合絶縁基板およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH04287952A true JPH04287952A (ja) 1992-10-13

Family

ID=12100411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2307991A Pending JPH04287952A (ja) 1991-02-18 1991-02-18 複合絶縁基板およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH04287952A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621243A (en) * 1993-12-28 1997-04-15 Hitachi, Ltd. Semiconductor device having thermal stress resistance structure
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
KR100354462B1 (ko) * 1998-11-04 2002-09-30 가부시끼가이샤 도시바 모듈형 반도체 장치
JP2013149912A (ja) * 2012-01-23 2013-08-01 Kyocera Corp 配線基板および電子装置
JP2015070049A (ja) * 2013-09-27 2015-04-13 京セラ株式会社 回路基板および電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124555A (ja) * 1986-11-14 1988-05-28 Sumitomo Electric Ind Ltd 半導体装置用基板
JPH02117157A (ja) * 1988-10-26 1990-05-01 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124555A (ja) * 1986-11-14 1988-05-28 Sumitomo Electric Ind Ltd 半導体装置用基板
JPH02117157A (ja) * 1988-10-26 1990-05-01 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621243A (en) * 1993-12-28 1997-04-15 Hitachi, Ltd. Semiconductor device having thermal stress resistance structure
KR100354462B1 (ko) * 1998-11-04 2002-09-30 가부시끼가이샤 도시바 모듈형 반도체 장치
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
US6734535B1 (en) 1999-05-14 2004-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP2013149912A (ja) * 2012-01-23 2013-08-01 Kyocera Corp 配線基板および電子装置
JP2015070049A (ja) * 2013-09-27 2015-04-13 京セラ株式会社 回路基板および電子装置

Similar Documents

Publication Publication Date Title
US6881071B2 (en) Power semiconductor module with pressure contact means
US4340902A (en) Semiconductor device
JPH0325023B2 (ja)
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JP2016181549A (ja) ヒートシンク付きパワーモジュール用基板
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JPS6128219B2 (ja)
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2000183222A (ja) 半導体装置およびその製造方法
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JPH04287952A (ja) 複合絶縁基板およびそれを用いた半導体装置
JPH08107166A (ja) 放熱用フィン
JP3984107B2 (ja) 高周波用半導体素子収納用パッケージの製造方法
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JP3297959B2 (ja) 半導体装置
JPH104167A (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH0558569B2 (ja)
JPH08139234A (ja) 半導体装置
JP2583507B2 (ja) 半導体実装回路装置
JP3148941B2 (ja) セラミック回路基板
JP2661230B2 (ja) 混成集積回路装置
JPH08167762A (ja) 厚膜混成集積回路
JPS62247554A (ja) ピングリツドアレイパツケ−ジ基板
JP2001230338A (ja) 半導体装置