JPS62247554A - ピングリツドアレイパツケ−ジ基板 - Google Patents
ピングリツドアレイパツケ−ジ基板Info
- Publication number
- JPS62247554A JPS62247554A JP9099986A JP9099986A JPS62247554A JP S62247554 A JPS62247554 A JP S62247554A JP 9099986 A JP9099986 A JP 9099986A JP 9099986 A JP9099986 A JP 9099986A JP S62247554 A JPS62247554 A JP S62247554A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pin
- array package
- organic resin
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 239000004020 conductor Substances 0.000 claims abstract description 101
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、各種半導体素子、チップ素子等を搭載するた
めに用いられる半導体搭載用基板に関するものである。
めに用いられる半導体搭載用基板に関するものである。
本発明の外部接続用導体ピンを有する基材に、半導体素
子、チップ素子等を搭載したフィルム状配線基板を電気
的に接続し、樹脂等で封とされたピングリッドアレイパ
ッケージ基板は、半導体搭載用基板の一つであり、コシ
ピユータ−等の各種回路基板に実装して用いられる。
子、チップ素子等を搭載したフィルム状配線基板を電気
的に接続し、樹脂等で封とされたピングリッドアレイパ
ッケージ基板は、半導体搭載用基板の一つであり、コシ
ピユータ−等の各種回路基板に実装して用いられる。
（従来の技術）
従来、半導体素子のパッケージとしては、デュアルイン
ラインパッケージ、フラッ１−パッケージ、チップキャ
リア、ピングリットアレイ等があり、これらパッケージ
を構成する材質はプラスチックス及びセラミックスであ
る。これらのパッケージの中でピングリッドアレイは、
最近の高集積化された半導体素子の搭載に非常に適して
おり。
ラインパッケージ、フラッ１−パッケージ、チップキャ
リア、ピングリットアレイ等があり、これらパッケージ
を構成する材質はプラスチックス及びセラミックスであ
る。これらのパッケージの中でピングリッドアレイは、
最近の高集積化された半導体素子の搭載に非常に適して
おり。
コンピューターをはじめ各種の用途に使用されている。
このピングリッドアレイにおいては、セラミックス基板
に回路形成後、九該基板に入出力用の導体ピンｆｔ ？
を着する際、約ａＯＯ℃という比較的高温で溶融する銀
ロウを用いて基板上の回路と導体ピンを固着し、電気的
に接続していた。
に回路形成後、九該基板に入出力用の導体ピンｆｔ ？
を着する際、約ａＯＯ℃という比較的高温で溶融する銀
ロウを用いて基板上の回路と導体ピンを固着し、電気的
に接続していた。
（発明か解決しようとする問題点）
しかしながら、これらセラミックス基板から成るピング
リッドアレイは、複雑な工程を経て、回路が形成され、
さらに高価な銀ロウを用いて約８ｏｏ’ｃという比較的
高温で導体ピンを接合するためコスト高となる欠点を有
していた。また、ロウ付けの際に用いる治工具は、高温
に耐え、かつ熱変形が極めて小さい材質により形成され
ていることが要求され、さらには治工具の加工精度を非
常に高くするため治工具のコストも高価なものとなって
いた。
リッドアレイは、複雑な工程を経て、回路が形成され、
さらに高価な銀ロウを用いて約８ｏｏ’ｃという比較的
高温で導体ピンを接合するためコスト高となる欠点を有
していた。また、ロウ付けの際に用いる治工具は、高温
に耐え、かつ熱変形が極めて小さい材質により形成され
ていることが要求され、さらには治工具の加工精度を非
常に高くするため治工具のコストも高価なものとなって
いた。
本発明は、従来のセラミックス基板のピングリッドアレ
イの有する欠点を改善することを目的とし、正ｊ記特許
請求の範囲に記載のピングリッドアレイパッケージ基板
を提供することによりその目的を達成するものである。
イの有する欠点を改善することを目的とし、正ｊ記特許
請求の範囲に記載のピングリッドアレイパッケージ基板
を提供することによりその目的を達成するものである。
（問題点を解決するための手段）
以上のような問題点を解決するために、第１の発明が採
った手段は、 予め半導体素子（７）を搭載したプリント配線基板と電
気的に接続される複数の導体ピン（２）を有する有機系
樹脂基板（１）から成るピングリッドアレイパッケージ
基板において、 前記導体ピン（２）の中間部に大径部（８）が形成され
ており、この導体ピン（２）の大径部（８）が当該有機
系樹脂基板（１）中に埋設され。
った手段は、 予め半導体素子（７）を搭載したプリント配線基板と電
気的に接続される複数の導体ピン（２）を有する有機系
樹脂基板（１）から成るピングリッドアレイパッケージ
基板において、 前記導体ピン（２）の中間部に大径部（８）が形成され
ており、この導体ピン（２）の大径部（８）が当該有機
系樹脂基板（１）中に埋設され。
かつ、前記各導体ピン（２）の頂部（９）か当該有機系
樹脂基板（１）の表面から突出するように形成されてい
ることを特徴とするピングリッドアレイパッケージ基板 であり、第２の発明の採った手段は、 予め半導体素子（７）を搭載したプリント配線基板と電
気的に接続される複数の導体ピン（２）を有する有機系
樹脂基板（１）から成るピングリッドアレイパッケージ
基板において、 前記導体ピン（２）の中間部に大径部（８）が形成され
ており、この導体ピン（２）の大径部（８）が当該有機
系樹脂基板（１）中に埋設され、かつ、前記各導体ピン
（２）の頂部が当該有機樹脂基板（１）の表面と同一面
上となるように形成され、当該導体ピン（２）の頂部に
金属パンプ（１１）か形成されていることを特徴とする
ピングリッドアレイパッケージ基板 である。
樹脂基板（１）の表面から突出するように形成されてい
ることを特徴とするピングリッドアレイパッケージ基板 であり、第２の発明の採った手段は、 予め半導体素子（７）を搭載したプリント配線基板と電
気的に接続される複数の導体ピン（２）を有する有機系
樹脂基板（１）から成るピングリッドアレイパッケージ
基板において、 前記導体ピン（２）の中間部に大径部（８）が形成され
ており、この導体ピン（２）の大径部（８）が当該有機
系樹脂基板（１）中に埋設され、かつ、前記各導体ピン
（２）の頂部が当該有機樹脂基板（１）の表面と同一面
上となるように形成され、当該導体ピン（２）の頂部に
金属パンプ（１１）か形成されていることを特徴とする
ピングリッドアレイパッケージ基板 である。
（発明の作用）
本発明に係るピングリッドアレイパッケージ基板にあっ
ては、前記子役により有機系樹脂基板（１）の形成時に
導体ピン（２）が一体成型により固着されるので、その
導体ピン（２）の取り付けが簡易、迅速に成され、かつ
導体ピン（２）の中間部に形成されている大径部（８）
により、この導体ピン（２）の有機系樹脂基板（１）に
対する固着状態は強固なものとなる。
ては、前記子役により有機系樹脂基板（１）の形成時に
導体ピン（２）が一体成型により固着されるので、その
導体ピン（２）の取り付けが簡易、迅速に成され、かつ
導体ピン（２）の中間部に形成されている大径部（８）
により、この導体ピン（２）の有機系樹脂基板（１）に
対する固着状態は強固なものとなる。
そして、本発明に係る導体ピン（２）とプリント配線板
の導体回路（６）との接続は、有機系樹脂基板（１）の
表面より突出している導体ピン（２）の頂部（９）と導
体回路（６）とのはんだ接合に−より、または有機系樹
脂基板（１）の表面と同一面の導体ピン（２）の頂部上
に形成される金属バンプ（１１）と導体回路（６）との
金属バンプ接合により非常に信頼性の高いものとなる。
の導体回路（６）との接続は、有機系樹脂基板（１）の
表面より突出している導体ピン（２）の頂部（９）と導
体回路（６）とのはんだ接合に−より、または有機系樹
脂基板（１）の表面と同一面の導体ピン（２）の頂部上
に形成される金属バンプ（１１）と導体回路（６）との
金属バンプ接合により非常に信頼性の高いものとなる。
（実施例）
本発明のピングリッドアレイパッケージ基板の一実施例
を第１図の斜視図に示す。第１図において、（１）は有
機系樹脂基板（以下ベース基板と略する）であり、例え
ばエポキシ樹脂、ポリイミド樹脂、トリアジン樹脂等か
ら成る。（２）は前記ベース基板（１）に埋設された入
出力用の導体ピンである。（３）は有機系樹脂素材から
なるフィルム状配線基板であり、例えばガラスエポキシ
基板、ガラスポリイミド基板、ガラストリアジン基板、
ポリイミド基板等を用いる。（４）は前記フィルム状配
線基板（３）に形成された半導体素子搭載用開口部であ
り、（５）は導体ピン接続用開口部である。
を第１図の斜視図に示す。第１図において、（１）は有
機系樹脂基板（以下ベース基板と略する）であり、例え
ばエポキシ樹脂、ポリイミド樹脂、トリアジン樹脂等か
ら成る。（２）は前記ベース基板（１）に埋設された入
出力用の導体ピンである。（３）は有機系樹脂素材から
なるフィルム状配線基板であり、例えばガラスエポキシ
基板、ガラスポリイミド基板、ガラストリアジン基板、
ポリイミド基板等を用いる。（４）は前記フィルム状配
線基板（３）に形成された半導体素子搭載用開口部であ
り、（５）は導体ピン接続用開口部である。
それぞれの開口部（４） （５）はパンチング加工等に
より形成される。（６）は前記フィルム状配線基板（３
）表面に、前記開口部（４） （５）に導体部が露出す
るように形成された導体回路である。（７）は前記フィ
ルム状配線基板（３）に搭載された半導体素子であり、
前記導体回路（６）と熱圧着ボンディングにより接続さ
れている。
より形成される。（６）は前記フィルム状配線基板（３
）表面に、前記開口部（４） （５）に導体部が露出す
るように形成された導体回路である。（７）は前記フィ
ルム状配線基板（３）に搭載された半導体素子であり、
前記導体回路（６）と熱圧着ボンディングにより接続さ
れている。
第２図及び第３図は本発明の特徴であるベース基板（１
）とそれに埋設固着された導体ピン（２）の縦断面図で
ある。第２図において、（８）は前記導体ピン（２）の
大径部であり前記導体ピン（２）の中間部に形成される
。大径部（８）を有する導体ピン（２）は、金属線から
プレス加工されるものであり、金属線の材質としては鉄
、鉄系合金、銅、銅系合金等が好ましく１例えば４２ア
ロイ、コバール、リン青銅等がある。金属線からプレス
加工された前記導体ピン（２）表面には、金、白金、銀
、スズ、はんだ等の金属メッキを施すことにより、金属
線の腐蝕を防止することが可能であ−る。（９）は前記
導体ピン（２）の頂部であり、ベース基板（１）の半導
体素子搭載面側に突出しており、フィルム状配線基板（
３）の導体回路（６）と接続する際の位置合わせや仮止
めの役割を果たすものである。ベース基板（１）は、有
機系樹脂素材のトランスファモールド等により形成され
る。この際、治工具により導体ピン（２）をベース基板
（１）の成形型に配列固定し成型することにより、大径
部（８）はベース基板（１）に埋設され、導体ピン（２
）はベース基板（１）とＩｉ！ｉ１着される。大径部（
８）はベース基板（１）と導体ピン（２）との固着強度
を増す役割を果たすものである。（１０）は半導体素子
（７）が搭載される部分を示し、成形により凹部となる
よう形成することもできる。第３図において、（１１）
は前記導体ピン（２）の頂部に形成された金属バンプで
あり、材質としては金、はんだ等がある。導体ピン（２
）は埋設によりベース基板（Ｌ）に固着されるが、導体
ピン（２）の頂部はベース基板（１）の半導体素子搭載
面側には突出せず、同一面に形成される。そして、導体
ピン（２）の頂部に形成された金属バンプ（１１）は、
フィルム状配線基板（３）の導体回路（６）と導体ピン
（２）の電気的接続のみならず、接続する際の位置合わ
せや仮止めの役割を果たすものである。
）とそれに埋設固着された導体ピン（２）の縦断面図で
ある。第２図において、（８）は前記導体ピン（２）の
大径部であり前記導体ピン（２）の中間部に形成される
。大径部（８）を有する導体ピン（２）は、金属線から
プレス加工されるものであり、金属線の材質としては鉄
、鉄系合金、銅、銅系合金等が好ましく１例えば４２ア
ロイ、コバール、リン青銅等がある。金属線からプレス
加工された前記導体ピン（２）表面には、金、白金、銀
、スズ、はんだ等の金属メッキを施すことにより、金属
線の腐蝕を防止することが可能であ−る。（９）は前記
導体ピン（２）の頂部であり、ベース基板（１）の半導
体素子搭載面側に突出しており、フィルム状配線基板（
３）の導体回路（６）と接続する際の位置合わせや仮止
めの役割を果たすものである。ベース基板（１）は、有
機系樹脂素材のトランスファモールド等により形成され
る。この際、治工具により導体ピン（２）をベース基板
（１）の成形型に配列固定し成型することにより、大径
部（８）はベース基板（１）に埋設され、導体ピン（２
）はベース基板（１）とＩｉ！ｉ１着される。大径部（
８）はベース基板（１）と導体ピン（２）との固着強度
を増す役割を果たすものである。（１０）は半導体素子
（７）が搭載される部分を示し、成形により凹部となる
よう形成することもできる。第３図において、（１１）
は前記導体ピン（２）の頂部に形成された金属バンプで
あり、材質としては金、はんだ等がある。導体ピン（２
）は埋設によりベース基板（Ｌ）に固着されるが、導体
ピン（２）の頂部はベース基板（１）の半導体素子搭載
面側には突出せず、同一面に形成される。そして、導体
ピン（２）の頂部に形成された金属バンプ（１１）は、
フィルム状配線基板（３）の導体回路（６）と導体ピン
（２）の電気的接続のみならず、接続する際の位置合わ
せや仮止めの役割を果たすものである。
次に１本発明のピングリッドアレイパッケージ基板にお
けるベース基板（１）と、フィルム状配線基板（３）の
接続について説明する。第４図及び第５図は、ベース基
板（１）にフィルム状配線基板（３）が接続された状態
の縦断面図である。第４図において、半導体素子（７）
が搭載されたフィルム状配線基板（３）は、ベース基板
（１）に固着された導体ピン（２）の頂部に半導体素子
（７）搭載面側に突出するように形成された金属バンプ
（１１）と、各導体ピン（２）に対応するフィルム状配
線基板（３）の導体ピン接続用開口部（５）とにより整
合位置決めされ仮固定される。そして導体回路（６）の
導体ピン接続用開口部（５）の露出部に超音波、または
熱を与えることにより、導体回路（６）と金属バンプ（
１１）は電気的及び機械的に接続される。これにより、
フィルム状配線基板（３）はベース基板（１）に固着さ
れ、半導体素子（７）と各導体ピン（２）は電気的に接
続される。なＳ、金属バンプ（１１）の形成される位置
は、ベース基板（１）に固着された導体ピン（２）の頂
部のみに限られるものではなく、各導体ピン（２）に対
応するように導体回路（６）の導体ピン（２）接合面側
に突出するように形成してもよい、この場合も、半導体
素子（７）が搭載されたフィルム状配線基板（３）は導
体回路（５）に形成された金属バンプと、各導体ピン（
２）に対応するフィルム状配線基板（３）の導体ピン接
続用開口部（５）とにより整合位置決めされ仮固定され
る。第５図において、半導体素子（７）が搭載されたフ
ィルム状配線基板（３）は、各導体ピン（２）に対応す
る位置に導体ピン接続用開口部（５）が形成され。
けるベース基板（１）と、フィルム状配線基板（３）の
接続について説明する。第４図及び第５図は、ベース基
板（１）にフィルム状配線基板（３）が接続された状態
の縦断面図である。第４図において、半導体素子（７）
が搭載されたフィルム状配線基板（３）は、ベース基板
（１）に固着された導体ピン（２）の頂部に半導体素子
（７）搭載面側に突出するように形成された金属バンプ
（１１）と、各導体ピン（２）に対応するフィルム状配
線基板（３）の導体ピン接続用開口部（５）とにより整
合位置決めされ仮固定される。そして導体回路（６）の
導体ピン接続用開口部（５）の露出部に超音波、または
熱を与えることにより、導体回路（６）と金属バンプ（
１１）は電気的及び機械的に接続される。これにより、
フィルム状配線基板（３）はベース基板（１）に固着さ
れ、半導体素子（７）と各導体ピン（２）は電気的に接
続される。なＳ、金属バンプ（１１）の形成される位置
は、ベース基板（１）に固着された導体ピン（２）の頂
部のみに限られるものではなく、各導体ピン（２）に対
応するように導体回路（６）の導体ピン（２）接合面側
に突出するように形成してもよい、この場合も、半導体
素子（７）が搭載されたフィルム状配線基板（３）は導
体回路（５）に形成された金属バンプと、各導体ピン（
２）に対応するフィルム状配線基板（３）の導体ピン接
続用開口部（５）とにより整合位置決めされ仮固定され
る。第５図において、半導体素子（７）が搭載されたフ
ィルム状配線基板（３）は、各導体ピン（２）に対応す
る位置に導体ピン接続用開口部（５）が形成され。
導体ピン接続用開口部（５）の周囲にも半導体素子（７
）と接続する導体回路（６）が形成されている。
）と接続する導体回路（６）が形成されている。
前記フィルム状配線基板（３）は、ベース基板（１）に
埋設固着された導体ピン（２）の半導体素子（７）搭載
面側に突出した頂部（９）と半導体ピン接続用開口部（
５）により、整合位置決めされ仮固定される。そして導
体回路（６）と頂部（９）は、はんだ（１２）により接
続され、フィルム状配線基板（３）はベース基板（１）
に固着され、半導体素子（７）と各導体ピン（２）は電
気的に接続される。このようにして接続された導体ピン
（２）と導体回路（６）の導通性、及び接続信頼性は非
常に高く、また導体ピン（２）はベース基板（１）に確
実に固着されているため、振動や衝撃によって脱落した
り、接合が緩んだりすることはない、なお、ここでいう
はんだ（１２）による接続は、仮固定の後、別途用意し
たはんだ（１２）により行なうもののみをいうのではな
く、はんだ（１２）により形成される金属バンプな予め
各導体ピン（２）の頂部、または各導体ピン（２）に対
応するように導体回路（６）の導体ピン（２）接合面側
に突出するように設けて接続を行なうものをも含んでい
る。
埋設固着された導体ピン（２）の半導体素子（７）搭載
面側に突出した頂部（９）と半導体ピン接続用開口部（
５）により、整合位置決めされ仮固定される。そして導
体回路（６）と頂部（９）は、はんだ（１２）により接
続され、フィルム状配線基板（３）はベース基板（１）
に固着され、半導体素子（７）と各導体ピン（２）は電
気的に接続される。このようにして接続された導体ピン
（２）と導体回路（６）の導通性、及び接続信頼性は非
常に高く、また導体ピン（２）はベース基板（１）に確
実に固着されているため、振動や衝撃によって脱落した
り、接合が緩んだりすることはない、なお、ここでいう
はんだ（１２）による接続は、仮固定の後、別途用意し
たはんだ（１２）により行なうもののみをいうのではな
く、はんだ（１２）により形成される金属バンプな予め
各導体ピン（２）の頂部、または各導体ピン（２）に対
応するように導体回路（６）の導体ピン（２）接合面側
に突出するように設けて接続を行なうものをも含んでい
る。
第６図は本発明の特徴の一つである金属、またはセラミ
ックスの板を装着した状態のピングリッドアレイパッケ
ージ基板の縦断面図である。第６図において、 （ｉ３
）は放熱板であり、（１４）は前記放熱板（１３）の周
囲に形成された凸部であり材質としては金属、セラミッ
クス等の熱放散性の高いものが好ましい。放熱板（１３
）は半導体素子（７）の一部に当接し、かつその反対面
は外表面に露出するように凸部（１４）がベース基板（
１）に埋め込まれている。放熱板（１３）はベース基板
（１）の形成の際、治工具によって導体ピン（２）と共
に一体成型することにより、ベース基板（１）中に埋設
される。凸部（１４）は放熱板（１コ）とベース基板（
１）との固着強度を増す役割を果たすもので、固着後、
振動や衝撃によって放熱板（１３）が脱落したり、固着
か緩んだりすることを防ぐ。このように放熱板（１３）
が装着されたピングリッドアレイパッケージ基板は、格
段に熱放散性が向上し、セラミックス基板とほぼ同等の
熱放散性となり、高出力、火消！電力の半導体素子（７
）の搭載に適合する。
ックスの板を装着した状態のピングリッドアレイパッケ
ージ基板の縦断面図である。第６図において、 （ｉ３
）は放熱板であり、（１４）は前記放熱板（１３）の周
囲に形成された凸部であり材質としては金属、セラミッ
クス等の熱放散性の高いものが好ましい。放熱板（１３
）は半導体素子（７）の一部に当接し、かつその反対面
は外表面に露出するように凸部（１４）がベース基板（
１）に埋め込まれている。放熱板（１３）はベース基板
（１）の形成の際、治工具によって導体ピン（２）と共
に一体成型することにより、ベース基板（１）中に埋設
される。凸部（１４）は放熱板（１コ）とベース基板（
１）との固着強度を増す役割を果たすもので、固着後、
振動や衝撃によって放熱板（１３）が脱落したり、固着
か緩んだりすることを防ぐ。このように放熱板（１３）
が装着されたピングリッドアレイパッケージ基板は、格
段に熱放散性が向上し、セラミックス基板とほぼ同等の
熱放散性となり、高出力、火消！電力の半導体素子（７
）の搭載に適合する。
第７図は、本発明に係るピングリッドアレイパッケージ
基板に樹脂封止した状態の当該基板の縦断面図である。
基板に樹脂封止した状態の当該基板の縦断面図である。
第７図において、 （１５）は封止用樹脂である。ベー
ス基板（１）にフィルム状配線基板（３）を接続した、
ピングリッドアレイパッケージ基板の入出力用導体ピン
（２）の突出する面、すなわちマザーボード実装面以外
の全面について、トランスファモールド、またはキャス
ティングにより封止する。これによりベース基板（１）
とフィルム状配線基板（３）は完全に固着され、搭載さ
れた半導体素子（７）を外界雰囲気と完全に遮断するこ
とかでき、高耐水性のピングリッドアレイ−パッケージ
基板を得ることができる。
ス基板（１）にフィルム状配線基板（３）を接続した、
ピングリッドアレイパッケージ基板の入出力用導体ピン
（２）の突出する面、すなわちマザーボード実装面以外
の全面について、トランスファモールド、またはキャス
ティングにより封止する。これによりベース基板（１）
とフィルム状配線基板（３）は完全に固着され、搭載さ
れた半導体素子（７）を外界雰囲気と完全に遮断するこ
とかでき、高耐水性のピングリッドアレイ−パッケージ
基板を得ることができる。
（発明の効果）
以上のように、本発明によればエポキシ樹脂等の右機系
樹脂のベース基板形成時に、導体ピンが一体成型による
極めて簡便な方法で固着されるため、簡易、迅速かつ強
固に導体ピンをベース基板に取り付けることができ、ま
た導体ピンとフィルム状配線基板の導体回路との接続を
、金属バンプ、あるいははんだ接合により電気的に非常
に信頼性の高いものとすることができる。また、ベース
基板は成型法により形成されるため、多ピン化、放熱構
造への対応が簡易である。このように信頼性が極めて高
く、かつ安価なピングリッドアレイパッケージ基板を提
供することができる。
樹脂のベース基板形成時に、導体ピンが一体成型による
極めて簡便な方法で固着されるため、簡易、迅速かつ強
固に導体ピンをベース基板に取り付けることができ、ま
た導体ピンとフィルム状配線基板の導体回路との接続を
、金属バンプ、あるいははんだ接合により電気的に非常
に信頼性の高いものとすることができる。また、ベース
基板は成型法により形成されるため、多ピン化、放熱構
造への対応が簡易である。このように信頼性が極めて高
く、かつ安価なピングリッドアレイパッケージ基板を提
供することができる。
第１図は本発明に係るピングリッドアレイパッケージ基
板の斜視図、第２図はベース基板に導体ピンが埋設固着
された状態の縦断面図、第３図はベース基板に埋設固着
された導体ピンの頂部に金属バンプが形成された状態の
縦断面図、第４図及び：ｊ１１５図はフィルム状配線基
板とベース基板の接続方法の一例を示す縦断面図、第６
図は放熱構造によるピングリッドアレイパッケージ基板
の縦断面図、第７図はピングリッドアレイパッケージ基
板に樹脂封止した状態の縦断面図である。 符号の説明 ■・・・ベース基板 ２・・・導体ピン３・・・フィ
ルム状配線基板 ４・・・半導体素子搭載用開口部 ５・・・導体ピン接続用開口部 ６・・・導体回路 ７・・・半導体素子８・・・
大径部 ９・・・頂部ｌＯ・・・凹部
１１−・・金属バンプ１２−・・はんだ
１３・・・放熱板１４−・・凸部 １５−・
・封止用樹脂第７１２′Ｉ 第１図 第２図 第３図 第４図 第５図 第６ｒＸＪ
板の斜視図、第２図はベース基板に導体ピンが埋設固着
された状態の縦断面図、第３図はベース基板に埋設固着
された導体ピンの頂部に金属バンプが形成された状態の
縦断面図、第４図及び：ｊ１１５図はフィルム状配線基
板とベース基板の接続方法の一例を示す縦断面図、第６
図は放熱構造によるピングリッドアレイパッケージ基板
の縦断面図、第７図はピングリッドアレイパッケージ基
板に樹脂封止した状態の縦断面図である。 符号の説明 ■・・・ベース基板 ２・・・導体ピン３・・・フィ
ルム状配線基板 ４・・・半導体素子搭載用開口部 ５・・・導体ピン接続用開口部 ６・・・導体回路 ７・・・半導体素子８・・・
大径部 ９・・・頂部ｌＯ・・・凹部
１１−・・金属バンプ１２−・・はんだ
１３・・・放熱板１４−・・凸部 １５−・
・封止用樹脂第７１２′Ｉ 第１図 第２図 第３図 第４図 第５図 第６ｒＸＪ
Claims (1)
- 【特許請求の範囲】 １）予め半導体素子を搭載したプリント配線基板と電気
的に接続される複数の導体ピンを有する有機系樹脂基板
から成るピングリッドアレイパッケージ基板において、 前記導体ピンの中間部に大径部が形成されており、この
導体ピンの大径部が当該有機系樹脂基板中に埋設され、 かつ、前記各導体ピンの頂部が当該有機系樹脂基板の表
面から突出するように形成されていることを特徴とする
ピングリッドアレイパッケージ基板。 ２）予め半導体素子を搭載したプリント配線基板と電気
的に接続される複数の導体ピンを有する有機系樹脂基板
から成るピングリッドアレイパッケージ基板において、 前記導体ピンの中間部に大径部が形成されており、この
導体ピンの大径部が当該有機系樹脂基板中に埋設され、 かつ、前記各導体ピンの頂部が当該有機系樹脂基板の表
面と同一面上になるように形成され、当該導体ピンの頂
部に金属バンプが形成されていることを特徴とするピン
グリッドアレイパッケージ基板。 ３）前記予め半導体素子を搭載したプリント配線基板は
、前記各導体ピンに対応する位置に金属バンプが形成さ
れていることを特徴とする特許請求の範囲第１項または
第２項記載のピングリッドアレイパッケージ基板。 ４）前記予め半導体素子を搭載したプリント配線基板と
前記各導体ピンの頂部が、はんだ接合されていることを
特徴とする特許請求の範囲第１項記載のピングリッドア
レイパッケージ基板。 ５）前記半導体素子の一部に当接するように周囲に凸部
を有する金属板またはセラミックス板が前記有機系樹脂
基板中に埋設され、かつ前記金属板またはセラミックス
板の一部が外表面に露出するようにしたことを特徴とす
る特許請求の範囲第１項または第２項記載のピングリッ
ドアレイパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9099986A JPS62247554A (ja) | 1986-04-18 | 1986-04-18 | ピングリツドアレイパツケ−ジ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9099986A JPS62247554A (ja) | 1986-04-18 | 1986-04-18 | ピングリツドアレイパツケ−ジ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62247554A true JPS62247554A (ja) | 1987-10-28 |
Family
ID=14014193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9099986A Pending JPS62247554A (ja) | 1986-04-18 | 1986-04-18 | ピングリツドアレイパツケ−ジ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62247554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093282A (en) * | 1988-04-13 | 1992-03-03 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device having lead pins and a metal shell |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040718A (ja) * | 1973-05-17 | 1975-04-14 | ||
| JPS5982757A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | 半導体用ステムおよびその製造方法 |
| JPS6113938B2 (ja) * | 1980-07-23 | 1986-04-16 | Honda Motor Co Ltd |
-
1986
- 1986-04-18 JP JP9099986A patent/JPS62247554A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040718A (ja) * | 1973-05-17 | 1975-04-14 | ||
| JPS6113938B2 (ja) * | 1980-07-23 | 1986-04-16 | Honda Motor Co Ltd | |
| JPS5982757A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | 半導体用ステムおよびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093282A (en) * | 1988-04-13 | 1992-03-03 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device having lead pins and a metal shell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734552B2 (en) | Enhanced thermal dissipation integrated circuit package | |
| KR0141067B1 (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| US5241133A (en) | Leadless pad array chip carrier | |
| US7015072B2 (en) | Method of manufacturing an enhanced thermal dissipation integrated circuit package | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3168253B2 (ja) | プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ | |
| US5843808A (en) | Structure and method for automated assembly of a tab grid array package | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US20040046241A1 (en) | Method of manufacturing enhanced thermal dissipation integrated circuit package | |
| US8330264B2 (en) | Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR20010105415A (ko) | 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법 | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JPS62247554A (ja) | ピングリツドアレイパツケ−ジ基板 | |
| JPS62247555A (ja) | 半導体素子搭載ピングリットアレイパッケージ基板の製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH0331086Y2 (ja) | ||
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH1041430A (ja) | 半導体パッケージ | |
| JP2000252376A (ja) | 集積回路チップ搭載基板ユニットフレーム |