JPS5982757A - 半導体用ステムおよびその製造方法 - Google Patents
半導体用ステムおよびその製造方法Info
- Publication number
- JPS5982757A JPS5982757A JP19367382A JP19367382A JPS5982757A JP S5982757 A JPS5982757 A JP S5982757A JP 19367382 A JP19367382 A JP 19367382A JP 19367382 A JP19367382 A JP 19367382A JP S5982757 A JPS5982757 A JP S5982757A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- printed wiring
- solder
- hole
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体用ステムおよびその製造方法に係り、特
に、そのリード用ビンの固定構造の改良に関する。
に、そのリード用ビンの固定構造の改良に関する。
まず、従来の半導体用ステムおよびその製造方法を第１
図により説明する。
図により説明する。
最初に、ガラスエポキシ基材両面銅張積層板を用いて第
１図Ａに示すような印刷配線基板ｌを形成し、この印刷
配線基板ｌの端子部パターンコ。
１図Ａに示すような印刷配線基板ｌを形成し、この印刷
配線基板ｌの端子部パターンコ。
コ・・・上に、第１図Ｂに示すリード用ビン３（本実施
例においてはダブルネイルビン）用の孔ｑ、グ・・・を
穿設する。この孔グの内径はビン３の外径より約ｏ、ｉ
ｗｂ大きくされており、また、ビン３のヘッド３ａの外
径は孔弘の内径より約θ、ｌ〜ｏ、ａ ｍ大きくされて
いる。
例においてはダブルネイルビン）用の孔ｑ、グ・・・を
穿設する。この孔グの内径はビン３の外径より約ｏ、ｉ
ｗｂ大きくされており、また、ビン３のヘッド３ａの外
径は孔弘の内径より約θ、ｌ〜ｏ、ａ ｍ大きくされて
いる。
つぎに、ヘッディング加工した上でニッケルめっきおよ
び錫めっきを施してなる前記リード用ビン３を、第１図
Ｂに示すように、印刷配線基板／の孔４１に打込んで、
前記端子部パターンコにビン３を接続して半導体用ステ
ムが完成する。
び錫めっきを施してなる前記リード用ビン３を、第１図
Ｂに示すように、印刷配線基板／の孔４１に打込んで、
前記端子部パターンコにビン３を接続して半導体用ステ
ムが完成する。
そして、第１図Ｃに示すように、印刷配線基板ｌに光半
導体素子（Ｌ］！８Ｄ）ｒ、ｒ・・・を搭載し、この印
刷配線基板ｌを、反射板乙の配設されたケース７内に収
納し、この基板／を封止樹脂ｇによりシールすることに
より光半導体装置となる。
導体素子（Ｌ］！８Ｄ）ｒ、ｒ・・・を搭載し、この印
刷配線基板ｌを、反射板乙の配設されたケース７内に収
納し、この基板／を封止樹脂ｇによりシールすることに
より光半導体装置となる。
前述したように、印刷配線基板／の基材としては主とし
てガラスエポキシ樹脂が使用されているため、この基板
ｌの孔ｑにリード用ピン３を打込む際に孔ダの形状が崩
れることがあり、また、場合によっては孔９の周壁およ
びピン３間に空洞が生じ１強度の落ちる場合がある。
てガラスエポキシ樹脂が使用されているため、この基板
ｌの孔ｑにリード用ピン３を打込む際に孔ダの形状が崩
れることがあり、また、場合によっては孔９の周壁およ
びピン３間に空洞が生じ１強度の落ちる場合がある。
したがって、リード用ビン３は、印刷配線基板ｌの孔ダ
への打込み方向に対しては抜けにくいが、反打込み方向
に対しては、封止樹脂により抜は止めされてはいるもの
の比較的抜けやすく、このため端子部パターンコとリー
ド用ビン３との導通が損なわれるおそれがあった。
への打込み方向に対しては抜けにくいが、反打込み方向
に対しては、封止樹脂により抜は止めされてはいるもの
の比較的抜けやすく、このため端子部パターンコとリー
ド用ビン３との導通が損なわれるおそれがあった。
本発明は、前述した従来のものにおける欠点を除去し、
リード用ピンが印刷配線基板から抜けないようにした半
導体用ステムと、このステムを簡単で安価に製造できる
半導体ステムの製造方法を提供することを目的とする。
リード用ピンが印刷配線基板から抜けないようにした半
導体用ステムと、このステムを簡単で安価に製造できる
半導体ステムの製造方法を提供することを目的とする。
前述した目的は、本発明の半導体用ステムによれば、基
板の孔に対するビンの打込み方向出側の基端部に円錐形
状に半田付けしたことにより達成され、また、本発明の
半導体ステムの製造方法によれば、印刷配線基板の複数
の孔にそれぞれリード用ビンを打込み、基板の孔に対す
るビンの打込み方向出側の基端部に超音波半田装置によ
り円錐状に半田付けしたことにより達成される。
板の孔に対するビンの打込み方向出側の基端部に円錐形
状に半田付けしたことにより達成され、また、本発明の
半導体ステムの製造方法によれば、印刷配線基板の複数
の孔にそれぞれリード用ビンを打込み、基板の孔に対す
るビンの打込み方向出側の基端部に超音波半田装置によ
り円錐状に半田付けしたことにより達成される。
以下、本発明を図面に示す実施例により説明する。
第２図は本発明の第１実施例を示すものであり、ガラス
エポキシ両面銅張積層板を用いて第２図Ａに示すような
印刷配線基板／を形成し、この印刷配線基板／の端子部
パターンコ、コ・・・上に、リード用ビン３月の孔り、
り・・・をＮＣドリリング機により穿設する。この孔ｑ
の内径はθ、！；”−０，６ｗＬが望ましい。
エポキシ両面銅張積層板を用いて第２図Ａに示すような
印刷配線基板／を形成し、この印刷配線基板／の端子部
パターンコ、コ・・・上に、リード用ビン３月の孔り、
り・・・をＮＣドリリング機により穿設する。この孔ｑ
の内径はθ、！；”−０，６ｗＬが望ましい。
一方、第一図Ｂに示すようなヘッディング加工した上で
／μμ程度ニッケルめっきおよびｓ −ｉ。
／μμ程度ニッケルめっきおよびｓ −ｉ。
μ程度の錫めっきを施してなるリード用ピン（ダブルネ
ールビン）３の先端を治具（図示せず）により印刷配線
基板／の孔ｑ内に挿入し、その後、前記ビン３をその軸
線方向に孔ｑ内に打込む。しかるに、ビン３の外径は孔
ｑの内径より約７語小さくされ、また、ビン３のヘッド
３ａ、３ｂの外径はＪｌｑの内径より約Ｏ，ＯＳ〜ｏ、
ｉ ｗｎ大きくされているので、ビン３のヘッド３ｂは
印刷配線基板／を変形させるようにして基板ｌの孔を内
に挿入されてビン３の固定を強固にするとともに、ビン
３のヘッド３ａが印刷配線基板ｌの端子部パターンコに
安定的に接触する。
ールビン）３の先端を治具（図示せず）により印刷配線
基板／の孔ｑ内に挿入し、その後、前記ビン３をその軸
線方向に孔ｑ内に打込む。しかるに、ビン３の外径は孔
ｑの内径より約７語小さくされ、また、ビン３のヘッド
３ａ、３ｂの外径はＪｌｑの内径より約Ｏ，ＯＳ〜ｏ、
ｉ ｗｎ大きくされているので、ビン３のヘッド３ｂは
印刷配線基板／を変形させるようにして基板ｌの孔を内
に挿入されてビン３の固定を強固にするとともに、ビン
３のヘッド３ａが印刷配線基板ｌの端子部パターンコに
安定的に接触する。
つぎに、リード用ビン３０打込み方向出側の基端部に、
第２図Ｂ、Ｏに示すような円錐形状の半田デを溶着する
ために、超音波半田槽（図示せず）（ｓ）
＾１Ｊ内にビン３の突出部分３Ｃを浸漬
する。この半田槽々内の半田の温度をｎｏ ％ ａｂｏ
’Ｃとし、浸漬時間を５〜１０秒とし、さらに、ビン
３の突出部分３Ｃの半田液面からの引上げ方向を正確に
ビン３の軸線方向とすれば、前述した円錐形状の半田９
がビン３の打込み方向出側の基端部に溶着される。
第２図Ｂ、Ｏに示すような円錐形状の半田デを溶着する
ために、超音波半田槽（図示せず）（ｓ）
＾１Ｊ内にビン３の突出部分３Ｃを浸漬
する。この半田槽々内の半田の温度をｎｏ ％ ａｂｏ
’Ｃとし、浸漬時間を５〜１０秒とし、さらに、ビン
３の突出部分３Ｃの半田液面からの引上げ方向を正確に
ビン３の軸線方向とすれば、前述した円錐形状の半田９
がビン３の打込み方向出側の基端部に溶着される。
なお、良好な半田デの形状と印刷配線基板／の良好な半
田デの濡れ性を得るためには、半田デの溶着される印刷
配線基板ｌの表面に孔グの３倍程度の直径の銅箱ランド
を張設しておくことが望ましい。
田デの濡れ性を得るためには、半田デの溶着される印刷
配線基板ｌの表面に孔グの３倍程度の直径の銅箱ランド
を張設しておくことが望ましい。
このようにして形成された半導体用ステムの印刷配線基
板ｌに、第一図りに示すように、光半導体素子Ｓを搭載
し、この印刷配線基板ｌを、反射＠６の配設されたケー
ス７内に収納すれば光半導体装置となる。
板ｌに、第一図りに示すように、光半導体素子Ｓを搭載
し、この印刷配線基板ｌを、反射＠６の配設されたケー
ス７内に収納すれば光半導体装置となる。
前述した超音波半田装置により半田９を溶着する方法に
よれば、フラックスを使用しないで半田付けできるため
、印刷配線基板ｌの半田付は後の洗浄工程が不要で、し
かも配線基板ｌを半田付け（６） 作業で汚すことがない。
よれば、フラックスを使用しないで半田付けできるため
、印刷配線基板ｌの半田付は後の洗浄工程が不要で、し
かも配線基板ｌを半田付け（６） 作業で汚すことがない。
１なわち、光半導体用配線基板ｌは、パターンを形成し
た後、光半導体素子、ＳＹボンデングして搭載するため
に、金または銀といった賞金属めっきを施されるが、こ
の基板／に前述したようにリード用ビン３を拐込み、半
田付けをする場合、めっき面を汚してしまうと本来のボ
ンディング性が損々われるので、できるたけめっき処理
が完了したままの状態でホンティング工程に入ることか
望まれる。
た後、光半導体素子、ＳＹボンデングして搭載するため
に、金または銀といった賞金属めっきを施されるが、こ
の基板／に前述したようにリード用ビン３を拐込み、半
田付けをする場合、めっき面を汚してしまうと本来のボ
ンディング性が損々われるので、できるたけめっき処理
が完了したままの状態でホンティング工程に入ることか
望まれる。
象、３図に示てような内部にフラッ〜クス／ｌを収納し
た半田ドツトＩＯまたはフラックスを塗布した半田ドツ
トを用いて半田付けした実験結果は下記の通りである。
た半田ドツトＩＯまたはフラックスを塗布した半田ドツ
トを用いて半田付けした実験結果は下記の通りである。
半田の形状は良好で強度も十分得られた力瓢半田伺り後
のフラックス洗浄を完全には行なえず、残量がボンディ
ング性を損なう結果となった。また、加熱時間／ｓｏ
’ＣＸ 、７時間では基板／が黄変する。なお、第３図
の半田ドツトｌＯ乞使用した場合は、半田伺は後にフラ
ックス洗浄を施さなければ、ボンティング性を損なうお
それはない。
のフラックス洗浄を完全には行なえず、残量がボンディ
ング性を損なう結果となった。また、加熱時間／ｓｏ
’ＣＸ 、７時間では基板／が黄変する。なお、第３図
の半田ドツトｌＯ乞使用した場合は、半田伺は後にフラ
ックス洗浄を施さなければ、ボンティング性を損なうお
それはない。
つぎに、印刷配線基板／からのリード用ピン３の抜は強
度であるが、ビン３の打込み方向については、半田？な
しでも最低が外水は確保できる。
度であるが、ビン３の打込み方向については、半田？な
しでも最低が外水は確保できる。
一方、反打込み方向については、半田付けだけによる強
度はｌｊ〜”／／ 本であることが実験の結果判明した
。また、半田付けなしの場合の反打込み方向の強度はば
らつきが大きく約ｕ、５−／；ｌＫ９で、平均値は５〜
６にりとなる。したがって、前述した半田９を溶着した
ものにおいては、反打込み方向の強度は最低ｇ ＫＦ
／ 、 本Ｙ確保でき、半田付けにより反打込み方向の
強度を少なくともＪ４！□／本向上させることができた
。
度はｌｊ〜”／／ 本であることが実験の結果判明した
。また、半田付けなしの場合の反打込み方向の強度はば
らつきが大きく約ｕ、５−／；ｌＫ９で、平均値は５〜
６にりとなる。したがって、前述した半田９を溶着した
ものにおいては、反打込み方向の強度は最低ｇ ＫＦ
／ 、 本Ｙ確保でき、半田付けにより反打込み方向の
強度を少なくともＪ４！□／本向上させることができた
。
第９図は本発明の第コ実施例を示すものであり、リード
用ピン３のヘッド３ａ側にも半田／コを溶着したもので
ある。
用ピン３のヘッド３ａ側にも半田／コを溶着したもので
ある。
このような構成によれば、反打込み方向のビン３の抜は
強度がさらに増すとともに、ビン３と端子部パターン２
との接続の信頼性も向上する。
強度がさらに増すとともに、ビン３と端子部パターン２
との接続の信頼性も向上する。
第Ｓ図は本発明の第３実施例を示すものであり、印刷配
線基板／の表面パターン１３および裏面パターン／４’
をリード用ピン３により導通するようにしたものである
。
線基板／の表面パターン１３および裏面パターン／４’
をリード用ピン３により導通するようにしたものである
。
以上説明したように、本発明に係る半導体用ステムは、
前記基板の孔に対するビンの打込み方向比１ｆｔ１１の
基端部に円錐形状に半７田付けしたので、ビンの反打込
み方向の抜は強ルが大きくカリ、したがって、半導体装
置と形成する場合でも従来のもののような封止樹脂を必
要とされず、安価に製造できる。
前記基板の孔に対するビンの打込み方向比１ｆｔ１１の
基端部に円錐形状に半７田付けしたので、ビンの反打込
み方向の抜は強ルが大きくカリ、したがって、半導体装
置と形成する場合でも従来のもののような封止樹脂を必
要とされず、安価に製造できる。
また、本発明に係る半導体用ステムの製造方法は、印刷
配線基板の複数の孔にそれぞれリード用ピンを打込与、
基板の孔に対するビンの打込み方向出側の基端部に超音
波半田装置により円錐状に半田伺けしたので、フラック
スを用いずに半田付けでき、したがって、印刷配線基板
の半田付は後の洗浄工程が不要で、しかも配線基板を半
田付は作業で汚すことがない。
配線基板の複数の孔にそれぞれリード用ピンを打込与、
基板の孔に対するビンの打込み方向出側の基端部に超音
波半田装置により円錐状に半田伺けしたので、フラック
スを用いずに半田付けでき、したがって、印刷配線基板
の半田付は後の洗浄工程が不要で、しかも配線基板を半
田付は作業で汚すことがない。
２１図Ａは印刷配線基板の要部の平面図、第１図Ｂは従
来の半導体用ステムの要部の縦断面図、第１図Ｃは第１
図Ｂの半導体用ステムを組込んだ光半導体装置の縦断面
図、第２図Ａは印刷配給基板の要部の平面図、第一図Ｂ
は本発明に係る半導体用ステムの実施例を示す縦断面図
、枦コ図Ｃは第：コ図Ｂの底面図、第２図りは第コ図Ｂ
、Ｃの半導体用ステムを組込んだ光半導体装置の縦断面
図、第３図は半田ドツトの一例を示す縦断面図、第ｑ図
Ａは印刷配線基板の要部の平面図、第ｑ図Ｂは本発明の
他の実施例を示す縦断面図、第ｑ図Ｃは第ｑ図Ｂの他の
方向の断面図、第Ｓ図は本発明のさらに他の実施例を示
す縦断面図である。 ／・・印刷配線基板、コ・・端子部パターン、ダ・・孔
、７ ケース、ざ・・・封止樹脂、？、７．２・・・半
田。 出願人代理人 猪 股 清贋 １ 図 沼４ ｍ 鱈５ 図
来の半導体用ステムの要部の縦断面図、第１図Ｃは第１
図Ｂの半導体用ステムを組込んだ光半導体装置の縦断面
図、第２図Ａは印刷配給基板の要部の平面図、第一図Ｂ
は本発明に係る半導体用ステムの実施例を示す縦断面図
、枦コ図Ｃは第：コ図Ｂの底面図、第２図りは第コ図Ｂ
、Ｃの半導体用ステムを組込んだ光半導体装置の縦断面
図、第３図は半田ドツトの一例を示す縦断面図、第ｑ図
Ａは印刷配線基板の要部の平面図、第ｑ図Ｂは本発明の
他の実施例を示す縦断面図、第ｑ図Ｃは第ｑ図Ｂの他の
方向の断面図、第Ｓ図は本発明のさらに他の実施例を示
す縦断面図である。 ／・・印刷配線基板、コ・・端子部パターン、ダ・・孔
、７ ケース、ざ・・・封止樹脂、？、７．２・・・半
田。 出願人代理人 猪 股 清贋 １ 図 沼４ ｍ 鱈５ 図
Claims (1)
- 【特許請求の範囲】 ｌ）印刷配線基板と、この印刷配線基板の複数個の孔に
打込まれ基板上のパターンと接続される複数本のリード
用ビンとを有する半導体用ステムにおいて、前記基板の
孔に対するビンの打込み方向出側の基端部に円錐形状に
半田付けしたことを特徴とする半導体用ステム。 ：１）印刷配線基板の複数の孔にそれぞれリード用ビン
を打込み、基板の孔に対するビンの打込み方向出側の基
端部に超音波半田装置により円錐状に半田利けしたこと
を特徴とする半導体用ステムの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19367382A JPS5982757A (ja) | 1982-11-04 | 1982-11-04 | 半導体用ステムおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19367382A JPS5982757A (ja) | 1982-11-04 | 1982-11-04 | 半導体用ステムおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5982757A true JPS5982757A (ja) | 1984-05-12 |
Family
ID=16311875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19367382A Pending JPS5982757A (ja) | 1982-11-04 | 1982-11-04 | 半導体用ステムおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982757A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
| JPS614456U (ja) * | 1984-06-13 | 1986-01-11 | イビデン株式会社 | プラグインパツケ−ジ基板 |
| JPS6113938U (ja) * | 1984-06-30 | 1986-01-27 | イビデン株式会社 | プラグインパツケ−ジ基板 |
| JPS6292352A (ja) * | 1985-10-17 | 1987-04-27 | Tanaka Denshi Kogyo Kk | チツプオンボ−ドのリ−ドピン |
| JPS6292353A (ja) * | 1985-10-17 | 1987-04-27 | Tanaka Denshi Kogyo Kk | チツプオンボ−ドのリ−ドピン |
| JPS62130544A (ja) * | 1985-11-30 | 1987-06-12 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPS62247554A (ja) * | 1986-04-18 | 1987-10-28 | Ibiden Co Ltd | ピングリツドアレイパツケ−ジ基板 |
| JPS62247555A (ja) * | 1986-04-18 | 1987-10-28 | Ibiden Co Ltd | 半導体素子搭載ピングリットアレイパッケージ基板の製造方法 |
| JPH0195097U (ja) * | 1987-12-16 | 1989-06-22 | ||
| JP2007522684A (ja) * | 2004-02-11 | 2007-08-09 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 印刷回路板の開口へ圧入するための導電性接触ピンを持つ電気部品 |
-
1982
- 1982-11-04 JP JP19367382A patent/JPS5982757A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
| JPH0478015B2 (ja) * | 1984-05-16 | 1992-12-10 | Hitachi Maikon Shisutemu Kk | |
| JPH0442940Y2 (ja) * | 1984-06-13 | 1992-10-12 | ||
| JPS614456U (ja) * | 1984-06-13 | 1986-01-11 | イビデン株式会社 | プラグインパツケ−ジ基板 |
| JPS6113938U (ja) * | 1984-06-30 | 1986-01-27 | イビデン株式会社 | プラグインパツケ−ジ基板 |
| JPH0447965Y2 (ja) * | 1984-06-30 | 1992-11-12 | ||
| JPS6292352A (ja) * | 1985-10-17 | 1987-04-27 | Tanaka Denshi Kogyo Kk | チツプオンボ−ドのリ−ドピン |
| JPS6292353A (ja) * | 1985-10-17 | 1987-04-27 | Tanaka Denshi Kogyo Kk | チツプオンボ−ドのリ−ドピン |
| JPS62130544A (ja) * | 1985-11-30 | 1987-06-12 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH058865B2 (ja) * | 1985-11-30 | 1993-02-03 | Ibiden Co Ltd | |
| JPS62247555A (ja) * | 1986-04-18 | 1987-10-28 | Ibiden Co Ltd | 半導体素子搭載ピングリットアレイパッケージ基板の製造方法 |
| JPS62247554A (ja) * | 1986-04-18 | 1987-10-28 | Ibiden Co Ltd | ピングリツドアレイパツケ−ジ基板 |
| JPH0582978B2 (ja) * | 1986-04-18 | 1993-11-24 | Ibiden Co Ltd | |
| JPH0195097U (ja) * | 1987-12-16 | 1989-06-22 | ||
| JP2007522684A (ja) * | 2004-02-11 | 2007-08-09 | コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング | 印刷回路板の開口へ圧入するための導電性接触ピンを持つ電気部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446406B2 (en) | Circuit device and manufacturing method thereof | |
| US5314606A (en) | Leadless ceramic package with improved solderabilty | |
| US5837154A (en) | Method of manufacturing double-sided circuit tape carrier | |
| US20100071944A1 (en) | Chip capacitor embedded pwb | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| JPH06232561A (ja) | 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ | |
| US5645707A (en) | Bonding method for chip-type electronic parts | |
| JPS5982757A (ja) | 半導体用ステムおよびその製造方法 | |
| US4864079A (en) | Electrical components and assemblies | |
| JPS6450595A (en) | Connection of semiconductor device | |
| JPS62283651A (ja) | 半導体搭載基板用の導体ピン及びその製造方法 | |
| JPH0233960A (ja) | 半導体装置 | |
| JP2745218B2 (ja) | 半導体搭載用基板 | |
| JPH1074884A (ja) | 半導体搭載基板用導体ピンの製造方法 | |
| JPS63285960A (ja) | 半導体搭載基板用の導体ピン | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JPH08316398A (ja) | リードピンおよびその取付構造 | |
| JP2674789B2 (ja) | 端子ピン付き基板 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| EP0594408A1 (en) | A connection device for a printed wiring board | |
| JPH05343590A (ja) | 半導体装置用リードフレーム | |
| JPH04208510A (ja) | チップ型電子部品 | |
| EP0594409A1 (en) | A connection device for a printed wiring board |