JPS62130544A - 半導体搭載用基板 - Google Patents

半導体搭載用基板

Info

Publication number
JPS62130544A
JPS62130544A JP27042385A JP27042385A JPS62130544A JP S62130544 A JPS62130544 A JP S62130544A JP 27042385 A JP27042385 A JP 27042385A JP 27042385 A JP27042385 A JP 27042385A JP S62130544 A JPS62130544 A JP S62130544A
Authority
JP
Japan
Prior art keywords
hole
conductor
substrate
pin
conductor pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27042385A
Other languages
English (en)
Other versions
JPH058865B2 (ja
Inventor
Motoji Kato
加藤 基司
Hiroshi Katsukawa
勝川 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP27042385A priority Critical patent/JPS62130544A/ja
Publication of JPS62130544A publication Critical patent/JPS62130544A/ja
Publication of JPH058865B2 publication Critical patent/JPH058865B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体搭載用基板に関するものて。
特に外部接続用の入出力ピンとし得る導体ピンを固定し
た半導体搭載用基板(所謂プラグインパッケージ)に関
するものである。この種の導体ピンを固定した半導体搭
載用基板は、高い信頼性を要求されるコンピューターや
通信機器などの半導体パウケーシとして利用度か高いば
かりでなく、多品種少量生産の要求が多いハイツリット
rC用基板やモジュール用基板としても利用度の高いも
のである。
(従来の技術) 半導体搭載用基板は、これに搭載される゛ト導体(所謂
チップ、あるいは電子部品)か極小化されてくるに従っ
て小型化され、これに伴なって外部接続用の入出力ピン
である導体ピンの固定間隔も短くなってきており、10
(1mi l(2,5v+i)単位、場合によっては5
0IIi l単位の間隔てこの導体ピンを基板側に固定
しなければならない実状にある。
ところて、従来の半導体搭載用基板は、その基板かセラ
ミ・ンクを主な材料とするものと、有機系樹脂を主な材
料とするものの二種類か多く利用されてきた。セラミッ
クを主な材料とする半導体搭載用基板は、セラミックの
特性により電気絶縁性に優れ、耐湿性及び放熱性か高い
ため、コンピューターや通信機器など主として高い信頼
性を要求される分野ての利用に供されてきた。しかし、
セラミックを主な材料とする半導体搭載用基板は、粉体
を成型して高温て焼結し、さらに導体ピンをろう付けに
て固7fさせるというかなり煩雑な工程を経て製造され
るため、標準化された製品を多酸に生産する場合には製
品あたりの単価や工程期間を小さくすることかできるか
、近年要求か大きくなっている多品種少r^生産に対し
ては、製品あたりの中価やI−前期間かかなり大きくな
ってしまうという問題かある。また、セラミンクは脆い
材料であるため、1−分な機械強度をIj−えるために
は基板の厚みを大きくしなければならず、最近の′電子
機器の小型化、軽lit化の要求に上方追従していると
は言えない。
一方、有機系樹脂を主な材料とする半導体搭載用基板は
、その有機系樹脂の特性により゛Iヒ気気絶外性加工性
に優れているため、標や化されていない製品の多品種少
砥生産に対しても、安価て短期間のうちに製品を供給で
きるという利点かある。
しかしなから、有機系樹脂は湿気を通し易く、かつ熱伝
導性か悪いという根本的な欠点かあり、この点て高い信
頼性を要求される高密度実装の分野には不向きである。
そして、これらのセラミックを主な材料とするものと、
有機系樹脂を主な材料とするものとの最大の難点は、頭
どきに述べたような非常に短い間隔て複数の導体ピンを
基板側に固定する場合に、セラミックにあっては導体ピ
ンの固定個所の加工上に困難性(例えば精度の高い半田
付けはコスト的に困難であり1機械的固定ではセラミッ
ク基板に割れを生しないようにしなければならないから
困難である)があり、また有機系樹脂にあっては導体ピ
ンの固定個所において機械的強度がなくて脆弱性かあり
、いずれにしても短い間隔内に導体ピンを固定すること
は困難なのである。
(発明か解決しようとする問題点) 本発明者等は、L記の小型化されてきている基材に対す
る導体ピン固定の困難性を解決すべく鋭意研究を重ねて
きた結果、基材として金属製の基板を採用すること、金
属基板側の導体ピン固定部の形状を1夫すること、及び
この導体ピン固定部の形状と金属基板材料との関係を考
慮することによって、金属基板側に導体ピンを確実に固
定することかできた。
そして、本発明の目的とするところは、短しXriil
隔内に導体ピンを固定することか確実かつ容易に行なう
ことかてきる半導体搭載用基板を提供することにある。
(問題点を解決するための手段及びその作用)以ヒの問
題点を解決するために本発明か採った手段は、実施例に
対応する第1図及び第2図を参照して説明すると、 11通孔(1a)を有する金属基板(1)と、前記貫通
孔(1a)内に絶縁材料を埋設することによって形成し
た絶縁層(2)と、この絶縁層(2)の略中心に形成さ
れて断面角部か略直角であるスルーホール(2a)と、
このスルーホール(2a)に支持部(3a)によって固
定される導体ピン(3)とを備えて。
前記スルーホール(2a)の内径か導体ピン(3)の支
持部(3a)の外径の50〜99%の範囲となるように
形成するとともに、 この導体ピン(3)の前記支持部(3a)を、前記スル
ーホール(2a)内に強制嵌合することによって、当該
導体ピン(3)を前記金属基板(1)に固定したことを
特徴とする半導体搭載用基板(10)である。
以下に、本発明に係る半導体搭載用基板(10)を1’
に面に基づいて詳しく説明する。なお、第1図は本発明
の半導体搭載用基板(10)の斜視図、第2図は同縦断
面図、第6図は同モ面図、第7図は同底面図である。
第1図及び第2図における符号(1)は、未発U9Iの
半導体搭載用基板(10)の主材部分をなす金属基板を
示している。この金属基板(1)の材料を決定する際に
は1寸法安定性、熱伝導性、比重、機械的強度などの諸
性性を総合的に考慮する必要かあり、これらを総合的に
考慮したものの代表的な例として、アルミニウム、銅、
鉄もしくはこれらの合金かある。また、この金属基板(
1)の厚みは、部分な機械的強度かあり、かつ電子機塁
の小型化や軽jIi化の傾向に相反しない範囲て選択す
る必要かあり 0.5〜3゜OIlmの範囲内にあるこ
とか好ましい。さらに、この半導体搭載用基板(10)
の大きさは、これを構成する金属の良好な機械的特性を
生かして比較的自由に選択することかてき、このような
金属を材料とすれば、セラミツつては困難てあった10
c*モ方以上の大きさの半導体搭載用JQ板(10)も
製作可能となる。半導体搭載用基板(10)を大型化す
ることは、−見電子機器の小型化、軽r化の傾向に反す
るよってあるか、大型化により1個の半導体搭載用基板
(1(1)に複数個の半導体を搭載することか可能とな
り、全体として栄位面積あたりの実装密度は高くなる。
:jS1図及び第2図における符号(1a)は金属基板
(1)に予しめ形成した貫通孔を示しており、その内壁
面には絶縁層(2)を設けることによってスルーホール
(2a)か形成されている。この絶縁層(2)としては
、その表面に導体層(4)を有する場合とそうてない場
合かある。すなわちスルーホール(2a)の形状には2
通りの場合があり、それぞれの場合を第3図及び第4図
の部分縦断面[Aにて示す。第3図に示すものは導体層
(4)を有する場合のものであり1貫通孔(13)の内
壁1mに絶縁層(2)をイ1し、この絶縁層(2)表面
に導体層(4)を有しているのである。また、この導体
層(4)を有していない場合のものか第4図に示しであ
る。
絶縁層(2)の厚みは絶縁性と放熱性の両方を満足させ
るために50〜500gmの範囲内であることが好まし
く、また絶縁層(2)て金属基板(1)の全面を被覆す
る場合のほか、放熱効果をもたせるために金属基板(+
)の片面のみ、または所望の一部分のみを被覆する場合
もある。そして絶縁層(2)の材料としては、電気絶縁
性、耐熱性、回路形成時の耐薬品性等の観点から熱硬化
性樹脂を使用するのか適当てあり1代表的な例としては
#熱エアキシ樹脂、ポリイミド樹脂かある。ざらに熱硬
化性樹脂中には、熱伝導性や導体密着性等を向上させる
ことを目的として無機フィラーまたは無機クロスを混入
させる場合もある。無機フィラーの例としては、α−ア
ルミナ、溶融シリカかあり、一方無機クロスの例として
はガラスクロスかある。
また無機フィラーの混入割合は、熱伝導性を向モさせる
ためには多いほうか好ましく、一方絶縁層(2)の表面
モ滑性や靭性を向」二させるためには少ないほうか好ま
しく、両方を満足させるためには樹脂固型分1[10屯
品部に対しO〜300te部の範囲かよい。
スルーホール(2a)は、通常のこの種の電子回路用ノ
^板と同様に、基板の表裏の導体回路(5)を導通させ
るのを目的としていることは勿論のこと。
本発明においてはスルーホール(2a)に後述の導体ピ
ン(コ)を確実に嵌入固着することをも目的としており
、その際には、当該導体ピン(3)と導体回路(5)と
を導通させるようになっていることは当然である。この
スルーホール(2a)の孔径は小さいほど配線密度か向
−1−するか、極端に小さくすると加工が困難になるた
め、金属基板(+)の板厚の50〜30ozの範囲であ
ることか好ましい。
さらに、スルーホール(2a)に導体ピン(3)を嵌入
固着させる必要かあるから、当該スルーホール(2a)
の什に: ”) PFすなわち内径は、導体ピン(3)
の一部を構成している支持部(3a)の外径の50〜9
9%の範囲内であることか必・歩である。その理由は、
スルーホール(2a)の内径が導体ピン(3)の支持部
(3a)の外径の50%以下の場合には、スルーホール
(2a)に対する支持部(3a)の嵌合か困難であるだ
けでなく、例え嵌合かてきたとしてもスルーホール(2
a)に亀裂か生じて基板として役に立たなくなるからで
あり、一方″lJ該スルーホール(2a)か99%以上
の内径をイfしたものであると、金属ノ、(板(1)の
スルーホール(2a)に対する導体ピン(3)の支持部
(3a)の嵌合固定か困難になるからである。
なかても、このスルーホール(2a)の内径の、導体ピ
ン(3)の支持部(3a)の外径に対する。情合は。
強制嵌合作業、及び嵌合後の金属基板(+)に対する影
響等を考慮すると、」二足の範囲の中でも特に70〜9
5%の範囲となるようにすることか好適である。
:53図は導体層(4)を形成したものを[g示しであ
るか、この場合には導体層(4)を含めたスルーホール
(2a)の内径か上述した値となるようにする必要かあ
る。−・方、第4図に示した例のスルーホール(2a)
にあっては、導体層(4)を有しない巾なる絶縁孔とな
っているのであり、d通孔(【a)の内壁部に絶縁層(
2)のみを形成したものである。この第4図に示した絶
縁孔は、たとえば封IFされたり−ト付き電子部品を1
8該孔内に実装することを[1的とする場合に使用され
、また当該孔内に固定された導体ピン(3)は、金属基
板(1)の表面等に形成された導体回路(5)と絶縁さ
れていることから、たとえば実装時に必要な位を決めピ
ン(これをIlh L/ては信号の入出力は不要とされ
る)として利用てきる。この場合の絶縁孔の径は、導体
層(4)を有するスルーホール(2a)の場合と同様に
金属基板(+)の板厚の50〜3QO$の範囲か好まし
く、また絶縁層(2)の厚みは50〜500gmの範囲
か好ましい。さらに、絶縁孔に導体ピン(3)を嵌入固
着させる場合の絶縁孔の什1−り径すなわち内径は、導
体ピン(3)の一部を構成している支持部(3a)の外
径の50〜99%の範囲内であることか必要であること
は前述した通りである。
そして、このスルーホール(2a)は1−記の絶縁層(
2)の略中心に形成されて断面角部か略直角となるよう
に形成しである。このスルーホール(2a)の断面角部
とは、第3図及び第4図に示したように、スルーホール
(2a)に該当する部分を縦に切断した場合に現われる
断面において、絶縁層(2)または導体層(4)のL丁
の端部にてきるコーナ一部のことをいう。このようにス
ルーホール(2a)の断面角部か略直角となるようにす
るには、通常法のような方法によって行なわれる。
すなわち、まず金属基板(1)に貫通孔(1a)を形成
し、この4通孔(1a)内に絶縁材料を充填するととも
に、金属ノ^板(1)の必要な面に当該絶縁材料をドク
ターブレード法等によって付着させて絶縁層を形成する
。この絶縁材料を硬化させた後、4通孔(la)内の絶
縁材t゛1の略中心に金属基板(1)と略直角な方向の
孔を形成するのである。これによって、導体層(4)を
有しない場合のスルーホール(2a)の断面角部か略直
角となるのである。導体層(4)をイfする場合のスル
ーホール(2a)にあっては、L記の方法に加えてメッ
キ、エウチング等の方法によって断面角部か略直角であ
る絶縁層(2)の内面に導体層(4)を形成するのであ
るか、この場合絶縁層(2)の断面角部はすてに略直角
であるからこれにメッキ、エツチングされた導体層(4
)の断面角部も略直角となっているのである9このよう
に絶縁層(2)をその断面角部か略直角となるように形
成する理由は、この絶縁層(2)のみあるいは絶縁層(
2)の内面に導体層(4)を有する場合てあっても、ス
ルーホール(2a)に導体ピン(3)を強制嵌合するに
際して、当該導体ピン(3)か金属ノ、(板(1)に対
して略直角となるようにするためである。導体ピン(3
)か金属基板(1,)に対して略直角とならないと、高
密度実装か不可部となるからである。
第1図及び第2図の符号(3)は導体ピンを示している
。この導体ピン(3)は、本発明の半導体搭載用基板(
10)hの導体回路(5)と外部との電気的な接続をも
たらすために使用され、また図示しないプリン1−配線
板に昌該半導体搭載用基板(10)を¥m付けにて固定
させる際の機械的な補強材の1′ン9I、1をも果すも
のである。さらに、この導体ピン(3)は、これをL′
i通孔(1a)の内壁面に絶縁層(2)を有しない導通
孔に嵌入固着させた場合には、外部の放熱体との熱的な
接続及びグランドとして電気的な接続をもたらす役割を
も果すものである。
以上の各使用目的を達成させるためには、当該導体ピン
(3)の材質は、電気抵抗か低く、十分な機械強度を有
し、良好なiF−[]付は性を有するものてなければな
らない。このためFc−Ni系合金、F c −N i
 −C(l系合金、または銅系合金などをト材とし、そ
の表面に適宜半田めっき、またはニッケルー金めっきを
施したものを用いることか好ましい、導体ピン(3)の
外径寸法は、実装密度を1−、けるために、細く短くす
るのか好ましく、一方金属基板(1)に当該導体ピン(
3)を嵌入固着させる際の加り性や、半導体搭載用基板
(10)をプリン1へ配線板に実装する際の技術水準を
考慮すると極端に細く短いものは実際的ではない。この
ため、長さは3〜l0m5.太さは0.3〜1.Ll■
の範囲の導体ピン(3)を用いることが好ましい。
また、導体ピン(3)の形状は目的に応して比較的自由
に決定することがてき、たとえば、半導体搭載用基板(
10)と外部との入出力信号の授受のみを目的とする場
合は、第5図(a)に示すような直線的なピン(ストレ
ートピンと称する)を使用すればよいし、入出力信号に
加えて、半導体搭載用ツム板(10)とプリント配線板
との間隔を規制させることを目的とする場合は、所望の
部分に第51”/lの(b)に示すような鍔状の部分を
設けたピン(スタンドオフピンと称する)を使用すると
よい。
さらに、導体ピン(3)がスルーホール(2a)に挿入
される支持部(3a)の形状は、嵌入固着後に容易に抜
けたりぐらついたりしないために、直線部分よりも径を
太くした形か好ましい。このような形状を確保するため
には、第5図の(a)〜(c)に示すような紡錘形は勿
論のこと、第5図(d)に示すような杓子形、第5図(
e)に示すような1−学府などか代表的な例として挙げ
られる。また、+ii ’yBした理由によりこれら各
支持部(3a)の最大径よりもスルーホール(2a)の
仕上り径は小さくなければならず、ヒ述したように、ス
ルーホール(2a)の仕1―り径をこの支持部(3a)
の最大径の50〜99%の範囲内のものとすることか必
要である。さらに、支持部(3a)と直線部分の境界に
は、導体ピン(3)かスルーホール(2a)に無H1限
に深く挿入されることを防1ヒし、所望のピン長を有す
る半導体搭載用基板(10)を得るために第5図(a)
〜(e)に示すようなr:j(:+b)を設ける必要か
ある。導体ピン(3)をスルーホール(2a)に強制嵌
合して固着させる際には、この鍔(3b)かストッパー
の役割をして、金属J、(板(1)に対して必要な深さ
以上に導体ピン(3)か挿入されることがない。
以1−述べた鍔(3b)の形状はどんなものてもよいか
、嵌入固呑時の圧力を均一に受は止めるためにはモ板円
形状か最も好ましく、その大きさは、上告な機械的強度
か得られ、かつ半導体搭載用基板(lf+)の小型化を
損なわない範囲て決定する必要かあり、直径は0.5〜
51■、厚みは0.2〜2■■の範囲か々fましい。
第1図及び第6図に示した半導体搭載用基板(10)の
表面1−に形成された導体回路(5)の材料としては、
導通抵抗か小さくかつ回路形成の容易な金属を選ぶ必要
かあり、最も代表的な例として銅かある。この銅により
て形成された導体回路(5)に対しては、さらにその表
面に腐蝕防止や半田付は性の向1−あるいはボンディン
グ性の向上のために? ITI 、ニッケル、金等のめ
っきを施す場合もある。導体回路(5)の厚みは、導通
抵抗を小さくするためには厚いほうか好ましく、一方回
路の配線密度を高くするためには薄いほうか好ましく、
両方を満足させるためには5〜70gmの範囲かよい。
また、導体回路(5)の幅についても同様の理由により
30〜500gmの範囲か好ましい。
なお、第11.7I及び第2(71に示した符す(6)
は、金属ノ、(板(1)の少なくとも一表面に形成され
た半導体搭載用の四部である。
つぎに、本発明に係る半導体搭載用基板(10)の実施
例について説!!11する。
(実施例) 実施例1 第1図〜第3図に示す半導体搭載用基板(10)は以下
のように製作した。
金属基板(1)については厚さ1.Omm大きさ25×
25m5のアルミニウムを使用し、これに複数形成した
4通孔(la)は直径1.5mmである。また、当該半
導体搭載用基板(10)の金属基板(1)の表裏面側に
形成した絶縁層(2)の厚さは50ルm、貫通孔(1a
)の内壁面に形成した絶縁層(2)の厚さは500gm
である。この絶縁層(2)は耐熱エポキシ樹脂を主材と
するものて、この主材中に平均粒径5gmのα−アルミ
ナ粉末を樹脂固型分100i7(i部に対し+ so 
屯r7j:部混入させたものである。そして、この4通
孔(la)内の絶縁層(2)の表面には厚さ251Lm
の導体層(4)か形成しである。
さらに、導体ピン(3)は銅系合金に半田めっきを施し
たもので、その長さは鍔(3b)下髪て5雪■、その太
さは0.46mmであり、その支持部(3a)の外径は
0.5+i−である。一方、金属基板(+)の表面に形
成した導体回路(5)は、厚さ:15gmの銅導体表面
に厚さ8gmのニッケルめっきを施し、さらにその表面
に厚さ0.5gmの金めつきを施したものである。
なお、゛V;導体搭載用の四部(6)は大きさ7×7f
ull、深さ0.3■■である。
L記の半導体搭載用基板(10)は、温湿度サイクルテ
スト(MIL−5TD−202F +062)て耐温性
を調べた結果、10サイクル後においても各スルーホー
ル(2a)と導体ピン(3)との接続箇所の不良は全く
発生せず、良好な信頼性を示した。
また、パワーICを」:記半導体搭載用基板(10)に
実装して発熱させることによって、5該を導体搭載用ノ
^板(10)の放熱性を調べた結果、熱抵抗は2.0°
C/Wとなり、本発明に係る半導体搭載用ノ^板(10
)は良好な放熱性を示した。
実施例2 第1図〜第3図に示す半導体搭載用基板(10)を以ド
のように製作した。
金属ノ^板(1)については厚さ0.8■會大きさ50
×Sheの銅を使用し、これに複数形成した貫通孔(I
a)は直径1.0■である。また、当該半導体搭載用基
板(10)の金属基板(1)の表裏面側に形成した絶縁
層(2)の厚さは100 ルm、0通孔(1a)の内壁
面に形成した絶縁層(2)の厚さは300gmである。
この絶縁層(2)は、ガラス布入りポリイミド樹脂を主
材とするものである。
さらに、導体ピン(3)はFe−Ni−Co系合金にニ
ッケルー金めっきを施したちのて、その長さは鍔(3b
)下の長さて5 am、その太さは0.46m5てあり
、その支持部(3a)の外径は0.511mである。一
方、金属基板(])の表面に形成した導体回路(5)は
、厚さ511gmの銅導体表面に厚さ5gmのニッケル
めっきを施し、さらにその表面に厚さ1.Ogmの金め
つきを施したものである。
上記の゛ト導体搭載用基板(lO)は、温湿度サイクル
テストて耐湿性を調べた結果、lOサイクル後において
も各スルーホール(2a)と導体ピン(3)との接続箇
所の不良は発生せず、良好な信頼性を示した。
また、パワーICをに聞辛導体搭載用基板(10)に実
装して発熱させ放熱性を調べた結果、熱抵抗は3.0°
C/Wとなり、良好な放熱性を示した。
(発明の効果) 以上詳述した通り1本発明においては、上記実施例にて
詳細に例示した如く、 i′1通孔(la)を右する金属ツム板(1)と、1箱
足貫通孔(1a)内に絶縁材料を埋設することによって
形成した絶縁層(2)と、この絶縁層(2)の略中心に
形成されて断面角部か略直角であるスルーホール(2a
)と、このスルーホール(2a)に固定される支持!l
i!!(3a)を有する導体ピン(3)とを備えスルー
ホール(2a)内径か支持部(3a)の外径の50〜9
9%の範囲となるようにするとともにこの導体ピン(3
)の前記支持部(3a)を、lii記スルーホール(2
a)内に強制嵌合することによって、当該導体ピン(3
)を前記金属基板(+)に固定したこと にその特徴かあり、これにより、小型化されてきている
基材に対する導体ピン固定の困難性を解決した半導体搭
載用基板(lO)を筒中な構成によって提供することが
てきる。
また、本発明に係る゛幹導体ga用基板(10)によれ
ば、金属基板(1)における短い間隔内に導体ピン(3
)を略直角に固定することを確実かつ容易に行なうこと
かできるのである。
さらに、この半導体搭載用基板(10)は、その基板か
金属を主な材料としているため耐熱性に優れており、放
熱性もよい。また、金属基板(1)は加重性かよく5機
械的強度も高いため、安価て薄型の゛ト導体搭載用基板
を短期間のうちに供給てきるのである。
【図面の簡単な説明】
第1図は本発明に係る半導体搭載用基板の斜視図、第2
図は第1図の■−■線に沿って見た縦断面図、第3図は
第2図の■−■線部を取り出して描いたものであって導
体ピンを強制嵌合する前の段階の部分縦断面図、第4図
は導体層を有さない場合の第3図に対応する部分縦断面
図、第5図の(a)〜(b)は導体ピンの正面図、第5
図の(C)〜(e)は導体ピンの部分斜視図、第6図は
半導体搭載用基板の平面図、i7[¥1は半導体搭載用
基板の底面図である。 符   号   の   説   明 IO・・・半導体搭載用基板、 l・・・金属基板、1
a・・・ホ通孔、 2・・・絶縁層、2a・・・スルー
ホール、 3・・・導体ピン、3a−・・支持部、 4
・・・導体層、 5・・・導体回路、6・・・四部。

Claims (1)

  1. 【特許請求の範囲】 1、)貫通孔を有する金属基板と、前記貫通孔内に絶縁
    材料を埋設することによって形成した絶縁層と、この絶
    縁層の略中心に形成されて断面角部か略直角であるスル
    ーホールと、このスルーホールに支持部によって固定さ
    れる導体ピンとを備えて、 前記スルーホールの内径が前記導体ピンの支持部の外径
    の50〜99%の範囲となるように形成するとともに、 この導体ピンの前記支持部を、前記スルーホール内に強
    制嵌合することによって、当該導体ピンを前記金属基板
    に固定したことを特徴とする半導体搭載用基板。 2、)前記スルーホール内には導体層が形成されてなる
    ことを特徴とする特許請求の範囲第1項に記載の半導体
    搭載用基板。
JP27042385A 1985-11-30 1985-11-30 半導体搭載用基板 Granted JPS62130544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27042385A JPS62130544A (ja) 1985-11-30 1985-11-30 半導体搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27042385A JPS62130544A (ja) 1985-11-30 1985-11-30 半導体搭載用基板

Publications (2)

Publication Number Publication Date
JPS62130544A true JPS62130544A (ja) 1987-06-12
JPH058865B2 JPH058865B2 (ja) 1993-02-03

Family

ID=17486063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27042385A Granted JPS62130544A (ja) 1985-11-30 1985-11-30 半導体搭載用基板

Country Status (1)

Country Link
JP (1) JPS62130544A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119255U (ja) * 1987-01-27 1988-08-02
JPS6459948A (en) * 1987-08-31 1989-03-07 Ibiden Co Ltd Semiconductor mounting substrate
JPH01236685A (ja) * 1988-03-17 1989-09-21 Ibiden Co Ltd 電子部品搭載用基板
JPH01319995A (ja) * 1988-06-21 1989-12-26 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
WO2001035459A1 (en) * 1999-11-10 2001-05-17 Ibiden Co., Ltd. Ceramic substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4999580A (ja) * 1973-01-24 1974-09-20
JPS542374U (ja) * 1977-06-08 1979-01-09
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS5982757A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体用ステムおよびその製造方法
JPS60101998A (ja) * 1983-11-07 1985-06-06 イビデン株式会社 プラグインパツケ−ジとその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542374B2 (ja) * 1972-07-04 1979-02-06

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4999580A (ja) * 1973-01-24 1974-09-20
JPS542374U (ja) * 1977-06-08 1979-01-09
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS5982757A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体用ステムおよびその製造方法
JPS60101998A (ja) * 1983-11-07 1985-06-06 イビデン株式会社 プラグインパツケ−ジとその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119255U (ja) * 1987-01-27 1988-08-02
JPS6459948A (en) * 1987-08-31 1989-03-07 Ibiden Co Ltd Semiconductor mounting substrate
JPH01236685A (ja) * 1988-03-17 1989-09-21 Ibiden Co Ltd 電子部品搭載用基板
JPH01319995A (ja) * 1988-06-21 1989-12-26 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
WO2001035459A1 (en) * 1999-11-10 2001-05-17 Ibiden Co., Ltd. Ceramic substrate
US6632512B1 (en) 1999-11-10 2003-10-14 Ibiden Co., Ltd. Ceramic substrate
US6919124B2 (en) 1999-11-10 2005-07-19 Ibiden Co., Ltd. Ceramic substrate

Also Published As

Publication number Publication date
JPH058865B2 (ja) 1993-02-03

Similar Documents

Publication Publication Date Title
US7193329B2 (en) Semiconductor device
US5973393A (en) Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US5012386A (en) High performance overmolded electronic package
US5404273A (en) Semiconductor-device package and semiconductor device
JPH08279670A (ja) 電子部品の表面実装構造
JPS62130544A (ja) 半導体搭載用基板
US5849609A (en) Semiconductor package and a method of manufacturing thereof
JPH01230289A (ja) 電子回路ユニット
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JPS61168926A (ja) 樹脂基板
JP2696122B2 (ja) 半導体装置
JPH0419806Y2 (ja)
JPS63226036A (ja) 電気的接続部材及びそれを用いた電気回路部材
JPS63174344A (ja) ピングリツドアレイ
JPH10229262A (ja) 電子部品の表面実装構造
KR101326534B1 (ko) 플립 칩 패키지
US20230317554A1 (en) Embedded heat slug in a substrate
KR20000025382A (ko) 적층형 반도체 패키지
JPS63222450A (ja) 半導体装置およびその製造法
JP3337820B2 (ja) 半導体素子パッケージ
JPS63226043A (ja) 半導体装置
JP2649251B2 (ja) 電子部品搭載用基板
JP2626809B2 (ja) 電子部品搭載用基板のリードフレーム
US9101077B2 (en) Electronic component package with a heat conductor
JPS6398140A (ja) ピングリツドアレイ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term