KR20210082662A - 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드 - Google Patents

프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드 Download PDF

Info

Publication number
KR20210082662A
KR20210082662A KR1020190174831A KR20190174831A KR20210082662A KR 20210082662 A KR20210082662 A KR 20210082662A KR 1020190174831 A KR1020190174831 A KR 1020190174831A KR 20190174831 A KR20190174831 A KR 20190174831A KR 20210082662 A KR20210082662 A KR 20210082662A
Authority
KR
South Korea
Prior art keywords
wiring board
probe
layer
connection pad
anodized
Prior art date
Application number
KR1020190174831A
Other languages
English (en)
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020190174831A priority Critical patent/KR20210082662A/ko
Priority to TW109143128A priority patent/TW202124967A/zh
Priority to US17/131,443 priority patent/US20210199696A1/en
Priority to CN202011536482.4A priority patent/CN113049861A/zh
Publication of KR20210082662A publication Critical patent/KR20210082662A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 프로브를 일괄적으로 부착할 수 있는 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드에 관한 것이다.

Description

프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드{MANUFACTURING METHOD FOR PROBE CARD AND MANUFACTURED PROBE CARD USING THE SAME}
본 발명은 프로브 카드를 제작하는 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드에 관한 것이다.
일반적으로 반도체 제작 공정은 웨이퍼상에 패턴을 형성시키는 패브리케이션(fabrication) 공정과, 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 EDS(Electrical Die Sorting: EDS) 공정과, 패턴이 형성된 웨이퍼를 각각의 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.
여기서 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기 위해 수행된다. EDS공정에는 웨이퍼를 구성하고 있는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 프로브 카드라는 검사장치가 주로 사용되고 있다.
프로브 카드는 웨이퍼를 구성하는 각 칩의 패턴과 접촉되어 전기적 신호를 인가하는 프로브가 구비된다. 프로브는 웨이퍼의 각 디바이스의 전극 패드에 접촉되어 특정의 전류가 통전되면 그때 출력되는 전기적 특성을 측정한다.
이러한 프로브 카드에 대한 특허로는 한국등록특허 제10-1823527호(이하, '특허문헌 1'이라 함)에 기재된 것이 공지되어 있다.
특허문헌 1은 복수개의 단위 양극산화막 시트, 이방성 전도성 페이스트 및 프로브 탐침을 포함하여 구성될 수 있다. 특허문헌 1은 이방성 전도성 페이스트에 의해 복수개 적층되는 단위 양극산화막 시트가 서로 접합되고 단위 양극산화막 시트 내부에 구비되는 전도체에 의해 프로브 탐침이 전기적으로 연결될 수 있다.
양극산화막 재질은 비아도체를 구비하기 위한 관통홀의 협피치화 구현이 쉽고 열팽창 계수가 낮아 열변형 방지에 효과적일 수 있다.
이러한 양극산화막 재질의 배선 기판에 프로브를 효율적으로 부착하기 위한 기술의 개발이 필요하다.
한국등록특허 제10-1823527호
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 프로브가 부착되는 접속 패드를 구비하는 배선 기판에 일괄적으로 프로브를 부착하여 생산 속도를 향상시키고 배선 기판의 표면 손상을 최소화하면서 프로브를 접합시킬 수 있는 프로브 카드의 제작 방법을 제공하는 것을 목적으로 한다.
또한, 양극산화막 재질로 구성되는 양극산화막 배선 기판을 포함하여 구성되는 다층 배선 기판에 프로브가 효율적으로 부착된 프로브 카드를 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 프로브 카드의 제작 방법은, 베이스 기판의 표면에 임시층을 형성하고 상기 임시층의 표면에 마스킹 재료층을 형성한 다음 패터닝하여 오픈 영역을 형성하하고 상기 오픈 영역에 전도성 물질을 충진하고 상기 전도성 물질을 제외한 상기 마스킹 재료층을 에칭 공정으로 제거하는 단계; 내부에 복수의 수직 배선부 및 수평 배선부를 구비하고 양극산화막 재질로 구성되는 양극산화막 배선 기판을 포함하여 구성되는 다층 배선 기판을 제작하는 단계; 상기 전도성 물질이 부착된 상기 베이스 기판을 상기 양극산화막 재질의 다층 배선 기판의 프로브 접속 패드 상측에 위치시키고 상기 전도성 물질의 일단을 상기 프로브 접속 패드에 접합하는 단계; 및 에천터를 이용하는 에칭 공정으로 상기 베이스 기판의 상기 임시층을 제거하여 상기 전도성 물질의 타단을 상기 베이스 기판으로부터 분리하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 다층 배선 기판의 표면은 배리어층으로 구성되는 것을 특징으로 한다.
또한, 상기 다층 배선 기판을 제작하는 단계는, 상기 양극산화막 배선 기판의 상부 또는 하부에 소결 세라믹 배선 기판을 접합하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 다층 배선 기판은, 상기 양극산화막 배선 기판의 상부 또는 하부에 수지 절연층으로 구성되는 수지 절연층 배선 기판을 접합하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 프로브 카드는, 내부에 수직 배선부 및 수평 배선부를 구비하고 표면에 프로브 접속 패드를 구비하는 다층 배선 기판; 및 일단이 상기 프로브 접속 패드에 연결되는 프로브;를 포함하고, 상기 다층 배선 기판은 양극산화막 재질로 구성되는 양극산화막 배선 기판을 포함하여 구성되어 상기 다층 배선 기판의 표면이 배리어층으로 구성되고, 상기 프로브 접속 패드는 상기 배리어층 표면상에 구비되는 것을 특징으로 한다.
또한, 상기 다층 배선 기판은, 상기 양극산화막 배선 기판의 하부에 구비되는 소결 세라믹 재질로 구성되는 소결 세라믹 배선 기판을 포함하는 것을 특징으로 한다.
또한, 상기 다층 배선 기판은, 상기 양극산화막 배선 기판의 하부에 구비되는 수지 절연층으로 구성되는 수질 절연층 배선 기판을 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 프로브 카드는, 내부에 수직 배선부 및 수평 배선부를 구비하고 표면에 프로브 접속 패드를 구비하는 다층 배선 기판; 및 상기 프로브 접속 패드에 연결되는 프로브;를 포함하고, 상기 다층 배선 기판은 양극산화막 재질로 구성되는 양극산화막 배선 기판 및 상기 양극산화막 배선 기판의 상부에 구비되는 소결 세라믹 재질로 구성되는 소결 세라믹 배선 기판을 포함하여 구성되고 상기 프로브 접속 패드는 상기 소결 세라믹 배선 기판의 표면상에 구비되는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 프로브 카드는, 내부에 수직 배선부 및 수평 배선부를 구비하고 표면에 프로브 접속 패드를 구비하는 다층 배선 기판; 및 상기 프로브 접속 패드에 연결되는 프로브;를 포함하고, 상기 다층 배선 기판은 양극산화막 재질로 구성되는 양극산화막 배선 기판 및 상기 양극산화막 배선 기판의 하부에 구비되는 수지 절연층으로 구성되는 수지 절연층 배선 기판을 포함하여 구성되고 상기 프로브 접속 패드는 상기 수지 절연층 배선 기판의 표면상에 구비되는 것을 특징으로 한다.
본 발명은 프로브 접속 패드에 프로브를 일괄적으로 접합하여 신속한 공정 수행이 가능할 수 있다 또한, 프로브의 일단이 부착되는 기판에서 프로브를 일괄적으로 분리할 때 사용되는 에천터에 대해 다층 배선 기판의 표면이 내식성을 갖도록 구성되어 그 표면이 손상되지 않고 프로브 접합 공정이 수행될 수 있다. 이로 인해 프로브 카드의 구성을 손상시키지 않고 효율적인 공정 수행이 가능하여 프로브 카드의 생산 속도를 향상시키는 효과를 발휘할 수 있다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 프로브 카드를 개략적으로 도시한 도.
도 2 및 도 3은 본 발명에 따른 프로브 카드에 구비되는 프로브를 제작하는 과정을 개략적으로 도시한 도.
도 4 및 도 5는 프로브 접합 과정을 확대하여 개략적으로 도시한 도.
도 6은 본 발명의 바람직한 제2실시 예에 따른 프로브 카드를 개략적으로 도시한 도.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 부재들 및 영역들의 두께 및 폭 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다.
또한, 도면에 도시된 홀의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
다양한 실시 예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시 예가 다르더라도 편의상 동일한 명칭 및 동일한 참조 번호를 부여하기로 한다. 또한, 이미 다른 실시 예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하, 본 발명의 바람직한 실시 예들을 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 프로브 카드(1)를 개략적으로 도시한 도이다. 도 1에서는 설명의 편의상 복수개의 프로브(16)의 개수 및 크기가 과장되게 도시된다.
프로브 카드(1)는 프로브(16)를 다층 배선 기판(2)에 설치하는 구조 및 프로브(16)의 구조에 따라 수직형 프로브 카드(VERTICAL TYPE PROBE CARD), 컨틸레버형 프로브 카드(CANTILEVER TYPE PROBE CARD), 멤스 프로브 카드(MEMS PROBE CARD,(1))로 구분될 수 있다. 본 발명에서는 하나의 예로서 멤스 프로브 카드(1)를 도시하고 프로브 카드(1)는 본 발명의 프로브 카드의 제작 방법이 이용되어 프로브(16)를 구비할 수 있다. 다시 말해, 도 1에 도시된 프로브 카드(1)는 본 발명의 프로브 카드의 제작 방법을 이용하여 프로브(16)를 구비하는 프로브 카드(1)일 수 있다.
도 1에 도시된 바와 같이, 본 발명의 프로브 카드(1)는 양극산화막(30) 재질로 구성되고 내부에 수직 배선부(3) 및 수평 배선부(5)를 구비하고 표면에 프로브 접속 패드(6)를 구비하는 다층 배선 기판(2), 다층 배선 기판(2)의 상측에 구비되는 회로 기판(8), 회로 기판(8)과 다층 배선 기판(2) 사이에서 회로 기판(8)과 다층 배선 기판(2)을 전기적으로 연결하는 인터포저(interposer,(7)) 및 복수개의 프로브(16)를 포함하여 구성될 수 있다.
이와 같은 구성의 프로브 카드(1)는 복수개의 프로브(16)와 반도체 웨이퍼(W)상의 대응하는 전극 패드(WP)가 접촉됨으로써 전기적 특성 시험을 수행할 수 있다.
도 1에 도시된 바와 같이, 다층 배선 기판(2)은 양극산화막(30) 재질로 구성되는 단위 양극산화막 배선 기판(2a)이 복수개 적층되는 구조로 구성될 수 있다. 단위 양극산화막 배선 기판(2a)은 접합층(3)에 서로 접합되는 구조일 수 있다.
접합층(3)은 감광성 재료일 수 있고, 하나의 예로서 (DFR; Dry Film Photoresist)일 수 있다. 한편, 접합층(3)은 열경화성 수지일 수 있다. 열경화성 수지 재료로서는 폴리이미드 수지, 폴리퀴놀린 수지, 폴리아미드이미드 수지, 에폭시 수지, 폴리페닐렌 에테르 수지 및 불소수지 등일 수 있다.
접합층(3)은 단위 양극산화막 배선 기판(2a)들의 사이에 구비되어 패터닝될 수 있다. 패터닝된 영역에는 수평 배선부(5)가 구비될 수 있다. 따라서, 접합층(3)은 단위 양극산화막 배선 기판(2a)의 표면에 구비되는 수평 배선부(5)를 형성할 수 있는 공간을 제공하는 기능을 수행할 수 있다. 또한, 접합층(3)은 패터닝된 영역에 수평 배선부(5)를 구비한 다음 제거되지 않고 패터닝되지 않은 영역에 의해 단위 양극산화막 배선 기판(2a)들을 서로 접합하는 기능을 수행할 수 있다.
따라서, 접합층(3)은 수평 배선부(3)를 형성하기 위한 공간 제공 기능 및 접합 기능을 동시에 수행할 수 있다. 이에 따라 바람직하게는 접합층(3)은 포토레지스트 공정에 의해 패터닝되어야 하므로 감광성 특성을 보유하고, 접합 기능을 수행하여야 하므로 접합 물질로서의 특성을 보유하는 구성으로 구비될 수 있다.
단위 양극산화막 배선 기판(2a)을 접합하는 접합층(3)은 단위 양극산화막 배선 기판(2a)이 적층되는 구조에 따라 양극산화막(30)의 적어도 일측에 구비될 수 있다. 본 발명에서는 하나의 예로서 양극산화막(30)의 상부에 접합층(3)이 구비될 수 있다.
양극산화막(30)은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 기공홀(30a)은 금속을 양극 산화하여 양극산화막(30)을 형성하는 과정에서 형성되는 구멍을 의미한다. 예를 들어 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극 산화하면 모재의 표면에 양극산화알루미늄(Al2O3) 재질의 양극산화막(30)이 형성된다. 이와 같이 형성되는 양극산화막(30)은 내부에 기공홀(30a)이 형서되지 않은 배리어층(BL)과, 내부에 기공홀(30a)이 형성된 다공층(PL)으로 구분된다. 배리어층(BL)은 모재의 상부에 위치하고, 다공층(PL)은 배리어층(BL)의 상부에 위치한다. 이처럼 배리어층(BL)과 다공층(PL)을 갖는 양극산화막(30)이 표면에 형성된 모재에서, 모재를 제거하게 되면, 양극산화알루미늄(Al2O3)재질의 양극산화막(30)만이 남게 된다. 양극산화막(30)은 지름은 균일하고 수직한 형태로 형성되면서 규칙적인 배열을 갖는 기공홀(30a)을 갖게 된다. 이 경우, 배리어층(BL)을 제거하면 기공홀(30a)이 상, 하로 수직하게 관통된 구조가 형성된다.
양극산화막(30) 재질의 경우, 2~3ppm/℃의 열팽창 계수를 갖는다. 따라서 온도에 의한 변형이 적다는 이점이 있다. 본 발명의 프로브 카드(1)는 양극산화막(30) 재질의 다층 배선 기판(2)을 구비함으로써 고온의 환경에서 공정을 수행하는데에 보다 유리할 수 있다.
또한, 복수개의 단위 양극산화막 배선 기판(2a)이 적층된 구조의 다층 배선 기판(2)은 내구성이 향상될 수 있다. 그 결과 본 발명의 프로브 카드(1)는 고온의 환경에서 유리하고 내구성이 강한 효과를 발휘할 수 있다.
위와 같은 다층 배선 기판(2)의 표면에 구비되는 프로브(16)는 별도의 기판(예를 들어, 베이스 기판(10))에서 제작된 다음 다층 배선 기판(2)의 프로브 접속 패드(6)에 접합될 수 있다.
본 발명의 프로브 카드 제작 방법은 베이스 기판(10)의 표면에 임시층(11)을 형성하고 임시층(11)의 표면에 마스킹 재료층(MKL)을 형성한 다음 패터닝하여 오픈 영역(OF)을 형성하고 오픈 영역(OF)에 전도성 물질(C)을 충진하고 전도성 물질(C)을 제외한 마스킹 재료층(MKL)을 에칭 공정으로 제거하는 단계, 내부에 복수의 수직 배선부 및 수평 배선부(4, 5)를 구비하고 양극산화막(30) 재질로 구성되는 양극산화막 배선 기판(40)을 포함하여 구성되는 다층 배선 기판(2)을 제작하는 단계, 전도성 물질(C)이 부착된 베이스 기판(10)을 양극산화막(30) 재질의 다층 배선 기판(2)의 프로브 접속 패드(6) 상측에 위치시키고 전도성 물질(C)의 일단을 프로브 접속 패드(6)에 접합하는 단계 및 에천터를 이용하는 에칭 공정으로 베이스 기판(10)으로부터 임시층(11)을 제거하여 전도성 물질(C)의 타단을 베이스 기판(10)으로부터 분리하는 단계를 포함하여 구성될 수 있다. 이 경우, 다층 배선 기판(2)의 표면은 에천터에 내식성을 가질 수 있다.
본 발명의 프로브 카드(1)는 위와 같은 본 발명의 프로브 카드의 제작 방법의 프로브 접합 과정을 이용하여 프로브(16)를 구비할 수 있다. 따라서 본 발명의 프로브 카드(1)를 구성하는 다층 배선 기판(2)의 표면은 에천터에 대한 내식성을 갖는 재질 및 구조로 구성될 수 있다.
먼저, 도 2 내지 도 5를 참조하여 본 발명의 프로브 카드의 제작 방법에 대하여 구체적으로 설명한다. 도 2 내지 도 5에서는 하나의 예로서 프로브(16)의 형상을 도시한다. 따라서 본 발명의 프로브(16) 형성 단계에 따라 형성되는 프로브(16)의 형상은 이에 한정되지 않는다.
도 2 및 도 3은 베이스 기판(10)에 복수개의 프로브(16)를 형성하는 단계를 개략적으로 도시한 도이다.
도 2(a)에 도시된 바와 같이, 베이스 기판(10)이 구비될 수 있다. 베이스 기판(10)은 오픈 영역(OF)에 전도성 물질(C)을 충진하여 형성되는 프로브(16)를 임시적으로 지지하는 기판일 수 있다. 이러한 베이스 기판(10)은 실리콘 웨이퍼, 세라믹 기판, 인쇄 회로 기판, 금속 기판, 유기 물질 또는 무기 물질을 포함하는 기판, 금속 기판, 플라스틱 기판 등일 수 있고 이에 한정되지 않는다. 본 발명에서는 하나의 예로서 베이스 기판(10)이 실리콘 웨이퍼로 구성될 수 있다.
베이스 기판(10)에는 프로브(16)의 팁부(16a)를 구성하기 위한 홈(10a)이 형성될 수 있다. 홈(10a)은 하나의 예로서 에칭 공정에 의해 형성될 수 있다. 다른 예로서 리소그래픽 기술을 이용하여 형성될 수도 있다.
홈(10a)이 리소그래픽 기술을 이용하여 형성될 경우, 하나의 예로서 베이스 기판(10)은 실리콘 웨이퍼일 수 있다. 먼저, 웨이퍼 상에 산화물층을 형성하고 마스킹 재료층을 형성한 다음 패터닝할 수 있다. 패터닝에 의해 산화물층의 일부가 노출될 수 있다. 산화물층의 노출된 부분은 플루오르화 수소와 같은 에천트를 이용하여 에칭될 수 있다. 이로 인해 웨이퍼의 일부가 노출될 수 있다. 그런 다음 마스킹 물질을 제거한 다음 노출된 웨이퍼의 일부를 에칭하는 단계가 수행될 수 있다. 노출된 웨이퍼의 일부를 에칭하는 단계에서 에칭을 통해 형성하는 형상이 홈(10a)의 형상으로 형성될 수 있다.
홈(10a)의 형상은 하나의 예로서 개구를 갖는 삼각 단면 형상으로 형성될 수 있다. 홈(10a)의 형상은 이에 한정되지 않으며 프로브(16)의 팁부(16a)를 구성하려고 하는 형상에 따라 적합하게 형성될 수 있다. 팁부(16a) 형상의 다른 예로서, 피라미드, 절두형 피라미드, 블레이드, 범프 등이 포함될 수 있다. 홈(10a)은 에칭 공정, 스탬핑, 카빙, 레이저 절단, 침식 등을 포함하는 적합한 방법으로 형성될 수 있다.
그런 다음 도 2(b)에 도시된 바와 같이, 베이스 기판(10)의 표면에 임시층(11)을 형성할 수 있다. 임시층(11)은 베이스 기판(10)의 표면에 형성됨으로써 베이스 기판(10)상에 프로브(16)가 형성되면 베이스 기판(10)과 프로브(16)와의 분리를 쉽게 하는 기능을 할 수 있다.
임시층(11)은 전기적으로 전도성일 수 있고, 프로브(16)를 형성하기 위한 전도성 물질(C)이 임시층(11)상으로 전기 도금되는 전기 도금 처리에서 양극 또는 음극으로서 기능할 수 있다. 이러한 임시층(11)은 알루미늄, 구리, 금, 티타늄, 텅스텐, 은, 및 이들의 합금을 포함하여 구성될 수 있다. 바람직하게는 본 발명에서 임시층(11)은 Cu(구리) 재질로 구성될 수 있다.
임시층(11)은 화학 기상 증착, 물리 기상 증착, 스퍼터 증착, 무전해 도금(electroless plating), 전자빔 증착 및 열적 증발을 포함하는 적합한 방법으로 증착될 수 있다.
그런 다음 도 2(c)에 도시된 바와 같이, 임시층(11)의 표면에 마스킹 재료층(MKL)이 형성될 수 있다. 마스킹 재료층(MKL)은 포토레지스트 공정에 의해 패터닝되어 오픈 영역(OF)이 형성될 수 있다. 따라서, 감광성 특성을 보유하는 재질로 구성될 수 있다. 다시 말해, 마스킹 재료층(MKL)은 감광성 재료로 구성될 수 있고, 하나의 예로서 감광성 필름(DFR; Dry Film Photoresist)일 수 있다. 임시층(11)의 표면에 형성되는 마스킹 재료층(MKL)은 제1마스킹 재료층(12)일 수 있다. 따라서, 제1마스킹 재료층(12)을 패터닝하여 형성된 오픈 영역(OF)은 제1오픈 영역(OF1)일 수 있다.
제1마스킹 재료층(12)을 패터닝하여 형성된 제1오픈 영역(OF1)은 홈(10a)과 대응되는 위치에 형성될 수 있다. 다시 말해, 제1오픈 영역(OF1)은 홈(10a)과 대응되는 위치에 제1마스킹 재료층(12)을 패터닝함으로써 형성될 수 있다.
그런 다음 도 2(d)에 도시된 바와 같이, 제1오픈 영역(OF1)에 전도성 물질(C)을 충진하는 과정이 수행될 수 있다. 제1오픈 영역(OF1)에 충진되는 전도성 물질(C)은 프로브(16)의 팁부(16a)를 포함하는 타단(16a')을 구성할 수 있다.
제1마스킹 재료층(12)의 제1오픈 영역(OF1)에 전도성 물질(C)이 충진된 다음 제1오픈 영역(OF1)에 충진된 전도성 물질(C)의 노출된 표면과 제1마스킹 재료층(12)의 노출된 표면은 평탄화되는 과정이 수행될 수 있다.
그런 다음 도 3(a)에 도시된 바와 같이, 제1마스킹 재료층(12)의 상부에 제2마스킹 재료층(13)을 형성하는 과정이 수행될 수 있다. 제2마스킹 재료층(13)에는 제1마스킹 재료층(12)의 제1오픈 영역(OF1)과 대응되는 위치에 패터닝 과정이 수행될 수 있다. 이로 인해 제2오픈 영역(OF2)이 형성될 수 있다. 제2오픈 영역(OF2)의 하부 개구에는 전기 도금에 의한 제1도금층(17)이 형성될 수 있다. 제1도금층(17)은 양극 또는 음극으로서 기능할 수 있다. 그런 다음 제2오픈 영역(OF2)에 전도성 물질(C)이 충진되는 과정이 수행될 수 있다. 제1오픈 영역(OF1)에 충진된 전도성 물질(C) 및 제2오픈 영역(OF2)에 충진된 전도성 물질(C)은 각각의 오픈 영역(OF1, OF2) 사이에 형성된 제1도금층(17)에 의해 전기적으로 연결될 수 있다. 제2마스킹 재료층(13)의 제2오픈 영역(OF2)에 전도성 물질(C)이 충진됨으로써 프로브(16)의 중간부(16b)가 형성될 수 있다. 제1, 2오픈 영역(OF1, OF2)에 전도성 물질(C)을 충진하는 방법으로는 전기 도금하거나 화학 기상 증착, 물리 기상 증착, 스퍼터 증착, 무전해 도금, 전자빔 증착 및 열적 증착 등의 적합한 방법이 이용될 수 있으며 이에 한정되지 않는다.
본 발명의 도 3의 도면에서는 하나의 예로서 제2오픈 영역(OF2)이 제1오픈 영역(OF1)과 대응되는 위치에 제1오픈 영역(OF1)의 폭보다 큰 폭으로 형성되는 것으로 도시하였으나 이와 같은 형상이 오픈 영역(OF)의 형상을 한정 짓지 않는다.
그런 다음 제2오픈 영역(OF2)에 충진된 전도성 물질(C)의 노출된 표면과 제2마스킹 재료층의 노출된 표면은 평탄화되는 과정이 수행될 수 있다.
그런 다음 도 3(b)에 도시된 바와 같이, 제2마스킹 재료층(13)의 상부에 제3마스킹 재료층(14)을 형성하는 과정이 수행될 수 있다. 제3마스킹 재료층(14)에는 패터닝에 의한 제3오픈 영역(OF3)이 형성될 수 있다. 제3오픈 영역(OF3)은 제2오픈 영역(OF2)과 대응되는 위치에 형성되되, 제2오픈 영역(OF2)의 폭보다 작은 폭으로 형성될 수 있다.
제3오픈 영역(OF3)의 하부 개구에는 제2도금층(18)이 형성될 수 있다. 제2도금층(18)은 전기 도금에 의해 형성되어 양극 또는 음극으로서 기능할 수 있다.
그런 다음 제3오픈 영역(OF3)에 전도성 물질(C)이 충진될 수 있다. 제3오픈 영역(OF3)에 충진되는 전도성 물질(C)은 프로브(16)의 일단(16c)을 구성할 수 있다.
그런 다음 제3마스킹 재료층(14)의 노출된 표면 및 제3오픈 영역(OF3)에 충진된 전도성 물질(C)의 노출된 표면이 평탄화되는 과정이 수행될 수 있다.
그런 다음 베이스 기판(10)상의 전도성 물질(C)을 제외한 마스킹 재료층(MKL)을 에칭 공정으로 제거하는 과정이 수행될 수 있다. 이와 같은 과정에 의하여 각각의 오픈 영역(OF1, OF2, OF3)에 충진된 전도성 물질(C)로 구성된 프로브(16)가 베이스 기판(10)상의 임시층(11)에 부착된 형상이 구현될 수 있다.
본 발명에서는 도 2 및 도 3을 참조하여 표면에 임시층(11)이 구비된 베이스 기판(10)에 마스킹 재료층(MKL)을 반복적으로 구비하여 프로브(16)가 형성되는 것으로 설명하였다. 임시층(11)이 구비된 베이스 기판(10)상에 프로브(16)를 형성하는 과정은 이에 한정되지 않고 일부 다른 과정이 추가되거나 다른 과정에 따라 프로브(16)가 형성될 수도 있다. 다른 예로서, 홈(10a)이 형성되고 표면에 임시층(11)이 구비된 베이스 기판(10)에 제1마스킹 재료층(12)을 구비한 다음 홈(10a)이 형성된 위치와 대응되는 위치에 패터닝을 수행하여 제1오픈 영역(OF1)을 형성할 수 있다. 그런 다음 제1오픈 영역(OF1)에 의해 노출된 임시층(11)의 일부에 프로브(16)의 팁부(16a)를 구성하는 물질을 전기 도금하거나 이외의 적합한 방법(하나의 예로서, 화학 기상 증착, 물리 기상 증착, 스퍼터 증착, 무전해 도금, 전자빔 증착 및 열적 증착)으로 증착할 수 있다. 이 경우, 팁부(16a)를 구성하는 물질은 팔라듐, 금, 로듐, 니켈, 코발트, 은, 백금, 전도성 질화물, 전도성 탄화물, 텅스텐, 티타늄, 몰리브덴, 레늄, 인듐, 오스뮴, 로듐, 구리, 난융금속 및 이들의 합금, 이들의 조합을 포함하는 적합한 물질일 수 있고 이에 한정되지 않는다.
임시층(11)에 의해 베이스 기판(10)에 팁부(16a)를 포함하는 타단(16a')이 부착된 프로브(16)는 다층 배선 기판(2)에 구비된 프로브 접속 패드(6)에 그 일단(16c)이 접합되는 과정이 수행될 수 있다.
도 4(a)는 베이스 기판(10)에 타단(16a')이 부착된 프로브(16)의 일단을 프로브 접속 패드(6)에 접합하는 과정을 확대하여 도시한 도이다.
도 4(a)에 도시된 바와 같이, 전도성 물질(C)인 프로브(16)의 타단(16a')이 부착된 베이스 기판(10)을 반전시킨 다음 다층 배선 기판(2)의 프로브 접속 패드(6)의 상측에 위치시키는 과정이 수행될 수 있다. 베이스 기판(10)에 부착되지 않은 프로브(16)의 일단(16c)은 하나의 예로서 프로브 접속 패드(6)에 구비되는 솔더층(20)에 의해 프로브 접속 패드(6)에 접합될 수 있다. 또는 솔더층(20) 이외에 공융 합금 접합(Eutectic bonding)으로 접합될 수도 있다. 이 경우에는 Ni/Sn, Ag/Sn/Cu, Ag/Sn, Cu/Sn, Au/Sn 조합 등으로 이루어지는 유테틱 본딩층으로 접합될 수 있다.
그런 다음 에천터를 이용하여 에칭 공정으로 베이스 기판(10)의 임시층(11)을 제거하는 과정이 수행될 수 있다. 본 발명에서 임시층(11)은 바람직하게는 Cu 재질로 구성될 수 있다. 따라서, 임시층(11)을 제거하기 위한 에천터로는 Cu 에천터가 이용될 수 있다. 도 4(b)에 도시된 바와 같이, 임시층(11)을 에칭하여 제거하는 과정에 의해 프로브(16)의 타단(16a')의 베이스 기판(10)으로부터 분리될 수 있다.
본 발명의 프로브 카드(1)는 양극산화막(30) 재질로 구성되는 다층 배선 기판(2)을 구비할 수 있다. 양극산화막(30) 재질의 다층 배선 기판(2)은 Cu 에첸터에 대한 내식성을 가질 수 있다. 따라서, 도 4(b)에 도시된 바와 같이, Cu에천터를 이용하여 임시층(11)을 제거하여 프로브(16)의 타단(16a')을 베이스 기판(10)으로부터 분리하는 과정을 수행하더라도 다층 배선 기판(2)의 표면이 식각되는 문제가 방지될 수 있다.
다시 말해, 본 발명의 프로브 카드(1)는 다층 배선 기판(2)의 표면이 에천터에 대한 내식성을 갖도록 구성으로 구비될 수 있다. 그러므로 에천터에 의한 표면의 손상없이 본 발명의 프로브 카드의 제작 방법을 이용하여 베이스 기판(10)상에서 복수개의 프로브(16)를 한꺼번에 제작한 다음, 프로브(16)가 구비된 베이스 기판(10)을 프로브 접속 패드(6) 상측에 위치시켜 프로브(16)의 일단을 프로브 접속 패드(6)에 일괄적으로 접합하고, 에칭 공정을 통해 베이스 기판(10)과 프로브(16)의 타단(16a')을 분리시켜 복수개의 프로브(16)를 프로브 접속 패드(6)에 일괄 부착하는 과정이 효과적으로 수행될 수 있다.
이로 인해 신속한 프로브(16) 접합 공정이 수행될 수 있게 된다. 그 결과 별도로 프로브(16)를 제작하여 프로브 접속 패드(6)에 프로브(16)를 접합함으로써 생산되는 프로브 카드(1)의 생산 속도를 향상시킬 수 있게 된다.
도 1 및 도 4에 도시된 바와 같이, 제1실시 예에 따른 프로브 카드(1)를 구성하는 다층 배선 기판(2)은 배리어층(BL)이 제거된 구조의 양극산화막(30)으로 구성되어 그 표면이 기공홀(30a)을 포함하는 다공층(PL)으로 구성될 수 있다. 이와 같은 경우에는 바람직하게는 베이스 기판(10)의 임시층(11)을 Cu 재질로 구성할 수 있다. 그런 다음 다층 배선 기판(2)의 상측에서 프로브(16)의 타단(16a')을 베이스 기판(10)으로부터 분리하는 과정에서 Cu 에천터를 이용할 수 있다. 양극산화막(30) 재질로 구성되어 표면이 다공층(PL)으로 구성되는 다층 배선 기판(2)은 Cu 에천터에 대한 내식성을 가지므로 프로브 접합 공정시 표면이 식각되는 문제가 방지될 수 있다.
이와는 달리, 다층 배선 기판(2)은 배리어층(BL) 및 다공층(PL)을 포함하는 양극산화막(30)으로 구성될 수 있다. 이 경우, 복수개의 단위 양극산화막 배선 기판(2a)이 적층되는 구조를 갖는 다층 배선 기판(2)은 프로브(16)가 구비되는 측의 표면이 배리어층(BL)으로 구성되도록 구비될 수 있다. 따라서, 다층 배선 기판(2)의 프로브 접속 패드(6)를 구비하는 측의 표면은 배리어층(BL)으로 구성될 수 있다. 다시 말해, 프로브 접속 패드(6)는 배리어층(BL)의 표면상에 구비될 수 있다.
프로브 접속 패드(6)를 구비하는 단위 양극산화막 배선 기판(2a)을 제외한 나머지 층의 단위 양극산화막 배선 기판(2a)은 배리어층(BL) 및/또는 다공층(PL)을 포함하여 구성될 수 있다. 다만, 다층 배선 기판(2)의 상, 하부 표면이 모두 배리어층(BL)으로 대칭되게 구성될 경우, 다층 배선 기판(2)의 표면의 밀도가 균일해지므로 고온의 환경에서의 휨 변형 방지 측면에서 보다 유리할 수 있다. 따라서, 바람직하게는 다층 배선 기판(2)의 상, 하부 표면이 배리어층(BL)으로 대칭되게 구성되는 구조로 단위 양극산화막 배선 기판(2a)을 구비할 수 있다.
도 5는 프로브 접속 패드(6)를 구비하는 표면이 배리어층(BL)으로 구성된 다층 배선 기판(2)에 본 발명의 프로브 카드의 제작 방법을 수행하여 프로브(16)를 접합하는 과정을 확대하여 개략적으로 도시한 도이다.
도 5(a)에 도시된 바와 같이, 전도성 물질(C)인 프로브(16)의 타단이 부착된 베이스 기판(10)을 양극산화막(30) 재질의 다층 배선 기판(2)의 프로브 접속 패드(6) 상측에 위시키는 과정이 수행될 수 있다. 그런 다음 프로브 접속 패드(6)에 구비된 솔더층(20)에 의해 베이스 기판(10)에 부착된 프로브(16)의 일단이 접합될 수 있다.
그런 다음 도 5(b)에 도시된 바와 같이, 에천터를 이용하여 베이스 기판(10)의 임시층(11)을 제거하여 복수개의 프로브(16)의 타단(16a')을 베이스 기판(10)으로부터 분리하는 공정이 이루어질 수 있다. 이로 인해 다층 배선 기판(2)의 프로브 접속 패드(6)에 복수개의 프로브(16)를 일괄적으로 접합하는 공정이 이루어질 수 있다.
프로브(16)가 접합되는 프로브 접속 패드(6)는 배리어층(BL)으로 구성된 다층 배선 기판(2)의 표면에 구비될 수 있다. 배리어층(BL)의 경우, 기공홀(30a)을 포함하는 다공층(PL)보다 알루미늄(Al) 성분을 상대적으로 다량 포함하고 있을 수 있다. 또한, 배리어층(BL)은 기공홀(30a)이 존재하지 않는 층으로서 다공층(PL)보다 밀도가 높을 수 있다. 이로 인해 배리어층(BL)은 다공층(PL)보다 상대적으로 화학적 내식성 측면에서 유리할 수 있다.
그러므로 프로브 접속 패드(6)의 상측에서 에천터를 이용하여 베이스 기판(10)으로부터 복수개의 프로브(16)의 타단(16a')을 분리하기 위한 공정이 수행되더라도 다층 배선 기판(2)의 표면이 에천터에 의해 손상되는 문제가 발생하지 않을 수 있다.
다층 배선 기판(2)이 표면이 배리어층(BL)으로 구성될 경우, 베이스 기판(10)의 임시층(11)은 앞서 도 2를 참조하여 설명한 바와 같이 알루미늄, 구리, 금, 티타늄, 텅스텐, 은 및 이들의 합금을 포함하는 재질로 구성될 수 있다. 베이스 기판(10)에서 임시층(11)을 제거하기 위해 이용되는 에천터는 임시층(11)을 구성하는 재질에 따라 적합한 에천터로 구비될 수 있다.
도 5에 도시된 바와 같이, 다층 배선 기판(2)의 표면이 배리어층(BL)으로 구성될 경우, 다층 배선 기판(2)의 표면이 다공층(PL)으로 구성된 경우보다 표면의 밀도가 높으므로 상대적으로 화학적 내식성이 강할 수 있다. 따라서 임시층(11)이 Cu(구리) 재질을 포함한 상기한 임시층(11)의 다른 구성 중 적어도 어느 하나로 구성되더라고 이를 제거하기 위한 에천터에 의해 표면이 손상되는 문제가 최소화될 수 있다.
이처럼 양극산화막 재질로 구성되고 내부에 수직 배선부(3) 및 수평 배선부(5)를 구비하고 표면에 프로브 접속 패드(6)를 구비하는 다층 배선 기판(2), 프로브 접속 패드(6)의 표면에 구비되는 솔더층(20), 솔더층(20)에 의해 일단이 프로브 접속 패드(6)에 연결되는 프로브(16)를 포함하여 구성되고 다층 배선 기판(2)의 표면은 배리어층(BL)으로 구성되는 프로브 카드는 표면의 밀도가 높은 구조로 형성되어 에천터에 대한 내식성이 강할 수 있다.
이로 인해 본 발명의 프로브 카드의 제작 방법을 이용하여 프로브(16)의 접합이 수행될 때 에천터로 인한 표면의 손상없이 프로브 접속 패드(6)에 일괄적으로 프로브(16)를 접합하고 베이스 기판(10)을 제거하는 공정이 가능할 수 있다. 그 결과 프로브 카드(1)를 제작하기 위한 프로브 접합 공정이 신속하게 이루어질 수 있다. 또한, 프로브 접합 공정시 프로브 카드(1)의 구성이 손상되는 문제가 발생하지 않으므로 내구성이 높은 프로브 카드를 효율적으로 제작할 수 있게 된다.
도 6은 본 발명의 제2실시 예에 따른 프로브 카드(1')를 개략적으로 도시한 도이고, 도 7은 본 발명의 프로브 카드(1, 1')를 구성하는 다층 배선 기판(2, 2')의 다양한 구조에 대한 실시 예를 개략적으로 도시한 도이다. 제2실시 예의 프로브 카드(1')는 본 발명의 프로브 카드의 제작 방법을 이용하여 프로브(16)를 구비할 수 있다. 제2실시 예의 프로브 카드(1')는 다층 배선 기판(2')이 양극산화막(30) 재질로 구성되는 양극산화막 배선 기판(40) 및 양극산화막 배선 기판(40)의 상부 또는 하부에 구비되고 소결 세라믹 재질로 구성되는 소결 세라믹 배선 기판(50)으로 구성된다는 점에서 제1실시 예의 프로브 카드(1)와 차이가 있다. 이를 제외한 나머지 구성 및 구조는 제1실시 예의 프로브 카드(1)와 동일하므로 특징적인 구성 및 구조에 대하여 중점적으로 설명한다.
다층 배선 기판(2')은 양극산화막(30) 재질로 구성되는 양극산화막 배선 기판(40) 및 양극산화막 배선 기판(40)의 상부 또는 하부에 구비되고 소결 세라믹 재질로 구성되는 소결 세라믹 배선 기판(50)으로 구성되어 그 표면이 소결 세라믹 재질로 구성될 수 있다.
양극산화막 배선 기판(40)은 복수개 적층되는 단위 양극산화막 배선 기판(2a)이 접합층(3)에 접합됨으로써 구비될 수 있다.
소결 세라믹 배선 기판(50)은 알루미나 분말 또는 뮬라이트 분말을 포함하는 세라믹 그린 시트를 고온 소결하여 소결된 배선 기판일 수 있다.
다층 배선 기판(2')을 구성하는 양극산화막 배선 기판(40)과 소결 세라믹 배선 기판(50)은 별도로 제작되어 접합층(3)에 의해 서로 접합될 수 있다. 이 경우, 접합층(3)은 단위 양극산화막 배선 기판(2a)을 접합하는 접합층(3)과 동일한 구성으로 이루어질 수 있다. 다만, 양극산화막 배선 기판(40)과 소결 세라믹 배선 기판(50)의 접합 방법은 이에 한정되지 않으며 공지된 이종 재질의 배선 기판 접합 방법으로 접합될 수도 있다.
본 발명의 프로브 카드(1')는 하나의 예로서 접합층(3)을 구비하여 양극산화막 배선 기판(40) 및 소결 세라믹 배선 기판(50)이 서로 접합되도록 할 수 있다.
도 7(a)에 도시된 바와 같이 양극산화막 배선 기판(40)의 상부에 소결 세라믹 배선 기판(50)이 구비될 경우, 소결 세라믹 배선 기판(50)의 표면상에는 프로브 접속 패드(6)가 구비되고 프로브 카드의 제작 방법에 의한 프로브(16) 접합 공정이 수행될 수 있다. 이 경우에는 다층 배선 기판(2')의 프로브(16)를 구비하는 과정이 직접적으로 수행되는 측이 소결 세라믹 배선 기판(50)으로 구성되는 구조일 수 있다.
소결 세라믹 배선 기판(50)의 경우, 고온 소결되는 과정에 의해 소결됨으로써 알칼리 용액을 포함한 에천터에 대한 내식성이 우수할 수 있다. 따라서 프로브(16) 접합 공정시 다층 배선 기판(2')의 표면이 식각되지 않고 프로브(16)를 일괄적으로 구비하는 과정이 효과적으로 이루어질 수 있다.
이와 같은 구조는 에천터에 대한 내식성이 강한 표면을 갖는 다층 배선 기판(2')에 프로브(16)를 일괄적으로 부착하는 공정을 수행함으로써 신뢰도 높은 제품을 신속하게 생산하는 효과를 발휘할 수 있다.
양극산화막 배선 기판(40)의 상부에 소결 세라믹 배선 기판(50)이 구비될 경우, 다층 배선 기판(2')은 프로브(16)를 구비하는 과정이 직접적으로 수행되는 최상부를 제외한 나머지 부분이 양극산화막 배선 기판(40)으로 이루어질 수 있다.
다시 말해, 다층 배선 기판(2')은 프로브(16)가 직접적으로 구비되는 최상부의 면적은 소결 세라믹 배선 기판(50)으로 이루어지고, 회로 기판(8) 단자(8a)와의 피치 간격을 보상하기 위한 나머지 면적은 양극산화막 배선 기판(40)으로 이루어질 수 있다. 이와 같은 구조는 다층 배선 기판(2')의 대부분의 면적이 양극산화막(30) 재질로 구성되는 구조이므로 고온의 분위기의 공정에서 유리할 수 있다.
도 6에서는 본 발명의 프로브 카드의 제작 방법을 이용하여 프로브(16)를 구비한 프로브 카드(1')가 웨이퍼(W)상의 전극 패드(WP)의 상측으로 위치한 상태를 도시한 도이다. 따라서, 프로브(16) 접합 공정을 수행한 다음 프로브(16)의 선단이 웨이퍼(W)의 전극 패드(WP)측으로 향하도록 반전시킨 상태일 수 있다.
이처럼 다층 배선 기판(2')은 프로브(16) 접합 공정이 수행되는 표면은 에천터에 대한 내식성이 강한 재질(구체적으로, 소결 세라믹 재질)로 구성되고 나머지 면적은 양극산화막(30) 재질로 구성될 수 있다. 이로 인해 다층 배선 기판(2')은 열변형이 적은 양극산화막(30) 재질의 장점과 알칼리 용액을 포함하는 에천터에 대한 내식성이 강한 소결 세라믹 재질의 장점을 동시에 구비할 수 있게 된다. 그 결과 본 발명의 프로브 카드의 제작 방법을 이용하여 다층 배선 기판(2')의 손상없이 프로브(16)가 일괄적으로 부착됨으로써 신속한 프로브 카드(1')의 생산이 가능할 수 있다.
이와는 달리, 도 7(b)에 도시된 바와 같이 다층 배선 기판(2')은 양극산화막 배선 기판(40)의 하부에 소결 세라믹 배선 기판(50)을 구비할 수도 있다. 이 경우, 양극산화막 배선 기판(40)은 다층 배선 기판(2')의 표면이 배리어층(BL)으로 구성되도록 구비되고 하부에 소결 세라믹 배선 기판(50)을 구비할 수 있다.
이와 같은 구조에서 다층 배선 기판(2')의 프로브(16)를 구비하는 과정이 직접적으로 수행되는 측은 양극산화막 배선 기판(40)으로 구성될 수 있다. 따라서 양극산화막 배선 기판(40)의 배리어층(BL)의 표면상에 프로브 접속 패드(6)가 구비될 수 있다.
양극산화막 배선 기판(40)의 하부에 소결 세라믹 배선 기판(50)이 구비될 경우, 강성이 높은 소결 세라믹 배선 기판(50)이 양극산화막 배선 기판(40)을 지지하는 구조일 수 있다. 이로 인해 다층 배선 기판(2')의 강성을 확보하는 측면에서 보다 효과적일 수 있다.
한편, 다층 배선 기판(2')은 양극산화막(30) 재질로 구성되는 양극산화막 배선 기판(40) 및 양극산화막 배선 기판(40)의 상부 또는 하부에 구비되고 수지 절연층으로 구성되는 수지 절연층 배선 기판(60)으로 구성될 수도 있다. 이 경우, 다층 배선 기판(2')의 표면은 수지 절연층으로 구성될 수 있다.
수지 절연층은 액정 폴리머(예를 들어, 폴리에스테르계의 액정 폴리머), 폴리이미드, 폴리에테르이미드 수지 또는 폴리아미드이미드 수지 등의 열가소성 수지 또는 에폭시 수지, 폴리아미드이미드 수지, 폴리이미드 수지 등의 수지 재료를 포함하여 구성될 수 있다.
하나의 예로서 수지 절연층을 열경화성 수지로 구성하고 이를 복수개 적층하여 수지 절연층 배선 기판(60)으로 제조할 경우, 수지 재료의 미경화물을 소정의 층형 등으로 성형해 적층하고 그 후 경화시켜 제작할 수 있다.
이와는 달리, 수지 절연층이 열가소성 수지로 구성될 경우, 필름형태의 열가소성 수지를 적층하고 가열하여 서로 밀착시킴으로써 수지 절연층 배선 기판(60)을 제작할 수도 있다.
수지 절연층 배선 기판(60)은 수지 절연층 일부에 CO2레이저나 YAG 레이저 등에 의한 레이저 가공, 리액티브 이온 에칭 또는 용제에 의한 에칭 등의 천공 가공으로 두께 방향으로 관통하는 관통 구멍이 형성될 수 있다. 그런 다음 관통 구멍 내에 스퍼터링법이나 증착법, 도금법, 도체 페이스트의 충전 등의 방법으로 비아도체를 형성하는 도체 재료를 충전함으로써 내부에 비아도체가 형성될 수 있다. 비아 도체는 다층 배선 기판(2)의 수직 배선부(4)일 수 있다.
수지 절연층 배선 기판(60)의 비아도체는 구리나 은, 팔라듐,금, 백금, 알루미늄, 크롬, 니켈, 코발트, 티타늄, 텅스텐 등의 금속 재료 또는 이들의 금속 재료 합금 재료로 구성될 수 있다. 이 경우, 비아도체는 상기한 금속 재료 분말을 유기 용제 및 바인더와 혼합하여 제작한 금속 페이스트를 관통 구멍내에 충전한 다음 가열하여 유기 성분을 제거함으로써 형성될 수도 있다. 하나의 예로서 도금법이나 스퍼터링법 등의 금속막 형성 기술을 병용할 수도 있다.
수지 절연층 배선 기판(60)을 구성하는 수지 절연층은 양극산화막 배선 기판(40)과의 열팽창률의 차이를 최소화하기 위하여 열팽창률이 산화 알루미늄질 소결체 또는 멀라이트질 소결체와 같은 정도의 수지 재료가 이용될 수 있다.
이와는 달리, 수지 절연층 배선 기판(60)은 폴리이미드 재질로 구성될 수도 있다. 폴리이미드 재질은 불용성, 내열성 및 내화학성의 특성이 우수할 수 있다. 이러한 폴리이미드 재질로 구성된 폴리이미드 배선 기판(60)은 양극산화막 배선 기판(40)과 별도로 제작되어 접합층(3)에 의해 서로 접합될 수 있다.
도 7(c)에 도시된 바와 같이 양극산화막 배선 기판(40)의 상부에 수지 절연층 배선 기판(60)이 구비될 경우, 수지 절연층 배선 기판(60)의 표만상에 프로브 접속 패드(6)가 구비될 수 있다. 이와 같은 구조에서 프로브(16)를 접합하기 위한 공정이 수행되는 측은 수지 절연층 재질로 구성될 수 있다. 이로 인해 에천터에 내식성을 갖는 표면으로 구성된 다층 배선 기판(2')이 구현될 수 있다.
하나의 예로서, 양극산화막 배선 기판(40)의 상부에 수지 절연층 배선 기판(60)이 구비되는 구조에서 수지 절연층 배선 기판(60)이 폴리이미드 재질로 구성되고, 베이스 기판(10)의 임시층(11)이 하나의 예로서 Cu 재질로 구성될 경우, 하나의 예로서 구리 에천터가 황산동수용액으로 구비될 수 있다.
황산동수용액은 구리와 반응하나 폴리이미드와는 반응하지 않는 용액이다. 따라서, 일단(16c)이 프로브 접속 패드(6)에 접합된 프로브(16)의 타단(16a')을 베이스 기판(10)으로부터 분리하기 위한 공정에서 Cu 재질의 임시층(11)을 제거할 때 구리 에천터에 의해 폴리이미드 배선 기판(60)이 손상되지 않을 수 있다.
이와는 달리, 도 7(d)에 도시된 바와 같이 양극산화막 배선 기판(40)의 하부에 수지 절연층 배선 기판(60)이 구비될 수도 있다. 이와 같은 구조에서 수지 절연층 배선 기판(60)은 내부에 구비되는 배선부(예를 들어 수직 배선부)의 협피치화 구현이 쉬울 수 있다.
다층 배선 기판(2')이 양극산화막 배선 기판(40) 및 수지 절연층 배선 기판(60)으로 구성될 경우, 전체 면적이 내열성을 갖는 재질로 구성될 수 있다. 따라서 고온의 환경(burn-in test 등)에서 유리할 수 있다.
또한, 양극산화막 배선 기판(40)의 상부에 수지 절연층 배선 기판(60)을 구비할 경우, 다층 배선 기판(2')이 내화학성이 우수한 폴리이미드 재질로 구성될 수 있다. 따라서, 프로브 (16) 접합 공정시 에천터에 의한 표면 손상 문제가 방지될 수 있다.
또한, 양극산화막 배선 기판(40)의 하부에 수지 절연층 배선 기판(60)이 구비할 경우, 밀도가 높고 알루미늄 성분을 다량 포함하여 상대적으로 내화학성이 우수한 배리어층(BL)이 다층 배선 기판(2')의 표면을 구성하도록 양극산화막 배선 기판(40)을 구비함으로써 다층 배선 기판(2')의 표면 강도의 저하가 최소화되도록 할 수 있다.
한편, 다층 배선 기판(2')은 상기한 양극산화막 배선 기판(40), 소결 세라믹 기판(50) 및 수지 절연층 배선 기판(60)을 모두 포함하여 구성되어 프로브 카드(1, 1')에 구비될 수도 있다. 이 경우, 양극산화막 배선 기판(40), 소결 세라믹 기판(50) 및 수지 절연층 배선 기판(60)의 적층 구조는 다양한 구조로 이루어질 수 있다. 이처럼 다층 배선 기판(2')이 양극산화막 배선 기판(40), 소결 세라믹 기판(50) 및 수지 절연층 배선 기판(60)을 모두 포함하여 구성될 경우, 각각의 배선 기판(40, 50, 60)을 구성하는 재질의 특성(구체적으로, 양극산화막 재질의 경우, 열변형 방지, 소결 세라믹 재질의 경우 높은 강성, 수직 재료층의 경우, 협피치 구현 용이)을 동시에 이용할 수 있으므로 보다 효과적인 다층 배선 기판(2')이 구현될 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
1: 프로브 카드 2: 다층 배선 기판
7: 인터포저 8: 회로 기판
16: 프로브

Claims (9)

  1. 베이스 기판의 표면에 임시층을 형성하고 상기 임시층의 표면에 마스킹 재료층을 형성한 다음 패터닝하여 오픈 영역을 형성하고 상기 오픈 영역에 전도성 물질을 충진하고 상기 전도성 물질을 제외한 상기 마스킹 재료층을 에칭 공정으로 제거하는 단계;
    내부에 복수의 수직 배선부 및 수평 배선부를 구비하고 양극산화막 재질로 구성되는 양극산화막 배선 기판을 포함하여 구성되는 다층 배선 기판을 제작하는 단계;
    상기 전도성 물질이 부착된 상기 베이스 기판을 상기 다층 배선 기판의 프로브 접속 패드 상측에 위치시키고 상기 전도성 물질의 일단을 상기 프로브 접속 패드에 접합하는 단계; 및
    에천터를 이용하는 에칭 공정으로 상기 베이스 기판의 상기 임시층을 제거하여 상기 전도성 물질의 타단을 상기 베이스 기판으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 프로브 카드의 제작 방법.
  2. 제1항에 있어서,
    상기 다층 배선 기판의 표면은 배리어층으로 구성되는 것을 특징으로 하는 로브 카드의 제작 방법.
  3. 제1항에 있어서,
    상기 다층 배선 기판을 제작하는 단계는,
    상기 양극산화막 배선 기판의 상부 또는 하부에,
    소결 세라믹 배선 기판을 접합하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제작 방법.
  4. 제1항에 있어서,
    상기 다층 배선 기판을 제작하는 단계는,
    상기 양극산화막 배선 기판의 상부 또는 하부에,
    수지 절연층으로 구성되는 수지 절연층 배선 기판을 접합하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 제작 방법.
  5. 내부에 수직 배선부 및 수평 배선부를 구비하고 표면에 프로브 접속 패드를 구비하는 다층 배선 기판; 및
    일단이 상기 프로브 접속 패드에 연결되는 프로브;를 포함하고,
    상기 다층 배선 기판은 양극산화막 재질로 구성되는 양극산화막 배선 기판을 포함하여 구성되어 상기 다층 배선 기판의 표면이 배리어층으로 구성되고, 상기 프로브 접속 패드는 상기 배리어층의 표면상에 구비되는 것을 특징으로 하는 프로브 카드.
  6. 제5항에 있어서,
    상기 다층 배선 기판은,
    상기 양극산화막 배선 기판의 하부에 구비되는 소결 세라믹 재질로 구성되는 소결 세라믹 배선 기판을 포함하는 것을 특징으로 하는 프로브 카드.
  7. 제5항에 있어서,
    상기 다층 배선 기판은,
    상기 양극산화막 배선 기판의 하부에 구비되는 수지 절연층으로 구성되는 수질 절연층 배선 기판을 포함하는 것을 특징으로 하는 프로브 카드.
  8. 내부에 수직 배선부 및 수평 배선부를 구비하고 표면에 프로브 접속 패드를 구비하는 다층 배선 기판; 및
    상기 프로브 접속 패드에 연결되는 프로브;를 포함하고,
    상기 다층 배선 기판은 양극산화막 재질로 구성되는 양극산화막 배선 기판 및 상기 양극산화막 배선 기판의 상부에 구비되는 소결 세라믹 재질로 구성되는 소결 세라믹 배선 기판을 포함하여 구성되고 상기 프로브 접속 패드는 상기 소결 세라믹 배선 기판의 표면상에 구비되는 것을 특징으로 하는 프로브 카드.
  9. 내부에 수직 배선부 및 수평 배선부를 구비하고 표면에 프로브 접속 패드를 구비하는 다층 배선 기판; 및
    상기 프로브 접속 패드에 연결되는 프로브;를 포함하고,
    상기 다층 배선 기판은 양극산화막 재질로 구성되는 양극산화막 배선 기판 및 상기 양극산화막 배선 기판의 상부에 구비되는 수지 절연층으로 구성되는 수지 절연층 배선 기판을 포함하여 구성되고 상기 프로브 접속 패드는 상기 수지 절연층 배선 기판의 표면상에 구비되는 것을 특징으로 하는 프로브 카드.
KR1020190174831A 2019-12-26 2019-12-26 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드 KR20210082662A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190174831A KR20210082662A (ko) 2019-12-26 2019-12-26 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드
TW109143128A TW202124967A (zh) 2019-12-26 2020-12-08 探針卡製造方法以及使用其製造之探針卡
US17/131,443 US20210199696A1 (en) 2019-12-26 2020-12-22 Method of manufacturing probe card and probe card manufactured using same
CN202011536482.4A CN113049861A (zh) 2019-12-26 2020-12-23 探针卡的制造方法及使用其制造的探针卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174831A KR20210082662A (ko) 2019-12-26 2019-12-26 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드

Publications (1)

Publication Number Publication Date
KR20210082662A true KR20210082662A (ko) 2021-07-06

Family

ID=76508047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174831A KR20210082662A (ko) 2019-12-26 2019-12-26 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드

Country Status (4)

Country Link
US (1) US20210199696A1 (ko)
KR (1) KR20210082662A (ko)
CN (1) CN113049861A (ko)
TW (1) TW202124967A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098090A (ko) * 2020-01-31 2021-08-10 (주)포인트엔지니어링 프로브 헤드 및 이를 포함하는 프로브 카드
US11125781B1 (en) * 2020-06-03 2021-09-21 Dyi-chung Hu Integrated substrate and manufacturing method thereof
CN116930576A (zh) * 2023-09-13 2023-10-24 长电集成电路(绍兴)有限公司 一种探针卡测试结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823527B1 (ko) 2016-06-09 2018-01-30 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823527B1 (ko) 2016-06-09 2018-01-30 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Also Published As

Publication number Publication date
CN113049861A (zh) 2021-06-29
US20210199696A1 (en) 2021-07-01
TW202124967A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US20210199696A1 (en) Method of manufacturing probe card and probe card manufactured using same
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
US20060076967A1 (en) Membrane with bumps, method of manufacturing the same, and method of testing electrical circuit
US11497126B2 (en) Multilayer wiring board and probe card including same
JP2008089461A (ja) 半導体集積回路検査用プローバ
JP2011043377A (ja) 検査用接触構造体
US20120229160A1 (en) Wiring board for electronic parts inspecting device and its manufacturing method
KR102361397B1 (ko) 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
JP2013083620A (ja) プローブカード及びその製造方法
KR102385660B1 (ko) 다층 배선 기판
US20210123949A1 (en) Metal probe structure and method for fabricating the same
JPH0763787A (ja) プローブ構造
JP2004214586A (ja) 多層配線基板
CN111511092A (zh) 多层布线基板及包括其的探针卡
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP5058032B2 (ja) コンタクトプローブの製造方法
KR20210054215A (ko) 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드
US20130162280A1 (en) Probe card and method of manufacturing the same
KR20210130453A (ko) 양극산화막 몰드 및 양극산화막 몰드 제조 방법 및 프로브 반제품 및 프로브 반제품 제조 방법 및 프로브 카드 및 프로브 카드 제조 방법
JP2008241594A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2007234659A (ja) 基板およびそれを用いた電子装置
JP2022014122A (ja) 配線基板
JP2004165291A (ja) ビアホール付きセラミック基板及びその製造方法
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板
JP2005268517A (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination