CN102742372B - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN102742372B
CN102742372B CN201080062047.0A CN201080062047A CN102742372B CN 102742372 B CN102742372 B CN 102742372B CN 201080062047 A CN201080062047 A CN 201080062047A CN 102742372 B CN102742372 B CN 102742372B
Authority
CN
China
Prior art keywords
mentioned
conductor
insulating barrier
wiring layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080062047.0A
Other languages
English (en)
Other versions
CN102742372A (zh
Inventor
长沼伸幸
高桥通昌
青山雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102742372A publication Critical patent/CN102742372A/zh
Application granted granted Critical
Publication of CN102742372B publication Critical patent/CN102742372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

电路板(100)具有：从第一面向第二面依次层叠的第一绝缘层(10a)、第二绝缘层(20a)以及第三绝缘层(30a)；第一导体(13)，其是对贯通第一绝缘层(10a)的第一孔(13a)填充镀膜而成的；第二导体(21)，其是对贯通第二绝缘层(20a)的第二孔(21a)填充导电性糊剂而成的；以及第三导体(33)，其是对贯通第三绝缘层(30a)的第三孔(33a)填充镀膜而成的。并且，第一导体(13)、第二导体(21)以及第三导体(33)同轴配置且相互导通。

Description

电路板及其制造方法
技术领域
本发明涉及一种具有多层芯部的电路板及其制造方法。
背景技术
在专利文献1中公开的电路板的芯部是两片电路基板夹持粘接部件而构成的。粘接部件具有填充了导电性糊剂的贯通孔。
在专利文献2中公开的电路板的芯部是两片以上的基板层叠而构成的，上述基板具有填充了导电性糊剂的贯通孔。
专利文献1：日本专利申请公开平7-147464号公报
专利文献2：日本专利申请公开平7-263828号公报
发明内容
发明要解决的问题
专利文献1所记载的电路板没有构成考虑了布线空间的结构。具体地说，各层的形成在孔内的导体(层间连接导体等)没有构成堆叠体结构，因此认为布线空间被压缩，不利于形成高密度布线。
另外，在专利文献2所记载的电路板中，在所有层的孔内填充导电性糊剂，因此认为导通电阻变高。
本发明是鉴于这种情形而完成的，目的在于容易地制造一种电特性优异的电路板。
用于解决问题的方案
本发明的第一观点所涉及的电路板将表面和背面中的一面设为第一面，将另一面设为第二面，该电路板具有：从上述第一面向上述第二面依次层叠的第一绝缘层、第二绝缘层以及第三绝缘层；第一导体，其是对贯通上述第一绝缘层的第一孔填充镀膜而成的；第二导体，其是对贯通上述第二绝缘层的第二孔填充导电性糊剂而成的；以及第三导体，其是对贯通上述第三绝缘层的第三孔填充镀膜而成的，其中，上述第一导体、上述第二导体以及上述第三导体同轴配置且相互导通。
本发明的第二观点所涉及的电路板的制造方法包括以下步骤：准备第一绝缘层，该第一绝缘层具有对贯通孔填充镀膜而成的第一导体；准备第二绝缘层，该第二绝缘层具有对贯通孔填充导电性糊剂而成的第二导体；准备第三绝缘层，该第三绝缘层具有对贯通孔填充镀膜而成的第三导体；以将上述第一导体、上述第二导体以及上述第三导体同轴配置的方式，由上述第一绝缘层和上述第三绝缘层夹持上述第二绝缘层来形成层叠体；以及对上述层叠体进行加压和加热，来使上述第一导体、上述第二导体以及上述第三导体相互导通。
此外，“准备”除了购买材料、部件来自己制造以外，还包括购买成品来使用的情况等。
另外，“加压和加热”可以同时进行，也可以分开进行。
发明的效果
根据本发明，能够容易地制造出电特性优异的电路板。
附图说明
图1是本发明的实施方式所涉及的电路板的截面图。
图2A是表示填充堆叠体的第一配置的俯视图。
图2B是表示填充堆叠体的第二配置的俯视图。
图3是用于说明填充堆叠体的尺寸、形状的截面图。
图4是用于说明填充堆叠体的尺寸、形状的俯视图。
图5是表示本发明的实施方式所涉及的电路板的制造方法的流程图。
图6A是用于说明第二基板的制造方法的第一工序的图。
图6B是用于说明图6A的工序的后续的第二工序的图。
图6C是用于说明图6B的工序的后续的第三工序的图。
图7是表示制造出的第二基板的图。
图8A是用于说明第一基板和第三基板的制造方法的第一工序的图。
图8B是用于说明图8A的工序的后续的第二工序的图。
图8C是用于说明图8B的工序的后续的第三工序的图。
图9A是表示制造出的第一基板的图。
图9B是表示制造出的第三基板的图。
图10是用于说明形成层叠体的工序的图。
图11是用于说明加压工序的图。
图12A是用于说明在绝缘层中形成孔的工序的图。
图12B是用于说明镀处理工序的图。
图13是表示变更了填充堆叠体的数量的其它例的截面图。
图14是表示图13的例子的第一配置的俯视图。
图15是表示图13的例子的第二配置的俯视图。
图16是表示没有配置成同心圆状的全栈结构的截面图。
图17是表示不是全栈结构的电路板的截面图。
图18是表示变更了填充堆叠体的尺寸的其它例的俯视图。
图19A是表示填充导体等的横截面的形状的第一其它例的图。
图19B是表示填充导体等的横截面的形状的第二其它例的图。
图19C是表示填充导体等的横截面的形状的第三的其它例的图。
图20是表示组合了非相似的图形的填充导体及其连接盘的例子的图。
图21是表示填充导体的纵截面的形状的第一其它例的图。
图22是表示填充导体的纵截面的形状的第二其它例的图。
图23是表示内置有电子部件的电路板的一例的图。
图24是表示表面安装了电子部件的电路板的一例的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。此外，在图中，箭头Z1、Z2分别指与电路板的主面(表面和背面)的法线方向(或者芯基板的厚度方向)相当的电路板的层叠方向。另一方面，箭头X1、X2以及Y1、Y2分别指与层叠方向正交的方向(与电路板的主面平行的方向)。电路板的主面为X-Y平面。另外，电路板的侧面为X-Z平面或者Y-Z平面。
关于填充导体或者其孔，将与Z方向正交的截面(X-Y平面)称为横截面。另外，将与Z方向平行的截面(X-Z平面或者Y-Z平面)称为纵截面。
在本实施方式中，将朝向相反的法线方向的两个主面称为第一面(Z1侧的面)、第二面(Z2侧的面)。即，第一面的相反侧的主面为第二面，第二面的相反侧的主面为第一面。在层叠方向上，将接近芯一侧称为下层(或者内层侧)，将远离芯一侧称为上层(或者外层侧)。
除了将包括能够作为电路等的布线(也包括接地)而发挥功能的导体图案的层称为布线层以外，还将仅由满图案形成的层称为布线层。将在孔内形成的导体中的形成于孔的壁面(侧面和底面)上的导体膜称为保形导体，将填充到孔内的导体称为填充导体。布线层除了包括上述导体图案以外，有时还包括填充导体的连接盘等。
镀处理是指使导体(例如金属)层状地沉积在金属、树脂等的表面以及所沉积的导体层(例如金属层)。镀处理除了电解镀、无电解镀等湿式镀以外，还包括PVD(Physical VaporDeposition：物理气相沉积)、CVD(Chemical Vapor Deposition：化学气相沉积)等干式镀。
如果没有特别指定，则孔或者柱体(突起)的“宽度”在圆的情况下意味着直径，在圆以外的情况下意味着(截面积/π)。
在孔或者柱体(突起)呈锥形的情况下，能够比较对应部位的值、平均值或者最大值等中与作用和效果相应的最佳值，来判断两个以上的孔或者突起的“宽度”是否一致。关于形成在面上的线状图案，将与线正交的方向中的、与形成面平行的方向的尺寸称为“宽度”，将与形成面正交的方向的尺寸称为“高度”或者“厚度”。另外，将从线的一端至另一端的尺寸称为“长度”。但是，在明确记载是指其它尺寸的情况下，并不限定于这些。
本实施方式的电路板100为印刷电路板。如图1所示，电路板100具备第一基板10、第二基板20、第三基板30、绝缘层40a、50a、布线层41、51以及填充导体42、52(第四导体)。第一基板10、第二基板20以及第三基板30相当于芯部。芯部上层的绝缘层40a和50a等相当于积层部。
在电路板100中，芯部(第一基板10、第二基板20以及第三基板30)的填充导体以及积层部的填充导体42和52同轴配置(轴L1上、轴L2上)，填充堆叠体S1、S2沿Z方向延伸设置。填充堆叠体S1和S2分别与电路板100两面的导体图案、即第一面上的布线层41和第二面上的布线层51相互电连接。填充堆叠体S1和S2的配置、数量是任意的。填充堆叠体S1或者S2可以例如图2A所示那样在电路板100两端分别各配置一个，也可以例如图2B所示那样在电路板100的四角分别各配置一个。填充堆叠体的数量也可以是一个(详细参照后述的图13~图15)。
第一基板10具有第一绝缘层10a、布线层11、12以及第一填充导体13(第一导体)。在第一绝缘层10a中形成有贯通第一绝缘层10a的第一孔13a。对第一孔13a填充镀膜来构成第一填充导体13。第一填充导体13的第一面侧与连接盘131相连接，第一填充导体13的第二面侧与连接盘132相连接。连接盘131包括在布线层11中，连接盘132包括在布线层12中。
第一绝缘层10a例如由环氧树脂构成。环氧树脂例如优选通过树脂浸渍处理而包括玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等加强材。加强材为热膨胀率小于主材料(在本实施方式中为环氧树脂)的材料。
布线层11、12例如由铜箔和铜镀膜构成。另外，第一填充导体13例如由铜镀膜构成。后面说明第一填充导体13的尺寸、形状等。
第三基板30具有第三绝缘层30a、布线层31、32以及第三填充导体33(第三导体)。在第三绝缘层30a中形成有贯通第三绝缘层30a的第三孔33a。对第三孔33a填充镀膜来构成第三填充导体33。第三填充导体33的第一面侧与连接盘331相连接，第三填充导体33的第二面侧与连接盘332相连接。连接盘331包括在布线层31中，连接盘332包括在布线层32中。
第三绝缘层30a例如由环氧树脂构成。环氧树脂例如优选通过树脂浸渍处理而包括玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等加强材。加强材为热膨胀率小于主材料(在本实施方式中为环氧树脂)的材料。
布线层31、32例如由铜箔和铜镀膜构成。另外，第三填充导体33例如由铜镀膜构成。后面说明第三填充导体33的尺寸、形状等。
第二基板20具有第二绝缘层20a、第二填充导体21(第二导体)。在第二绝缘层20a中形成有贯通第二绝缘层20a的第二孔21a。第二填充导体21的第一面侧与连接盘132相连接，第二填充导体21的第二面侧与连接盘331相连接。
对第二孔21a填充导电性糊剂来构成第二填充导体21。导电性糊剂是指将具有导电性的微颗粒以规定浓度混合至具有粘性的粘合剂中而得到的糊剂。粘合剂是指颗粒间相连接的树脂等。导电性糊剂与镀膜不同。
第二绝缘层20a例如由环氧树脂构成。环氧树脂例如优选通过树脂浸渍处理而包括玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等加强材。加强材为热膨胀率小于主材料(在本实施方式中为环氧树脂)的材料。
第二填充导体21的导电性糊剂例如为铜糊剂。后面说明第二填充导体21的尺寸、形状等。
在第一绝缘层10a的第一面侧层叠绝缘层40a，在第三绝缘层30a的第二面侧层叠绝缘层50a。绝缘层40a、50a相当于层间绝缘层。在绝缘层40a中形成有贯通绝缘层40a的孔42a。另外，在绝缘层50a中形成有贯通绝缘层50a的孔52a。绝缘层40a具有填充导体42，绝缘层50a具有填充导体52。对孔42a填充镀膜来构成填充导体42，对孔52a填充镀膜来构成填充导体52。在绝缘层40a的第一面形成布线层41，在绝缘层50a的第二面形成布线层51。
布线层41和51例如由铜箔和铜镀膜构成。另外，作为绝缘层40a和50a的材料，例如能够使用使玻璃纤维或者芳族聚酰胺纤维等基材浸渍到环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂而得到的材料。
填充导体42和52例如由铜镀膜构成。填充导体42的形状例如为从第二面侧朝向第一面侧扩大的呈锥形的锥形圆柱(圆锥台)。填充导体52的形状例如为从第一面侧朝向第二面侧扩大的呈锥形的锥形圆柱(圆锥台)。
填充导体42、第一填充导体13、第二填充导体21、第三填充导体33以及填充导体52在轴L1上和轴L2上从第一面侧朝向第二面侧依次层叠。相邻的填充导体之间紧密接合(接触)并相互导通。在轴L1上形成填充堆叠体S1，在轴L2上形成填充堆叠体S2。填充堆叠体S1和S2各自形成为所有层的填充导体同轴配置的结构，即所谓的全栈结构。因此，易于确保布线空间，布线图案的设计自由度高。另外，能够省略X方向或者Y方向的布线，因此能够实现缩短层间连接中的布线长度。此外，全栈结构并非必须的结构(参照后述的图17)。
对于本实施方式的电路板100，作为芯部的中间层，具有第二基板20。并且，填充到第二基板20的第二填充导体21的导体并不仅是金属，因此认为电路板100对落下冲击、热冲击的抵抗性强。
另一方面，配置于第二基板20的两侧(第一面侧、第二面侧)的第一基板10、第三基板30分别具有由镀膜构成的填充导体(第一填充导体13、第三填充导体33)。通常，镀膜的电阻低于导电性糊剂的电阻。因此，认为本实施方式的电路板100的电阻小于所有层具有导电性糊剂的电路板的电阻。因而，能够期望能效的提高等。
以下，参照图3(截面图)以及图4(图3的俯视图)说明第一填充导体13、第二填充导体21以及第三填充导体33的尺寸、形状。
在图3中，芯部中的第一绝缘层10a的厚度T11、第二绝缘层20a的厚度T12以及第三绝缘层30a的厚度T13例如分别为100μm~200μm。另一方面，积层部中的绝缘层40a的厚度T21和绝缘层50a的厚度T22例如分别为60μm。
另外，芯部中的布线层11的厚度T2、布线层12的厚度T3、布线层31的厚度T4以及布线层32的厚度T5例如分别为30μm。另一方面，积层部中的布线层41的厚度T1和布线层51的厚度T6例如分别为25μm。
如上所述，在本实施方式的电路板100中，第一绝缘层10a的厚度T11、第二绝缘层20a的厚度T12以及第三绝缘层30a的厚度T13中的任一个均大于绝缘层40a的厚度T21和绝缘层50a的厚度T22。另外，布线层11的厚度T2、布线层12的厚度T3、布线层31的厚度T4以及布线层32的厚度T5中的任一个均大于布线层41的厚度T1和布线层51的厚度T6。当设为这种尺寸时，有利于阻抗控制。以下，说明该情况。
在印刷电路板中，要求匹配为固定的阻抗值，需要对其进行测量和管理。在测量实际的阻抗值时，在内层形成带状线、微带来进行测量。在带状线、微带中，绝缘体(绝缘层)的厚度越大阻抗越大，传输线路(布线层)的宽度、厚度越大阻抗越小，因此在设为使用薄绝缘层来进行阻抗控制时，要求与此相应地将成为测量对象的传输线路形成为细线。当传输线路为细线时，其形成困难，因此阻抗处于允许范围外的风险增加，担心成品率下降。为了避免这些，还考虑在正上方的绝缘层设置没有布线层的空白区域，使用两层的绝缘层来模拟地进行阻抗控制。但是，在这种方法中，包括空白区域在内的阻抗控制所占据的电路板上的空间增加，因此有可能明显阻碍高密度布线设计。对于这一点，在本实施方式的电路板100中，第一~第三绝缘层10a、20a、30a的厚度T11~T13大。如果厚度T11~T13大，则能够与此相应地增大成为测量对象的传输线路的宽度、厚度。其结果是，阻抗控制变得容易。而且，由于形成在这些绝缘层上的布线层的厚度即厚度T2~T5大，因此容易形成芯部中的布线层。
此外，如果第一绝缘层10a的厚度T11、第二绝缘层20a的厚度T12以及第三绝缘层30a的厚度T13中的至少一个大于绝缘层40a的厚度T21和绝缘层50a的厚度T22，则得到与上述效果相同的效果。但是，在该情况下效果减小。另外，如果布线层11的厚度T2、布线层12的厚度T3、布线层31的厚度T4以及布线层32的厚度T5中的至少一个大于布线层41的厚度T1和布线层51的厚度T6，则得到与上述效果相同的效果。但是，在该情况下效果减小。
如图3以及图4所示，第一填充导体13(或者第一孔13a)和第三填充导体33(或者第三孔33a)的形状是圆柱。因此，第一填充导体13、第三填充导体33的宽度分别为均匀的宽度D2、D7。因而，第一孔13a的第二面侧的开口132a的宽度也为D2，第三孔33a的第一面侧的开口331a的宽度也为D7。另一方面，第二填充导体21(或者第二孔21a)的形状为从第一面侧朝向第二面侧扩大那样形成锥形的锥形圆柱(圆锥台)。因而，第二孔21a的第二面侧的开口212的宽度D5大于第二孔21a的第一面侧的开口211的宽度D4。此外，并不限定于此，第一填充导体13等的形状是任意的(参照后述的图19A~图22)。
连接盘131的宽度D1例如为250μm，第一填充导体13的宽度D2例如为75μm，连接盘132的宽度D3例如为350μm，第二孔21a的第一面侧的开口211的宽度D4例如为130μm，第二孔21a的第二面侧的开口212的宽度D5例如为200μm，连接盘331的宽度D6例如为350μm，第三填充导体33的宽度D7例如为75μm，连接盘332的宽度D8例如为250μm。
第二孔21a的第一面侧的开口211的宽度D4大于第一孔13a的第二面侧的开口132a的宽度D2(D4>D2)，并且，第二孔21a的第二面侧的开口212的宽度D5大于第三孔33a的第一面侧的开口331a的宽度D7(D5>D7)。这样，通过将需要双面对准的第二填充导体21的宽度设为较大，第一填充导体13、第二填充导体21以及第三填充导体33的定位变得容易。此外，这些关系“D4>D2”和“D5>D7”并不必须成立。在例如这些关系中的仅一个成立的情况下，也得到与上述效果相同的效果。但是，当两者成立时，效果成倍数增加。
连接盘132的宽度D3大于连接盘131的宽度D1(D3>D1)，连接盘331的宽度D6大于连接盘332的宽度D8(D6>D8)。由于连接盘132的宽度D3和连接盘331的宽度D6大，因此在后述的加压工序(图11)中容易确保与第二填充导体21之间的连接面积。第一填充导体13、第二填充导体21以及第三填充导体33的定位也变得容易。另外，由于连接盘131的宽度D1和连接盘332的宽度D8小，因此容易确保布线空间，布线图案的设计自由度高。此外，这些关系“D3>D1”和“D6>D8”并非必须成立。在例如这些关系中的仅一个成立的情况下，也得到与上述效果相同的效果。但是，当两者成立时，效果成倍数增加。
在通过镀处理形成填充导体的情况下，在填充导体的表面容易产生凹部。在此，在本实施方式中，说明形成有这种凹部的情况。即，如图3所示，在第一填充导体13的第一面侧端面(连接盘131的表面)的中央部形成凹部131b，在第一填充导体13的第二面侧端面(连接盘132的表面)的中央部形成凹部132b。在第三填充导体33的第一面侧端面(连接盘331的表面)的中央部形成凹部331b，在第三填充导体33的第二面侧端面(连接盘332的表面)的中央部形成凹部332b。这种凹部132b等容易导致产生空穴。然而，电路板100的芯部中的第二填充导体21由流动性大的导电性糊剂构成。并且，第二填充导体21的导电性糊剂进入到凹部132b和331b。因此，使用导电性糊剂使凹部132b和331b平坦化，抑制产生空穴。
如图4所示，在本实施方式中，连接盘131、第一填充导体13、连接盘132、第二填充导体21(开口211、开口212)、连接盘331、第三填充导体33以及连接盘332被配置成同心圆状。由此，实现接触面积的增加、布线长度的缩短。其结果是得到良好的电特性。但是，它们的中心并不必须一致(参照后述的图16、图17)。
例如通过图5示出的过程来制造上述电路板100。
在步骤S11中，准备第一基板10、第二基板20以及第三基板30。
图6A~图6C示出第二基板20的制造方法。
首先，如图6A所示，准备第二绝缘层20a(初始材料)。在该阶段中，第二绝缘层20a为预浸料(半固化状态的粘接片)。第二绝缘层20a的材料如上所述例如是加入了加强材的环氧树脂。
接着，如图6B所示，利用激光在第二绝缘层20a中形成第二孔21a。第二孔21a贯通第二绝缘层20a。之后，根据需要进行去沾污、软蚀刻。
接着，如图6C所示，使用刮板2001对第二绝缘层20a印刷导电性糊剂。由此，将导电性糊剂填充到第二孔21a，形成第二填充导体21。其结果是，如图7所示那样完成第二基板20。此外，也可以对双面(第一面和第二面)粘贴脱模薄膜，或者在双面形成粘接剂层，或者使用低粘度的导电性糊剂来填充第二孔21a并在其上面追加高粘度的导电性糊剂等来使导电性糊剂从双面突出。
图8A~图8C示出第一基板10和第三基板30的制造方法。
首先，如图8A所示，准备双面覆铜层叠板1000(初始材料)。双面覆铜层叠板1000具有绝缘层1000a、铜箔1001和1002。在绝缘层1000a的第一面形成铜箔1001，在绝缘层1000a的第二面形成铜箔1002。绝缘层1000a的材料例如为加入了加强材的环氧树脂。
接着，如图8B所示，利用激光在双面覆铜层叠板1000中形成孔1003。孔1003贯通双面覆铜层叠板1000。之后，根据需要进行去沾污、软蚀刻。
接着，如图8C所示，通过铜的板面镀(通孔镀处理和整面镀处理)在孔1003内填充镀膜1004。虽然省略图示，但是在形成上述凹部131b、132b、331b、332b的情况下，在该时刻形成在镀膜1004的表面(特别是孔1003的中央部)。在制造第一基板10和第三基板30中的任一个的情况下，到此为止的制造工序是相同的。在此，绝缘层1000a相当于第一绝缘层10a或者第三绝缘层30a。填充到孔1003中的镀膜1004相当于第一填充导体13或者第三填充导体33。
接着，如图9A或者图9B所示，例如通过光刻技术来对第一基板10和第三基板30的各自的绝缘层1000a(第一绝缘层10a或者第三绝缘层30a)两面的导体层进行图案形成。各图案形成为满足上述尺寸等(参照图3以及图4)。由此，在第一绝缘层10a的第一面、第二面形成布线层11、12，在第三绝缘层30a的第一面、第二面形成布线层31、32。其结果是完成第一基板10和第三基板30。
接着，在图5的步骤S12中，如图10所示，以将第一填充导体13、第二填充导体21以及第三填充导体33同轴配置(轴L1和轴L2)的方式，来层叠铜箔3001、绝缘层40a、第一基板10、第二基板20、第三基板30、绝缘层50a以及铜箔3002。由此，形成层叠体100a。第二绝缘层20a被第一绝缘层10a和第三绝缘层30a夹持，进一步，它们的层叠体被绝缘层40a和50a夹持。在该阶段中，绝缘层40a和50a为预浸料(半固化状态的粘接片)。但是，还能够代替预浸料而使用RCF(Resin Coated copper Foil：涂树脂铜箔)等。
示出该阶段中的各结构部件的热膨胀率的一例。第一填充导体13的热膨胀率例如为17ppm/℃，第二填充导体21的热膨胀率例如为30ppm/℃~40ppm/℃，第三填充导体33的热膨胀率例如为17ppm/℃。第一绝缘层10a和第三绝缘层30a的热膨胀率例如为12ppm/℃~14ppm/℃，第二绝缘层20a的热膨胀率例如为11ppm/℃~13ppm/℃，绝缘层40a和50a的热膨胀率例如为12ppm/℃~14ppm/℃。此外，在使用RCF的情况下，绝缘层40a和50a的热膨胀率例如为60ppm/℃~80ppm/℃。
接着，在图5的步骤S13中，如图11所示，对层叠体100a进行集中加热加压。即，同时进行加压和加热处理。通过加压和加热，预浸料(第二绝缘层20a等)固化，部件彼此附着。其结果是层叠体100a一体化。相邻的填充导体之间紧密接合(接触)，第一填充导体13、第二填充导体21以及第三填充导体33相互导通。第二填充导体21的导电性糊剂进入到凹部132b和331b(图3)。另外，通过刚性高的连接盘331和连接盘132来从两侧(Z1侧和Z2侧)压缩第二填充导体21。此外，也可以将加压和加热处理分多次来进行。另外，也可以分开进行加热处理和加压，但是同时进行效率高。也可以在加热加压之后另外进行用于一体化的加热处理。
接着，在图5的步骤S14中，形成填充导体42和52以及导体图案(布线层41和51)。
如图12A所示，例如利用激光在绝缘层40a中形成孔42a，在绝缘层50a中形成孔52a。之后，根据需要进行去沾污、软蚀刻。
接着，如图12B所示，例如通过铜的板面镀(例如化学镀铜和电镀铜)，对孔42a填充镀膜3003，对孔52a填充镀膜3004。由此，形成填充导体42和52。填充导体42和52被配置在与第一填充导体13、第二填充导体21以及第三填充导体33相同的轴(轴L1和轴L2)上。
接着，例如通过光刻技术来对两面的导体层进行图案形成。由此，如前面的图1所示，在绝缘层40a上形成布线层41，在绝缘层50a上形成布线层51。其结果是完成电路板100。之后，能够例如在最外层形成外部连接端子，通过该外部连接端子将电路板100与其它电路板相连接或者在电路板100上安装电子部件。
此外，导体图案的形成方法是任意的。例如也可以通过使用抗镀层来选择性地仅对图案部进行镀处理的方法即所谓的图案镀法，来形成布线层41和51。
在本实施方式的电路板100的制造方法中，对芯部(第一基板10、第二基板20、第三基板30)和积层部的最下层的绝缘层(绝缘层40a、50a)一起进行加压(参照图10以及图11)。因此，能够以较少加压次数来制造电路板100。
另外，加热加压前的第二绝缘层20a由预浸料构成，因此第二绝缘层20a与第一绝缘层10a、第三绝缘层30a之间的粘接性高。
以上，说明了本发明的实施方式所涉及的电路板及其制造方法，但是本发明并不限定于上述实施方式。
填充堆叠体的数量是任意的。例如图13(截面图)以及图14(图13的俯视图)所示，填充堆叠体S的数量也可以是一个。填充堆叠体S可以如图14所示那样偏离电路板100的中央地进行配置，也可以如图15所示那样配置在电路板100的中央(例如重心位置)。
如图16所示，即使不将连接盘131、第一填充导体13、连接盘132、第二填充导体21(开口211、开口212)、连接盘331、第三填充导体33以及连接盘332配置成同心圆状，也能够将电路板100设为全栈结构。
全栈结构并非是必须的结构。例如图17所示，只要至少第一填充导体13、第二填充导体21以及第三填充导体33同轴配置，就得到上述的布线长度缩短等效果。但是，全栈结构的效果更大。
连接盘131的宽度D1与连接盘332的宽度D8、第一填充导体13的宽度D2与第三填充导体33的宽度D7、连接盘132的宽度D3与连接盘331的宽度D6各组(对)的尺寸并不必须相同。如图18所示，也可以将这些组的尺寸设为不同。
填充导体、其连接盘的横截面(X-Y平面)的形状并不限定于圆(真正的圆)而是任意的。这些面的形状例如可以如图19A所示那样是正方形，也可以是正六边形、正八边形等其它正多边形。此外，多边形的角的形状是任意的，例如可以是直角、锐角、锐角，也可以带有圆角。但是，在防止热应力集中方面，优选角带有圆角。
另外，上述横截面的形状可以是椭圆，也可以是长方形、三角形等。
上述圆、椭圆、正多边形具有容易与孔的形状相似这种优点。
另外，作为上述横截面的形状，如图19B或者图19C所示那样，十字形或者正多角星形等从中心起放射状地引出直线而得到的形状(将多个叶片放射状地配置而得到的形状)也有效。
作为填充导体及其连接盘的形状，也可以将上述形状任意地进行组合来使用。例如图20所示，对于填充导体及其连接盘，也可以组合非相似的图形。
填充导体的纵截面的形状也是任意的。也可以例如图21所示那样，将第一填充导体13和第三填充导体33的形状设为锥形圆柱(圆锥台)。另外，也可以将第二填充导体21的形状设为圆柱。并且，也可以如图22所示那样，将第一填充导体13和第三填充导体33的形状设为鼓形。另外，也可以将第二填充导体21的形状设为鼓形。当将孔的形状设为鼓形时，开口部的直径大于孔的中间部的直径，因此镀处理的填充性提高。其结果是表面平坦性提高。
电路板100也可以具有电子部件而成为电子设备。
可以例如图23所示那样，在电路板100中内置多个电子部件4001。在图23的例子中内置了两个电子部件4001，但是电子部件的数量是任意的。例如也可以在电路板100中仅内置一个电子部件。根据内置电子部件的电路板100，能够实现电子设备的高功能化。
另外，也可以例如图24所示那样，在电路板100表面安装多个电子部件4002。在图24的例子中安装了两个电子部件4002，但是电子部件的数量是任意的。例如也可以在电路板100上仅安装一个电子部件。
对于其它点也同样地，在不脱离本发明的宗旨的范围内能够任意地变更电路板100的结构及其结构要素的种类、性能、尺寸、材质、形状、层数或者配置等。
电路板100的层数是任意的。例如为了实现高功能化等，例如也可以在完成图1示出的结构之后，进一步层叠而设为更多层的电路板。或者也可以设为更少层(例如仅第一基板10、第二基板20以及第三基板30)的电路板。另外，芯部各面(第一面、第二面)的层数也可以不同。并且，也可以仅在芯部的单面形成(层叠)层(布线层、绝缘层)。
各布线层的材料并不限定于上述材料，能够根据用途等来变更。例如作为布线层的材料，也可以使用铜以外的金属。另外，各绝缘层的材料也是任意的。但是，作为构成绝缘层的树脂，优选使用热固化性树脂或者热塑性树脂。作为热固化性树脂，除了上述的环氧树脂以外，例如还能够使用酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基化苯醚树脂(A-PPE树脂)、芳族聚酰胺树脂等。另外，作为热可塑性树脂，例如能够使用液晶聚合物(LCP)、PEEK树脂、PTFE树脂(氟树脂)等。期望从例如绝缘性、介电特性、耐热性或者机械特性等观点出发，根据需要来选择这些材料。另外，在上述树脂中作为添加剂而能够含有固化剂、稳定剂、填料等。另外，各布线层和各绝缘层也可以由包含异种材料的多个层构成。
在积层部中形成于孔内的导体(填充导体42、52)也可以是保形导体。
上述实施方式的工序并不限定于图5的流程图示出的顺序、内容，在不脱离本发明的宗旨的范围内能够任意地变更顺序、内容。另外，根据用途等，也可以省略不需要的工序。
能够组合上述实施方式、其它例等。不限于能够将图1~图12示出的实施方式局部替换为图13~图24示出的其它例，还能够例如对于图13~图15示出的与填充堆叠体的数量有关的其它例、图16以及图17示出的与堆叠体结构有关的其它例、图18~图20示出的与填充导体等的横截面的尺寸和形状有关的其它例、图21以及图22示出的与填充导体的纵截面的形状有关的其它例以及图23以及图24示出的与具有电子部件的电路板有关的其它例，分别选择任意的方式并将这些方式相互组合。优选根据用途等来选择适当的组合。
以上，说明了本发明的实施方式，但是应理解为根据设计上的方便、其它原因所需的各种修改、组合包括在“权利要求书”所记载的发明、与“具体实施方式”所记载的具体例对应的发明的范围内。
产业上的可利用性
本发明所涉及的电路板适用于电子设备的电路基板。另外，本发明所涉及的电路板的制造方法适用于制造电子设备的电路基板。
附图标记说明
10：第一基板；10a：第一绝缘层；11、12：布线层；13：第一填充导体(第一导体)；13a：第一孔；20：第二基板；20a：第二绝缘层；21：第二填充导体(第二导体)；21a：第二孔；30：第三基板；30a：第三绝缘层；31、32：布线层；33：第三填充导体(第三导体)；33a：第三孔；40a、50a：绝缘层；41、51：布线层；42、52：填充导体(第四导体)；42a、52a：孔；100：电路板；100a：层叠体；132a、331a：开口；211、212：开口；131、132、331、332：连接盘；1000：双面覆铜层叠板；1000a：绝缘层；1001、1002：铜箔；1003：孔；1004：镀膜；2001：刮板；3001、3002：铜箔；3003、3004：镀膜；4001、4002：电子部件；S、S1、S2：填充堆叠体。

Claims (13)

1.一种电路板，将表面和背面中的一面设为第一面，将另一面设为第二面，该电路板的特征在于，具有：
从上述第一面向上述第二面依次层叠的第一绝缘层、第二绝缘层以及第三绝缘层；
第一导体，其是对贯通上述第一绝缘层的第一孔填充镀膜而成的；
第二导体，其是对贯通上述第二绝缘层的第二孔填充导电性糊剂而成的；以及
第三导体，其是对贯通上述第三绝缘层的第三孔填充镀膜而成的，
其中，上述第一导体、上述第二导体以及上述第三导体同轴配置且相互导通，
上述第一绝缘层和上述第三绝缘层各自在上述第一面侧和上述第二面侧具有布线层，
上述第一导体在上述第一绝缘层的上述第一面侧的布线层和上述第二面侧的布线层之间进行电连接，
上述第二导体在上述第一绝缘层的第二面侧的布线层和上述第三绝缘层的第一面侧的布线层之间进行电连接，以及
上述第三导体在上述第三绝缘层的上述第一面侧的布线层和上述第二面侧的布线层之间进行电连接，
在上述第一绝缘层的上述第一面侧和上述第三绝缘层的上述第二面侧中的至少一侧层叠具有第四导体的层间绝缘层，
上述第四导体与上述第一导体至上述第三导体同轴配置，并且上述第四导体与上述第一导体至上述第三导体导通。
2.根据权利要求1所述的电路板，其特征在于，
在上述第一绝缘层的上述第一面侧和上述第三绝缘层的上述第二面侧中的至少一侧层叠层间绝缘层，
上述第一绝缘层的厚度、上述第二绝缘层的厚度以及上述第三绝缘层的厚度中的至少一个厚度大于上述层间绝缘层的厚度。
3.根据权利要求2所述的电路板，其特征在于，
上述第一绝缘层的厚度、上述第二绝缘层的厚度以及上述第三绝缘层的厚度均大于上述层间绝缘层的厚度。
4.根据权利要求2或者3所述的电路板，其特征在于，
形成在上述第一绝缘层上的布线层的厚度、形成在上述第二绝缘层上的布线层的厚度以及形成在上述第三绝缘层上的布线层的厚度中的至少一个厚度大于形成在上述层间绝缘层上的布线层的厚度。
5.根据权利要求4所述的电路板，其特征在于，
形成在上述第一绝缘层上的布线层的厚度、形成在上述第二绝缘层上的布线层的厚度以及形成在上述第三绝缘层上的布线层的厚度均大于形成在上述层间绝缘层上的布线层的厚度。
6.根据权利要求1或2所述的电路板，其特征在于，
与上述第二导体的上述第一面侧相连接的连接盘的宽度大于与上述第一导体的上述第一面侧相连接的连接盘的宽度，或者/并且与上述第二导体的上述第二面侧相连接的连接盘的宽度大于与上述第三导体的上述第二面侧相连接的连接盘的宽度。
7.根据权利要求1或2所述的电路板，其特征在于，
上述第二孔的上述第一面侧的开口宽度大于上述第一孔的上述第二面侧的开口宽度，或者/并且上述第二孔的上述第二面侧的开口宽度大于上述第三孔的上述第一面侧的开口宽度。
8.根据权利要求1或2所述的电路板，其特征在于，
在上述第一导体的上述第二面侧端面和上述第三导体的上述第一面侧端面中的至少一个端面的中央部形成有凹部，上述第二导体的上述导电性糊剂进入到该凹部。
9.根据权利要求1或2所述的电路板，其特征在于，
上述电路板内置电子部件而成为电子设备。
10.根据权利要求1或2所述的电路板，其特征在于，
上述电路板的表面安装有电子部件而成为电子设备。
11.一种电路板的制造方法，包括以下步骤：
准备第一绝缘层，该第一绝缘层具有对贯通孔填充镀膜而成的第一导体；
准备第二绝缘层，该第二绝缘层具有对贯通孔填充导电性糊剂而成的第二导体；
准备第三绝缘层，该第三绝缘层具有对贯通孔填充镀膜而成的第三导体；
以将上述第一导体、上述第二导体以及上述第三导体同轴配置的方式，由上述第一绝缘层和上述第三绝缘层夹持上述第二绝缘层来形成层叠体；以及
对上述层叠体进行加压和加热，来使上述第一导体、上述第二导体以及上述第三导体相互导通，
其中，将上述电路板的表面和背面中的一面设为第一面，将另一面设为第二面，上述第一绝缘层、上述第二绝缘层以及上述第三绝缘层从上述第一面向上述第二面依次层叠，以及
上述第一绝缘层和上述第三绝缘层各自在上述第一面侧和上述第二面侧具有布线层，上述第一导体在上述第一绝缘层的上述第一面侧的布线层和上述第二面侧的布线层之间进行电连接，上述第二导体在上述第一绝缘层的第二面侧的布线层和上述第三绝缘层的第一面侧的布线层之间进行电连接，以及上述第三导体在上述第三绝缘层的上述第一面侧的布线层和上述第二面侧的布线层之间进行电连接，
在上述第一绝缘层的上述第一面侧和上述第三绝缘层的上述第二面侧中的至少一侧层叠具有第四导体的层间绝缘层，上述第四导体与上述第一导体至上述第三导体同轴配置，并且上述第四导体与上述第一导体至上述第三导体导通。
12.根据权利要求11所述的电路板的制造方法，其特征在于，
上述加热前的上述第二绝缘层由预浸料构成。
13.根据权利要求11或者12所述的电路板的制造方法，其特征在于，
还包括以下步骤：
在上述加压和加热之前，在上述层叠体的双面或者单面配置层间绝缘层；以及
在上述层间绝缘层上形成导体图案，
其中，通过上述加压，对上述第一导体至上述第三导体和上述层间绝缘层一起进行加压。
CN201080062047.0A 2010-01-22 2010-12-10 电路板及其制造方法 Active CN102742372B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29738110P 2010-01-22 2010-01-22
US61/297,381 2010-01-22
US12/895,126 US8933556B2 (en) 2010-01-22 2010-09-30 Wiring board
US12/895,126 2010-09-30
PCT/JP2010/072258 WO2011089795A1 (ja) 2010-01-22 2010-12-10 配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102742372A CN102742372A (zh) 2012-10-17
CN102742372B true CN102742372B (zh) 2015-08-26

Family

ID=44306612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080062047.0A Active CN102742372B (zh) 2010-01-22 2010-12-10 电路板及其制造方法

Country Status (6)

Country Link
US (2) US8933556B2 (zh)
JP (1) JPWO2011089795A1 (zh)
KR (1) KR20120094523A (zh)
CN (1) CN102742372B (zh)
TW (1) TW201141342A (zh)
WO (1) WO2011089795A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
TWI487452B (zh) * 2011-08-22 2015-06-01 欣興電子股份有限公司 線路板及其製作方法
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
DE102012113014A1 (de) 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
CN103260350B (zh) * 2013-05-07 2016-07-06 梅州市志浩电子科技有限公司 盲埋孔板压合方法
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US10818567B2 (en) * 2018-12-07 2020-10-27 Google Llc Integrated circuit substrate for containing liquid adhesive bleed-out
TWI692281B (zh) * 2019-03-13 2020-04-21 中華精測科技股份有限公司 多層電路板及其製造方法
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
CN112702840B (zh) 2019-10-23 2023-10-27 奥特斯(中国)有限公司 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
WO2021140855A1 (ja) * 2020-01-10 2021-07-15 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
KR20210128206A (ko) * 2020-04-16 2021-10-26 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN114497074A (zh) * 2020-10-23 2022-05-13 群创光电股份有限公司 修补结构与电子装置
KR20220091831A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 인쇄회로기판
KR20220110919A (ko) * 2021-02-01 2022-08-09 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
CN114916156A (zh) * 2021-02-08 2022-08-16 欣兴电子股份有限公司 电路板结构及其制作方法
TWI752820B (zh) 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
CN113709994B (zh) * 2021-11-01 2022-01-25 四川英创力电子科技股份有限公司 一种在电路板阻焊表面上成型导电层的生产设备及方法
CN116156756A (zh) * 2021-11-19 2023-05-23 深南电路股份有限公司 线路板制备方法以及线路板
WO2024048713A1 (ja) * 2022-08-31 2024-03-07 京セラ株式会社 印刷配線板及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344130A (zh) * 2000-09-15 2002-04-10 神达电脑股份有限公司 六层电路板压合方法及其成品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Ind Co Ltd Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
JP3207663B2 (ja) 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
JP3324437B2 (ja) * 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
JP2002026522A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP3682500B2 (ja) 2001-04-16 2005-08-10 日本重化学工業株式会社 プリント配線基板、及び、プリント配線基板の製造方法
JP2004165545A (ja) 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
KR101131759B1 (ko) * 2003-04-07 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
JP2005159043A (ja) 2003-11-26 2005-06-16 Kyocera Corp 配線基板およびその製造方法
JP2005191080A (ja) 2003-12-24 2005-07-14 Hitachi Chem Co Ltd 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344130A (zh) * 2000-09-15 2002-04-10 神达电脑股份有限公司 六层电路板压合方法及其成品

Also Published As

Publication number Publication date
JPWO2011089795A1 (ja) 2013-05-20
US8933556B2 (en) 2015-01-13
WO2011089795A1 (ja) 2011-07-28
US20150075848A1 (en) 2015-03-19
CN102742372A (zh) 2012-10-17
TW201141342A (en) 2011-11-16
KR20120094523A (ko) 2012-08-24
US20110180908A1 (en) 2011-07-28
US9425137B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
CN102742372B (zh) 电路板及其制造方法
CN103167727B (zh) 电路板及其制造方法
CN102845141B (zh) 电路板以及电路板的制造方法
US8273995B2 (en) Concentric vias in electronic substrate
TW201127228A (en) Flex-rigid wiring board and method for manufacturing the same
WO2012098616A1 (ja) 部品内蔵配線基板
US9736948B2 (en) Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
KR101282965B1 (ko) 신규 인쇄회로기판 및 이의 제조방법
TW201501600A (zh) 多層電路板及其製作方法
TWM590837U (zh) 印刷電路板
CN105766069A (zh) 多层布线基板及具备该多层布线基板的探针卡
CN101044806B (zh) 多层印刷配线板及其制造方法
US11688553B2 (en) Multilayer coil and method for manufacturing the same
CN111988927A (zh) 一种印制电路板及其制备方法
US20220030720A1 (en) Method for manufacturing component embedded circuit board
JP4961180B2 (ja) プリント配線板
KR20080053911A (ko) 다층 프린트배선판 및 그 제조방법
JP4824972B2 (ja) 回路配線基板及びその製造方法
US11122674B1 (en) PCB with coin and dielectric layer
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JP2004228521A (ja) 配線基板およびその製造方法
US11910540B2 (en) Circuit board with solder mask on internal copper pad
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
CN207011078U (zh) 一种具有复合粘合层的多层电路板
CN111988905A (zh) 印刷电路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant