JPWO2011089795A1 - 配線板及びその製造方法 - Google Patents
配線板及びその製造方法 Download PDFInfo
- Publication number
- JPWO2011089795A1 JPWO2011089795A1 JP2011550806A JP2011550806A JPWO2011089795A1 JP WO2011089795 A1 JPWO2011089795 A1 JP WO2011089795A1 JP 2011550806 A JP2011550806 A JP 2011550806A JP 2011550806 A JP2011550806 A JP 2011550806A JP WO2011089795 A1 JPWO2011089795 A1 JP WO2011089795A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor
- wiring board
- thickness
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004020 conductor Substances 0.000 claims abstract description 200
- 238000007747 plating Methods 0.000 claims abstract description 45
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 233
- 238000000034 method Methods 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 8
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 50
- 229920005989 resin Polymers 0.000 description 24
- 239000011347 resin Substances 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 239000000463 material Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 239000003822 epoxy resin Substances 0.000 description 13
- 229920000647 polyepoxide Polymers 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 11
- 239000012779 reinforcing material Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 239000004745 nonwoven fabric Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004760 aramid Substances 0.000 description 4
- 229920006231 aramid fiber Polymers 0.000 description 4
- 229920003235 aromatic polyamide Polymers 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 238000005470 impregnation Methods 0.000 description 3
- OMIHGPLIXGGMJB-UHFFFAOYSA-N 7-oxabicyclo[4.1.0]hepta-1,3,5-triene Chemical class C1=CC=C2OC2=C1 OMIHGPLIXGGMJB-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
配線板(100)が、第1面から第2面に向かって順に積層される第1絶縁層(10a)、第2絶縁層(20a)、及び第3絶縁層(30a)と、第1絶縁層(10a)を貫通する第1孔(13a)にめっきが充填されてなる第1導体(13)と、第2絶縁層(20a)を貫通する第2孔(21a)に導電性ペーストが充填されてなる第2導体(21)と、第3絶縁層(30a)を貫通する第3孔(33a)にめっきが充填されてなる第3導体(33)と、を有する。そして、第1導体(13)、第2導体(21)、及び第3導体(33)が、同軸上に配置され、互いに導通している。
Description
本発明は、多層コア部を有する配線板及びその製造方法に関する。
特許文献1に開示される配線板のコア部は、2枚の回路基板に接着材が挟まれて構成される。接着材は、導電性ペーストが充填された貫通孔を有する。
特許文献2に開示される配線板のコア部は、導電性ペーストが充填された貫通孔を有する2枚以上の基板が積層されて構成される。
特許文献1に記載の配線板は、配線スペースを考慮した構造になっていない。具体的には、各層の孔内に形成される導体(層間接続導体など)がスタック構造になっていないため、配線スペースが圧迫され、高密度配線を形成するのに不利になると考えられる。
他方、特許文献2に記載の配線板は、全層の孔に導電性ペーストが充填されているため、導通抵抗が高くなってしまうと考えられる。
本発明は、こうした実情に鑑みてなされたものであり、優れた電気特性を有する配線板を容易に製造することを目的とする。
本発明の第1の観点に係る配線板は、表裏面の一方を第1面、他方を第2面とする配線板であって、前記第1面から前記第2面に向かって順に積層される第1絶縁層、第2絶縁層、及び第3絶縁層と、前記第1絶縁層を貫通する第1孔にめっきが充填されてなる第1導体と、前記第2絶縁層を貫通する第2孔に導電性ペーストが充填されてなる第2導体と、前記第3絶縁層を貫通する第3孔にめっきが充填されてなる第3導体と、を有し、前記第1導体、前記第2導体、及び前記第3導体が、同軸上に配置され、互いに導通している。
本発明の第2の観点に係る配線板の製造方法は、貫通孔にめっきが充填されてなる第1導体を有する第1絶縁層を準備することと、貫通孔に導電性ペーストが充填されてなる第2導体を有する第2絶縁層を準備することと、貫通孔にめっきが充填されてなる第3導体を有する第3絶縁層を準備することと、前記第1導体、前記第2導体、及び前記第3導体が、同軸上に配置されるように、前記第1絶縁層と前記第3絶縁層とで前記第2絶縁層を挟んで積層体を形成することと、前記積層体をプレス及び加熱して、前記第1導体、前記第2導体、及び前記第3導体を互いに導通させることと、を含む。
なお、「準備すること」には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。
また、「プレス及び加熱」は、同時に行っても、別々に行ってもよい。
本発明によれば、優れた電気特性を有する配線板を容易に製造することができる。
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Z1、Z2は、それぞれ配線板の主面(表裏面)の法線方向(又はコア基板の厚み方向)に相当する配線板の積層方向を指す。一方、矢印X1、X2及びY1、Y2は、それぞれ積層方向に直交する方向(配線板の主面に平行な方向)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面又はY−Z平面となる。
フィルド導体又はその孔に関しては、Z方向に直交する断面(X−Y平面)を、横断面という。また、Z方向に平行な断面(X−Z平面又はY−Z平面)を、縦断面という。
本実施形態では、相反する法線方向を向いた2つの主面を、第1面(Z1側の面)、第2面(Z2側の面)という。すなわち、第1面の反対側の主面が第2面であり、第2面の反対側の主面が第1面である。積層方向において、コアに近い側を下層(又は内層側)、コアから遠い側を上層(又は外層側)という。
回路等の配線(グランドも含む)として機能し得る導体パターンを含む層のほか、ベタパターンのみからなる層も、配線層という。孔内に形成される導体のうち、孔の壁面(側面及び底面)に形成された導体膜をコンフォーマル導体といい、孔に充填された導体をフィルド導体という。配線層には、上記導体パターンのほかに、フィルド導体のランドなどが含まれることもある。
めっきとは、金属や樹脂などの表面に層状に導体(例えば金属)を析出させることと、析出した導体層(例えば金属層)をいう。めっきには、電解めっきや無電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)やCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。
孔又は柱体(突起)の「幅」は、特に指定がなければ、円の場合には直径を意味し、円以外の場合には2√(断面積/π)を意味する。孔又は柱体(突起)がテーパしている場合には、対応箇所の値、平均値、又は最大値等の中から作用及び効果に応じた最も適切な値を比較して、2以上の孔又は突起の「幅」の一致又は不一致を判定することができる。面に形成されるラインパターンに関しては、ラインと直交する方向のうち、形成面と平行な方向の寸法を「幅」といい、形成面と直交する方向の寸法を「高さ」又は「厚さ」という。また、ラインの一端から他端までの寸法を「長さ」という。ただし、他の寸法を指すことを明記している場合は、この限りでない。
本実施形態の配線板100は、プリント配線板である。配線板100は、図1に示すように、第1基板10と、第2基板20と、第3基板30と、絶縁層40a、50aと、配線層41、51と、フィルド導体42、52(第4導体)と、を備える。第1基板10、第2基板20、及び第3基板30は、コア部に相当する。コア部よりも上層の絶縁層40a及び50a等は、ビルドアップ部に相当する。
配線板100においては、コア部(第1基板10、第2基板20、及び第3基板30)のフィルド導体、並びにビルドアップ部のフィルド導体42及び52が、同軸上(軸L1上、軸L2上)に配置されることで、Z方向に沿ってフィルドスタックS1、S2が延設される。フィルドスタックS1及びS2の各々は、配線板100の両面の導体パターン、すなわち第1面上の配線層41と第2面上の配線層51とを相互に電気的に接続する。フィルドスタックS1及びS2の配置や数は、任意である。フィルドスタックS1又はS2は、例えば図2Aに示すように、配線板100の両端に1つずつ配置されてもよく、例えば図2Bに示すように、配線板100の4隅に1つずつ配置されてもよい。フィルドスタックの数は1つでもよい(詳しくは後述の図13〜図15参照)。
第1基板10は、第1絶縁層10aと、配線層11、12と、第1フィルド導体13(第1導体)と、を有する。第1絶縁層10aには、第1絶縁層10aを貫通する第1孔13aが形成されている。第1フィルド導体13は、第1孔13aにめっきが充填されて構成される。第1フィルド導体13の第1面側にはランド131が接続され、第1フィルド導体13の第2面側にはランド132が接続される。ランド131は配線層11に含まれ、ランド132は配線層12に含まれる。
第1絶縁層10aは、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維(例えばガラス布又はガラス不織布)やアラミド繊維(例えばアラミド不織布)等の補強材を含んでいることが好ましい。補強材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。
配線層11、12は、例えば銅箔及び銅のめっきからなる。また、第1フィルド導体13は、例えば銅のめっきからなる。第1フィルド導体13の寸法や形状等については後述する。
第3基板30は、第3絶縁層30aと、配線層31、32と、第3フィルド導体33(第3導体)と、を有する。第3絶縁層30aには、第3絶縁層30aを貫通する第3孔33aが形成されている。第3フィルド導体33は、第3孔33aにめっきが充填されて構成される。第3フィルド導体33の第1面側にはランド331が接続され、第3フィルド導体33の第2面側にはランド332が接続される。ランド331は配線層31に含まれ、ランド332は配線層32に含まれる。
第3絶縁層30aは、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維(例えばガラス布又はガラス不織布)やアラミド繊維(例えばアラミド不織布)等の補強材を含んでいることが好ましい。補強材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。
配線層31、32は、例えば銅箔及び銅のめっきからなる。また、第3フィルド導体33は、例えば銅のめっきからなる。第3フィルド導体33の寸法や形状等については後述する。
第2基板20は、第2絶縁層20aと、第2フィルド導体21(第2導体)と、を有する。第2絶縁層20aには、第2絶縁層20aを貫通する第2孔21aが形成されている。第2フィルド導体21の第1面側にはランド132が接続され、第2フィルド導体21の第2面側にはランド331が接続される。
第2フィルド導体21は、第2孔21aに導電性ペーストが充填されて構成される。導電性ペーストとは、導電性のある微粒子を所定の濃度で粘性のあるバインダに混ぜたペーストをいう。バインダとは、粒子間のつなぎとなる樹脂等をいう。導電性ペーストは、めっきとは区別される。
第2絶縁層20aは、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維(例えばガラス布又はガラス不織布)やアラミド繊維(例えばアラミド不織布)等の補強材を含んでいることが好ましい。補強材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。
第2フィルド導体21の導電性ペーストは、例えば銅ペーストである。第2フィルド導体21の寸法や形状等については後述する。
第1絶縁層10aの第1面側には絶縁層40aが積層され、第3絶縁層30aの第2面側には絶縁層50aが積層される。絶縁層40a、50aは、層間絶縁層に相当する。絶縁層40aには、絶縁層40aを貫通する孔42aが形成されている。また、絶縁層50aには、絶縁層50aを貫通する孔52aが形成されている。絶縁層40aはフィルド導体42を有し、絶縁層50aは、フィルド導体52を有する。フィルド導体42は、孔42aにめっきが充填されて構成され、フィルド導体52は、孔52aにめっきが充填されて構成される。絶縁層40aの第1面に配線層41が形成され、絶縁層50aの第2面に配線層51が形成される。
配線層41及び51は、例えば銅箔及び銅のめっきからなる。また、絶縁層40a及び50aの材料としては、例えばガラス繊維又はアラミド繊維等の基材に、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、又はアリル化フェニレンエーテル樹脂(A−PPE樹脂)等の樹脂を含浸させたものを用いることができる。
フィルド導体42及び52は、例えば銅のめっきからなる。フィルド導体42の形状は、例えば第2面側から第1面側に向かって広がるようにテーパしたテーパ円柱(円錐台)である。フィルド導体52の形状は、例えば第1面側から第2面側に向かって広がるようにテーパしたテーパ円柱(円錐台)である。
フィルド導体42、第1フィルド導体13、第2フィルド導体21、第3フィルド導体33、及びフィルド導体52は、軸L1上及び軸L2上を第1面側から第2面側に向かって順に積層される。隣接するフィルド導体同士は密着(接触)し、互いに導通する。軸L1上にはフィルドスタックS1が形成され、軸L2上にはフィルドスタックS2が形成される。フィルドスタックS1及びS2の各々は、全層のフィルド導体が同軸上に配置された構造、いわゆるフルスタック構造になっている。このため、配線スペースの確保が容易になり、配線パターンの設計自由度が高くなる。また、X方向又はY方向の配線を省略できるため、層間接続における配線長の短縮を図ることができる。なお、フルスタック構造は必須の構造ではない(後述の図17参照)。
本実施形態の配線板100は、コア部の中間層として、第2基板20を有する。そして、第2基板20の第2フィルド導体21に充填されているものは金属だけではないため、配線板100は、落下衝撃や熱衝撃に対して強くなると考えられる。
一方、第2基板20の両側(第1面側、第2面側)に配置される第1基板10、第3基板30は、それぞれめっきからなるフィルド導体(第1フィルド導体13、第3フィルド導体33)を有する。通常、めっきの抵抗は導電性ペーストの抵抗よりも低い。このため、本実施形態の配線板100の抵抗は、全層に導電性ペーストを有する配線板に比べて小さくなると考えられる。したがって、エネルギー効率の向上等が期待できる。
以下、図3(断面図)及び図4(図3の平面図)を参照して、第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33の寸法や形状について説明する。
図3中、コア部における第1絶縁層10aの厚さT11、第2絶縁層20aの厚さT12、及び第3絶縁層30aの厚さT13はそれぞれ、例えば100〜200μmである。一方、ビルドアップ部における絶縁層40aの厚さT21及び絶縁層50aの厚さT22はそれぞれ、例えば60μmである。
また、コア部における配線層11の厚さT2、配線層12の厚さT3、配線層31の厚さT4、及び配線層32の厚さT5はそれぞれ、例えば30μmである。一方、ビルドアップ部における配線層41の厚さT1及び配線層51の厚さT6はそれぞれ、例えば25μmである。
上記のとおり、本実施形態の配線板100では、第1絶縁層10aの厚さT11、第2絶縁層20aの厚さT12、及び第3絶縁層30aの厚さT13のいずれもが、絶縁層40aの厚さT21及び絶縁層50aの厚さT22の各々よりも大きい。また、配線層11の厚さT2、配線層12の厚さT3、配線層31の厚さT4、及び配線層32の厚さT5のいずれもが、配線層41の厚さT1及び配線層51の厚さT6の各々よりも大きい。こうした寸法にすると、インピーダンスコントロールに有利になる。以下、このことについて説明する。
プリント配線板では、一定のインピーダンス値に整合させることが要求され、その測定・管理が必要となる。実際のインピーダンス値の測定にあたっては、内層にストリップラインやマイクロストリップを形成して行う。ストリップラインやマイクロストリップでは、絶縁体(絶縁層)の厚さが大きくなるほどインピーダンスが大きくなり、伝送線路(配線層)の幅や厚さが大きくなるほどインピーダンスが小さくなることから、薄い絶縁層を使用してインピーダンスコントロールを行うとすると、それに応じて測定対象となる伝送線路を細線に形成することが要求される。伝送線路が細線になると、その形成が困難になるため、インピーダンスが許容範囲外となるリスクが増大し、歩留りの低下が懸念されるようになる。これを避けるため、配線層がないブランク領域を直上の絶縁層に設け、2層分の絶縁層を使って擬似的にインピーダンスコントロールを行うことも考えられる。しかし、このような方法では、ブランク領域を含めてインピーダンスコントロールに占有される配線板上のスペースが増大してしまうため、高密度配線設計を著しく阻害するおそれがある。この点、本実施形態の配線板100では、第1〜第3絶縁層10a、20a、30aの厚さT11〜T13が大きい。厚さT11〜T13が大きければ、それに応じて測定対象となる伝送線路の幅や厚さを大きくすることが可能になる。その結果、インピーダンスコントロールがし易くなる。しかも、これら絶縁層上に形成される配線層の厚さ、すなわち厚さT2〜T5が大きいため、コア部における配線層の形成が容易になる。
なお、第1絶縁層10aの厚さT11、第2絶縁層20aの厚さT12、及び第3絶縁層30aの厚さT13の少なくとも1つが、絶縁層40aの厚さT21及び絶縁層50aの厚さT22の各々よりも大きければ、上記効果に準ずる効果が得られる。ただしこの場合、効果は小さくなる。また、配線層11の厚さT2、配線層12の厚さT3、配線層31の厚さT4、及び配線層32の厚さT5の少なくとも1つが、配線層41の厚さT1及び配線層51の厚さT6の各々よりも大きければ、上記効果に準ずる効果が得られる。ただしこの場合、効果は小さくなる。
図3及び図4に示すように、第1フィルド導体13(又は第1孔13a)及び第3フィルド導体33(又は第3孔33a)の形状は円柱である。このため、第1フィルド導体13、第3フィルド導体33の幅は、それぞれ均一の幅D2、D7となる。したがって、第1孔13aの第2面側の開口132aの幅もD2となり、第3孔33aの第1面側の開口331aの幅もD7となる。一方、第2フィルド導体21(又は第2孔21a)の形状は、第1面側から第2面側に向かって広がるようにテーパしたテーパ円柱(円錐台)である。したがって、第2孔21aの第2面側の開口212の幅D5は、第2孔21aの第1面側の開口211の幅D4よりも大きい。なお、これに限定されず、第1フィルド導体13等の形状は任意である(後述の図19A〜図22参照)。
ランド131の幅D1は例えば250μmであり、第1フィルド導体13の幅D2は例えば75μmであり、ランド132の幅D3は例えば350μmであり、第2孔21aの第1面側の開口211の幅D4は例えば130μmであり、第2孔21aの第2面側の開口212の幅D5は例えば200μmであり、ランド331の幅D6は例えば350μmであり、第3フィルド導体33の幅D7は例えば75μmであり、ランド332の幅D8は例えば250μmである。
第2孔21aの第1面側の開口211の幅D4は、第1孔13aの第2面側の開口132aの幅D2よりも大きく(D4>D2)、且つ、第2孔21aの第2面側の開口212の幅D5は、第3孔33aの第1面側の開口331aの幅D7よりも大きい(D5>D7)。このように、両面アライメントが必要な第2フィルド導体21の幅を大きくすることで、第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33の位置決めが容易になる。なお、これらの関係「D4>D2」及び「D5>D7」が成立することは必須ではない。例えばそれらの一方のみが成立する場合も、上記効果に準ずる効果が得られる。ただし、両方が成立すると、効果は相乗的に大きくなる。
ランド132の幅D3はランド131の幅D1よりも大きく(D3>D1)、ランド331の幅D6はランド332の幅D8よりも大きい(D6>D8)。ランド132の幅D3及びランド331の幅D6が大きいことで、後述のプレス工程(図11)で、第2フィルド導体21との接続面積が確保し易くなる。第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33の位置決めも容易になる。また、ランド131の幅D1及びランド332の幅D8が小さいことで、配線スペースの確保が容易になり、配線パターンの設計自由度が高くなる。なお、これらの関係「D3>D1」及び「D6>D8」が成立することは必須ではない。例えばそれらの一方のみが成立する場合も、上記効果に準ずる効果が得られる。ただし、両方が成立すると、効果は相乗的に大きくなる。
めっきによりフィルド導体を形成する場合、フィルド導体の表面に窪みが生じ易い。そこで、本実施形態では、そうした窪みが形成された場合について説明する。すなわち、図3に示すように、第1フィルド導体13の第1面側端面(ランド131の表面)の中央部には窪み131bが形成され、第1フィルド導体13の第2面側端面(ランド132の表面)の中央部には窪み132bが形成される。第3フィルド導体33の第1面側端面(ランド331の表面)の中央部には窪み331bが形成され、第3フィルド導体33の第2面側端面(ランド332の表面)の中央部には窪み332bが形成される。こうした窪み132b等は、ボイド発生の原因となり易い。しかしながら、配線板100のコア部における第2フィルド導体21は、流動性の高い導電性ペーストからなる。そして、第2フィルド導体21の導電性ペーストが、窪み132b及び331bに入り込んでいる。このため、導電性ペーストで窪み132b及び331bが平坦化され、ボイドの発生が抑制される。
図4に示すように、本実施形態では、ランド131、第1フィルド導体13、ランド132、第2フィルド導体21(開口211、開口212)、ランド331、第3フィルド導体33、及びランド332が、同心円状に配置される。これにより、接触面積の増大や配線長の短縮が図られる。その結果、良好な電気特性が得られる。ただし、これらの中心が一致していることは必須ではない(後述の図16、図17参照)。
上記配線板100は、例えば図5に示すような手順で製造される。
ステップS11では、第1基板10、第2基板20、及び第3基板30が、準備される。
図6A〜図6Cに、第2基板20の製造方法を示す。
まず、図6Aに示すように、第2絶縁層20a(出発材料)を準備する。この段階では、第2絶縁層20aは、プリプレグ(半硬化状態の接着シート)となっている。第2絶縁層20aの材料は、前述したとおり、例えば補強材入りのエポキシ樹脂である。
続けて、図6Bに示すように、レーザにより、第2絶縁層20aに第2孔21aを形成する。第2孔21aは、第2絶縁層20aを貫通する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、図6Cに示すように、スキージ2001を用いて、第2絶縁層20aに導電性ペーストを印刷する。これにより、導電性ペーストが第2孔21aに充填され、第2フィルド導体21が形成される。その結果、図7に示すように、第2基板20が完成する。なお、両面(第1面及び第2面)に離型フィルムを貼り付けるか、両面に接着剤層を形成するか、あるいは低粘度の導電性ペーストで第2孔21aを穴埋めし、その上から高粘度の導電性ペーストを追加するなどして、導電性ペーストが両面から突き出るようにしてもよい。
図8A〜図8Cに、第1基板10及び第3基板30の製造方法を示す。
まず、図8Aに示すように、両面銅張積層板1000(出発材料)を準備する。両面銅張積層板1000は、絶縁層1000aと、銅箔1001及び1002と、を有する。絶縁層1000aの第1面には銅箔1001が形成され、絶縁層1000aの第2面には銅箔1002が形成される。絶縁層1000aの材料は、例えば補強材入りのエポキシ樹脂である。
続けて、図8Bに示すように、レーザにより、両面銅張積層板1000に孔1003を形成する。孔1003は、両面銅張積層板1000を貫通する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、図8Cに示すように、銅のパネルめっき(スルーホールめっき及び全面めっき)により、孔1003にめっき1004を充填する。図示は省略するが、前述の窪み131b、132b、331b、332bが形成される場合には、このタイミングで、めっき1004の表面(特に孔1003の中央部)に形成される。第1基板10及び第3基板30のいずれを製造する場合でも、ここまでの製造工程は同じである。ここで、絶縁層1000aは、第1絶縁層10a又は第3絶縁層30aに相当する。孔1003に充填されためっき1004は、第1フィルド導体13又は第3フィルド導体33に相当する。
続けて、図9A又は図9Bに示すように、例えばリソグラフィ技術により、第1基板10及び第3基板30の各々について、絶縁層1000a(第1絶縁層10a又は第3絶縁層30a)の両面の導体層をパターニングする。各パターンは、前述した寸法等(図3及び図4参照)を満たすように形成される。これにより、第1絶縁層10aの第1面、第2面に配線層11、12が形成され、第3絶縁層30aの第1面、第2面に配線層31、32が形成される。その結果、第1基板10及び第3基板30が完成する。
続けて、図5のステップS12では、図10に示すように、第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33が、同軸(軸L1及び軸L2)上に配置されるように、銅箔3001、絶縁層40a、第1基板10、第2基板20、第3基板30、絶縁層50a、及び銅箔3002を積層する。これにより、積層体100aが形成される。第2絶縁層20aは第1絶縁層10aと第3絶縁層30aとによって挟まれ、さらにこれらが、絶縁層40a及び50aによって挟まれる。この段階では、絶縁層40a及び50aは、プリプレグ(半硬化状態の接着シート)となっている。ただし、プリプレグに代えて、RCF(Resin Coated copper Foil)などを用いることもできる。
この段階における各構成部材の熱膨張率の一例を示す。第1フィルド導体13の熱膨張率は例えば17ppm/℃であり、第2フィルド導体21の熱膨張率は例えば30〜40ppm/℃であり、第3フィルド導体33の熱膨張率は例えば17ppm/℃である。第1絶縁層10a及び第3絶縁層30aの熱膨張率は例えば12〜14ppm/℃であり、第2絶縁層20aの熱膨張率は例えば11〜13ppm/℃であり、絶縁層40a及び50aの熱膨張率は例えば12〜14ppm/℃である。なお、RCFを用いる場合、絶縁層40a及び50aの熱膨張率は、例えば60〜80ppm/℃である。
続けて、図5のステップS13では、図11に示すように、積層体100aをまとめて加熱プレスする。すなわち、プレス及び加熱処理を同時に行う。プレス及び加熱により、プリプレグ(第2絶縁層20a等)は硬化し、部材同士は付着する。その結果、積層体100aは一体化する。隣接するフィルド導体同士は、密着(接触)し、第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33が、互いに導通する。第2フィルド導体21の導電性ペーストは、窪み132b及び331b(図3)に入り込む。また、剛性の高いランド331及びランド132により、両側(Z1側及びZ2側)から第2フィルド導体21が圧縮される。なお、プレス及び加熱処理は、複数回に分けて行ってもよい。また、加熱処理とプレスとは別々に行ってもよいが、同時に行った方が効率は良い。加熱プレスの後、別途一体化のための加熱処理を行ってもよい。
続けて、図5のステップS14では、フィルド導体42及び52、並びに導体パターン(配線層41及び51)を形成する。
図12Aに示すように、例えばレーザにより、絶縁層40aに孔42aを形成し、絶縁層50aに孔52aを形成する。その後、必要に応じて、デスミアやソフトエッチをする。
続けて、図12Bに示すように、例えば銅のパネルめっき(例えば化学銅めっき及び電気銅めっき)により、孔42aにめっき3003を充填し、孔52aにめっき3004を充填する。これにより、フィルド導体42及び52が形成される。フィルド導体42及び52は、第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33と同軸(軸L1及び軸L2)上に配置される。
さらに続けて、例えばリソグラフィ技術により、両面の導体層をパターニングする。これにより、先の図1に示したように、絶縁層40a上に配線層41が形成され、絶縁層50a上に配線層51が形成される。その結果、配線板100が完成する。その後、例えば最外層に外部接続端子を形成することで、その外部接続端子を通じて、配線板100を他の配線板と接続したり、配線板100に電子部品を実装したりすることが可能になる。
なお、導体パターンの形成方法は任意である。例えばめっきレジストを用いてパターン部のみに選択的にめっきする手法、いわゆるパターンめっき法により、配線層41及び51を形成してもよい。
本実施形態の配線板100の製造方法では、コア部(第1基板10、第2基板20、第3基板30)と、ビルドアップ部の最下層の絶縁層(絶縁層40a、50a)と、を一括でプレスする(図10及び図11参照)。このため、少ないプレスの回数で、配線板100を製造することができる。
また、加熱プレス前における第2絶縁層20aがプリプレグからなるため、第2絶縁層20aと第1絶縁層10aや第3絶縁層30aとの接着性が高い。
以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されるものではない。
フィルドスタックの数は任意である。例えば図13(断面図)及び図14(図13の平面図)に示すように、フィルドスタックSの数は1つでもよい。フィルドスタックSは、図14に示すように配線板100の中央からずらして配置してもよく、図15に示すように配線板100の中央(例えば重心位置)に配置してもよい。
図16に示すように、ランド131、第1フィルド導体13、ランド132、第2フィルド導体21(開口211、開口212)、ランド331、第3フィルド導体33、及びランド332が、同心円状に配置されなくても、配線板100をフルスタック構造にすることは可能である。
フルスタック構造は必須の構造ではない。例えば図17に示すように、少なくとも第1フィルド導体13、第2フィルド導体21、及び第3フィルド導体33が同軸上に配置されていれば、前述した配線長の短縮等の効果が得られる。ただし、フルスタック構造の方が効果は大きい。
ランド131の幅D1とランド332の幅D8、第1フィルド導体13の幅D2と第3フィルド導体33の幅D7、ランド132の幅D3とランド331の幅D6の各組(ペア)が同じ寸法であることは必須ではない。図18に示すように、これらの組を異なる寸法にしてもよい。
フィルド導体やそのランドの横断面(X−Y平面)の形状は、円(真円)に限られず任意である。これらの面の形状は、例えば図19Aに示すように正四角形であってもよく、また、正六角形や正八角形等の他の正多角形であってもよい。なお、多角形の角の形状は任意であり、例えば直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。ただし、熱応力の集中を防止する上では、角が丸みを帯びていた方が好ましい。
また、上記横断面の形状は、楕円であってもよく、長方形や三角形等であってもよい。
上記円、楕円、正多角形は、孔の形状と相似し易いという利点を有する。
また、図19B又は図19Cに示すように、十字形又は正多角星形など、中心から放射状に直線を引いた形(複数の羽根を放射状に配置した形)も、上記横断面の形状として有効である。
フィルド導体及びそのランドの形状として、上記形状を任意に組み合わせて採用してもよい。例えば図20に示すように、フィルド導体及びそのランドについて、非相似の図形を組み合わせてもよい。
フィルド導体の縦断面の形状も任意である。例えば図21に示すように、第1フィルド導体13及び第3フィルド導体33の形状をテーパ円柱(円錐台)にしてもよい。また、第2フィルド導体21の形状を円柱にしてもよい。さらに、図22に示すように、第1フィルド導体13及び第3フィルド導体33の形状を鼓形にしてもよい。また、第2フィルド導体21の形状を鼓形にしてもよい。孔の形状を鼓形にすると、開口部の径が孔の中間部の径よりも大きくなるため、めっきのフィルド性が向上する。その結果、表面の平坦性が高まる。
配線板100が、電子部品を有し、電子デバイスとなっていてもよい。
例えば図23に示すように、配線板100に複数の電子部品4001が内蔵されていてもよい。図23の例では2つの電子部品4001が内蔵されているが、電子部品の数は任意である。例えば1つの電子部品のみが配線板100に内蔵されていてもよい。電子部品を内蔵する配線板100によれば、電子デバイスの高機能化が可能になる。
また、例えば図24に示すように、配線板100の表面に複数の電子部品4002が実装されていてもよい。図24の例では2つの電子部品4002が実装されているが、電子部品の数は任意である。例えば1つの電子部品のみが配線板100に実装されていてもよい。
その他の点についても、配線板100の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、又は配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
配線板100の層数は任意である。例えば高機能化等を図るべく、例えば図1に示した構造が完成した後、さらに積層を続けて、より多層の配線板としてもよい。あるいは、より少ない層(例えば第1基板10、第2基板20、及び第3基板30のみ)の配線板としてもよい。また、コア部の各面(第1面、第2面)における層数が異なっていてもよい。さらには、コア部の片面のみに層(配線層や絶縁層)の形成(積層)をしてもよい。
各配線層の材料は、上記のものに限定されず、用途等に応じて変更可能である。例えば配線層の材料として、銅以外の金属を用いてもよい。また、各絶縁層の材料も任意である。ただし、絶縁層を構成する樹脂としては、熱硬化性樹脂又は熱可塑性樹脂が好ましい。熱硬化性樹脂としては、前述のエポキシ樹脂のほか、例えばイミド樹脂(ポリイミド)、BT樹脂、アリル化フェニレンエーテル樹脂(A−PPE樹脂)、アラミド樹脂などを用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー(LCP)、PEEK樹脂、PTFE樹脂(フッ素樹脂)などを用いることができる。これらの材料は、例えば絶縁性、誘電特性、耐熱性、又は機械的特性等の観点から、必要性に応じて選ぶことが望ましい。また、上記樹脂には、添加剤として、硬化剤、安定剤、フィラーなどを含有させることができる。また、各配線層及び各絶縁層は、異種材料からなる複数の層から構成されていてもよい。
ビルドアップ部において孔内に形成される導体(フィルド導体42、52)は、コンフォーマル導体であってもよい。
上記実施形態の工程は、図5のフローチャートに示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
上記実施形態や別例等は、組み合わせることができる。図1〜図12に示した実施形態を部分的に図13〜図24に示した別例で置き換えることができるにとどまらず、例えば図13〜図15に示したフィルドスタックの数に関する別例、図16及び図17に示したスタック構造に関する別例、図18〜図20に示したフィルド導体等の横断面の寸法及び形状に関する別例、図21及び図22に示したフィルド導体の縦断面の形状に関する別例、そして図23及び図24に示した電子部品を有する配線板に関する別例の各々について任意の形態を選択し、それらを互いに組み合わせることもできる。用途等に応じて適切な組み合わせを選ぶことが好ましい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明に係る配線板は、電子機器の回路基板に適している。また、本発明に係る配線板の製造方法は、電子機器の回路基板の製造に適している。
10 第1基板
10a 第1絶縁層
11、12 配線層
13 第1フィルド導体(第1導体)
13a 第1孔
20 第2基板
20a 第2絶縁層
21 第2フィルド導体(第2導体)
21a 第2孔
30 第3基板
30a 第3絶縁層
31、32 配線層
33 第3フィルド導体(第3導体)
33a 第3孔
40a、50a 絶縁層
41、51 配線層
42、52 フィルド導体(第4導体)
42a、52a 孔
100 配線板
100a 積層体
132a、331a 開口
211、212 開口
131、132、331、332 ランド
1000 両面銅張積層板
1000a 絶縁層
1001、1002 銅箔
1003 孔
1004 めっき
2001 スキージ
3001、3002 銅箔
3003、3004 めっき
4001、4002 電子部品
S、S1、S2 フィルドスタック
10a 第1絶縁層
11、12 配線層
13 第1フィルド導体(第1導体)
13a 第1孔
20 第2基板
20a 第2絶縁層
21 第2フィルド導体(第2導体)
21a 第2孔
30 第3基板
30a 第3絶縁層
31、32 配線層
33 第3フィルド導体(第3導体)
33a 第3孔
40a、50a 絶縁層
41、51 配線層
42、52 フィルド導体(第4導体)
42a、52a 孔
100 配線板
100a 積層体
132a、331a 開口
211、212 開口
131、132、331、332 ランド
1000 両面銅張積層板
1000a 絶縁層
1001、1002 銅箔
1003 孔
1004 めっき
2001 スキージ
3001、3002 銅箔
3003、3004 めっき
4001、4002 電子部品
S、S1、S2 フィルドスタック
Claims (14)
- 表裏面の一方を第1面、他方を第2面とする配線板であって、
前記第1面から前記第2面に向かって順に積層される第1絶縁層、第2絶縁層、及び第3絶縁層と、
前記第1絶縁層を貫通する第1孔にめっきが充填されてなる第1導体と、
前記第2絶縁層を貫通する第2孔に導電性ペーストが充填されてなる第2導体と、
前記第3絶縁層を貫通する第3孔にめっきが充填されてなる第3導体と、
を有し、
前記第1導体、前記第2導体、及び前記第3導体が、同軸上に配置され、互いに導通している、
ことを特徴とする配線板。 - 前記第1絶縁層の前記第1面側及び前記第3絶縁層の前記第2面側の少なくとも一方には、層間絶縁層が積層され、
前記第1絶縁層の厚さ、前記第2絶縁層の厚さ、及び前記第3絶縁層の厚さの少なくとも1つは、前記層間絶縁層の厚さよりも大きい、
ことを特徴とする請求項1に記載の配線板。 - 前記第1絶縁層の厚さ、前記第2絶縁層の厚さ、及び前記第3絶縁層の厚さのいずれもが、前記層間絶縁層の厚さよりも大きい、
ことを特徴とする請求項2に記載の配線板。 - 前記第1絶縁層上に形成される配線層の厚さ、前記第2絶縁層上に形成される配線層の厚さ、及び前記第3絶縁層上に形成される配線層の厚さの少なくとも1つは、前記層間絶縁層上に形成される配線層の厚さよりも大きい、
ことを特徴とする請求項2又は3に記載の配線板。 - 前記第1絶縁層上に形成される配線層の厚さ、前記第2絶縁層上に形成される配線層の厚さ、及び前記第3絶縁層上に形成される配線層の厚さのいずれもが、前記層間絶縁層上に形成される配線層の厚さよりも大きい、
ことを特徴とする請求項4に記載の配線板。 - 前記第2導体の前記第1面側に接続されるランドの幅は、前記第1導体の前記第1面側に接続されるランドの幅よりも大きく、又は/且つ、前記第2導体の前記第2面側に接続されるランドの幅は、前記第3導体の前記第2面側に接続されるランドの幅よりも大きい、
ことを特徴とする請求項1乃至5のいずれか一項に記載の配線板。 - 前記第2孔の前記第1面側の開口幅は、前記第1孔の前記第2面側の開口幅よりも大きく、又は/且つ、前記第2孔の前記第2面側の開口幅は、前記第3孔の前記第1面側の開口幅よりも大きい、
ことを特徴とする請求項1乃至6のいずれか一項に記載の配線板。 - 前記第1導体の前記第2面側端面及び前記第3導体の前記第1面側端面の少なくとも一方の中央部には窪みが形成され、前記第2導体の前記導電性ペーストがその窪みに入り込んでいる、
ことを特徴とする請求項1乃至7のいずれか一項に記載の配線板。 - 前記第1絶縁層の前記第1面側及び前記第3絶縁層の前記第2面側の少なくとも一方には、第4導体を有する層間絶縁層が積層され、
前記第4導体は、前記第1乃至第3導体と同軸上に配置され、且つ、前記第1乃至第3導体と導通する、
ことを特徴とする請求項1乃至8のいずれか一項に記載の配線板。 - 前記配線板は、電子部品を内蔵し、電子デバイスとなっている、
ことを特徴とする請求項1乃至9のいずれか一項に記載の配線板。 - 前記配線板は、その表面に電子部品が実装されて、電子デバイスとなっている、
ことを特徴とする請求項1乃至9のいずれか一項に記載の配線板。 - 貫通孔にめっきが充填されてなる第1導体を有する第1絶縁層を準備することと、
貫通孔に導電性ペーストが充填されてなる第2導体を有する第2絶縁層を準備することと、
貫通孔にめっきが充填されてなる第3導体を有する第3絶縁層を準備することと、
前記第1導体、前記第2導体、及び前記第3導体が、同軸上に配置されるように、前記第1絶縁層と前記第3絶縁層とで前記第2絶縁層を挟んで積層体を形成することと、
前記積層体をプレス及び加熱して、前記第1導体、前記第2導体、及び前記第3導体を互いに導通させることと、
を含む配線板の製造方法。 - 前記加熱前における前記第2絶縁層は、プリプレグからなる、
ことを特徴とする請求項12に記載の配線板の製造方法。 - 前記プレス及び加熱の前に、前記積層体の両面又は片面に層間絶縁層を配置することと、
前記層間絶縁層上に導体パターンを形成することと、
をさらに含み、
前記プレスにより、前記第1乃至第3導体及び前記層間絶縁層を、まとめてプレスする、
ことを特徴とする請求項12又は13に記載の配線板の製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29738110P | 2010-01-22 | 2010-01-22 | |
US61/297,381 | 2010-01-22 | ||
US12/895,126 | 2010-09-30 | ||
US12/895,126 US8933556B2 (en) | 2010-01-22 | 2010-09-30 | Wiring board |
PCT/JP2010/072258 WO2011089795A1 (ja) | 2010-01-22 | 2010-12-10 | 配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011089795A1 true JPWO2011089795A1 (ja) | 2013-05-20 |
Family
ID=44306612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011550806A Pending JPWO2011089795A1 (ja) | 2010-01-22 | 2010-12-10 | 配線板及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8933556B2 (ja) |
JP (1) | JPWO2011089795A1 (ja) |
KR (1) | KR20120094523A (ja) |
CN (1) | CN102742372B (ja) |
TW (1) | TW201141342A (ja) |
WO (1) | WO2011089795A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10021776B2 (en) | 2012-12-21 | 2018-07-10 | Epcos Ag | Component carrier and component carrier arrangement |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8933556B2 (en) * | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
TWI487452B (zh) * | 2011-08-22 | 2015-06-01 | 欣興電子股份有限公司 | 線路板及其製作方法 |
US9668345B2 (en) * | 2012-03-30 | 2017-05-30 | Hitachi Chemical Company, Ltd. | Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole |
US9215805B2 (en) * | 2012-04-27 | 2015-12-15 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
KR101412225B1 (ko) * | 2012-08-10 | 2014-06-25 | 이비덴 가부시키가이샤 | 배선판 및 그 제조 방법 |
CN103260350B (zh) * | 2013-05-07 | 2016-07-06 | 梅州市志浩电子科技有限公司 | 盲埋孔板压合方法 |
CN104952839B (zh) * | 2014-03-28 | 2018-05-04 | 恒劲科技股份有限公司 | 封装装置及其制作方法 |
JP6544981B2 (ja) * | 2015-04-20 | 2019-07-17 | ローム株式会社 | プリント配線基板 |
JP2017123377A (ja) * | 2016-01-05 | 2017-07-13 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US9967975B2 (en) * | 2016-04-29 | 2018-05-08 | Kinsus Interconnect Technology Corp. | Multi-layer circuit board |
US10251270B2 (en) * | 2016-09-15 | 2019-04-02 | Innovium, Inc. | Dual-drill printed circuit board via |
CN109673112B (zh) * | 2017-10-13 | 2021-08-20 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板以及柔性电路板的制作方法 |
US10818567B2 (en) * | 2018-12-07 | 2020-10-27 | Google Llc | Integrated circuit substrate for containing liquid adhesive bleed-out |
TWI692281B (zh) * | 2019-03-13 | 2020-04-21 | 中華精測科技股份有限公司 | 多層電路板及其製造方法 |
US10978417B2 (en) * | 2019-04-29 | 2021-04-13 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
CN112702840B (zh) | 2019-10-23 | 2023-10-27 | 奥特斯(中国)有限公司 | 有嵌入的部件和水平长型过孔的部件承载件及其制造方法 |
WO2021140855A1 (ja) * | 2020-01-10 | 2021-07-15 | 住友電気工業株式会社 | フレキシブルプリント配線板及びその製造方法 |
KR20210128206A (ko) * | 2020-04-16 | 2021-10-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
CN114497074A (zh) * | 2020-10-23 | 2022-05-13 | 群创光电股份有限公司 | 修补结构与电子装置 |
KR20220091831A (ko) * | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 인쇄회로기판 |
KR20220110919A (ko) * | 2021-02-01 | 2022-08-09 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
TWI752820B (zh) * | 2021-02-08 | 2022-01-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
CN114916156A (zh) * | 2021-02-08 | 2022-08-16 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
CN113709994B (zh) * | 2021-11-01 | 2022-01-25 | 四川英创力电子科技股份有限公司 | 一种在电路板阻焊表面上成型导电层的生产设备及方法 |
CN116156756A (zh) * | 2021-11-19 | 2023-05-23 | 深南电路股份有限公司 | 线路板制备方法以及线路板 |
JPWO2024048713A1 (ja) * | 2022-08-31 | 2024-03-07 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026522A (ja) * | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002314255A (ja) * | 2001-04-16 | 2002-10-25 | Japan Metals & Chem Co Ltd | プリント配線基板、及び、プリント配線基板の製造方法 |
JP2004165545A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
JP2005159043A (ja) * | 2003-11-26 | 2005-06-16 | Kyocera Corp | 配線基板およびその製造方法 |
JP2005191080A (ja) * | 2003-12-24 | 2005-07-14 | Hitachi Chem Co Ltd | 積層板とそれを用いた多層配線板およびそれらの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2587596B2 (ja) | 1993-09-21 | 1997-03-05 | 松下電器産業株式会社 | 回路基板接続材とそれを用いた多層回路基板の製造方法 |
US5484647A (en) * | 1993-09-21 | 1996-01-16 | Matsushita Electric Industrial Co., Ltd. | Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same |
JP3207663B2 (ja) | 1994-03-22 | 2001-09-10 | 松下電器産業株式会社 | プリント配線基板及びその製造方法 |
JP3324437B2 (ja) * | 1997-04-04 | 2002-09-17 | 松下電器産業株式会社 | 多層プリント配線板の製造方法 |
CN1344130A (zh) | 2000-09-15 | 2002-04-10 | 神达电脑股份有限公司 | 六层电路板压合方法及其成品 |
WO2004091268A1 (ja) * | 2003-04-07 | 2004-10-21 | Ibiden Co., Ltd. | 多層プリント配線板 |
JP2006216713A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
US8933556B2 (en) * | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
-
2010
- 2010-09-30 US US12/895,126 patent/US8933556B2/en active Active
- 2010-12-10 KR KR1020127018904A patent/KR20120094523A/ko not_active Application Discontinuation
- 2010-12-10 JP JP2011550806A patent/JPWO2011089795A1/ja active Pending
- 2010-12-10 CN CN201080062047.0A patent/CN102742372B/zh active Active
- 2010-12-10 WO PCT/JP2010/072258 patent/WO2011089795A1/ja active Application Filing
- 2010-12-29 TW TW099146689A patent/TW201141342A/zh unknown
-
2014
- 2014-11-25 US US14/552,771 patent/US9425137B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026522A (ja) * | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002314255A (ja) * | 2001-04-16 | 2002-10-25 | Japan Metals & Chem Co Ltd | プリント配線基板、及び、プリント配線基板の製造方法 |
JP2004165545A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
JP2005159043A (ja) * | 2003-11-26 | 2005-06-16 | Kyocera Corp | 配線基板およびその製造方法 |
JP2005191080A (ja) * | 2003-12-24 | 2005-07-14 | Hitachi Chem Co Ltd | 積層板とそれを用いた多層配線板およびそれらの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10021776B2 (en) | 2012-12-21 | 2018-07-10 | Epcos Ag | Component carrier and component carrier arrangement |
Also Published As
Publication number | Publication date |
---|---|
CN102742372B (zh) | 2015-08-26 |
US20110180908A1 (en) | 2011-07-28 |
KR20120094523A (ko) | 2012-08-24 |
US8933556B2 (en) | 2015-01-13 |
US20150075848A1 (en) | 2015-03-19 |
TW201141342A (en) | 2011-11-16 |
US9425137B2 (en) | 2016-08-23 |
CN102742372A (zh) | 2012-10-17 |
WO2011089795A1 (ja) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011089795A1 (ja) | 配線板及びその製造方法 | |
JP5352005B2 (ja) | 配線板及びその製造方法 | |
KR101168514B1 (ko) | 플렉스 리지드 배선판 및 그의 제조 방법 | |
WO2011122245A1 (ja) | 配線板及びその製造方法 | |
US20120325524A1 (en) | Flex-rigid wiring board and method for manufacturing the same | |
JP2012151372A (ja) | 配線板及びその製造方法 | |
JP2010212652A (ja) | 配線板及びその製造方法 | |
TW201127246A (en) | Flex-rigid wiring board and method for manufacturing the same | |
US10674608B2 (en) | Printed circuit board and manufacturing method thereof | |
US20130025914A1 (en) | Wiring board and method for manufacturing the same | |
JP2008124370A (ja) | 多層プリント配線板の製造方法 | |
KR101282965B1 (ko) | 신규 인쇄회로기판 및 이의 제조방법 | |
JP2017157793A (ja) | 電子部品内蔵基板 | |
KR101159218B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
WO2015083216A1 (ja) | 多層基板、及び、その製造方法 | |
US11122674B1 (en) | PCB with coin and dielectric layer | |
US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
WO2023176063A1 (ja) | 多層基板、多層基板の製造方法及び電子機器 | |
WO2015083222A1 (ja) | 多層基板、及び、その製造方法 | |
KR20050112365A (ko) | 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법 | |
JP2007266325A (ja) | プリント配線材料、プリント配線材料の製造方法、多層プリント配線板の製造方法 | |
JP5859678B1 (ja) | プリント配線基板の製造方法 | |
JP2011228516A (ja) | 多層基板とその製造方法 | |
WO2015155859A1 (ja) | 多層基板、及び、その製造方法 | |
JP2016001764A (ja) | プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |