JP2010212652A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2010212652A
JP2010212652A JP2009211798A JP2009211798A JP2010212652A JP 2010212652 A JP2010212652 A JP 2010212652A JP 2009211798 A JP2009211798 A JP 2009211798A JP 2009211798 A JP2009211798 A JP 2009211798A JP 2010212652 A JP2010212652 A JP 2010212652A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
substrate
via hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009211798A
Other languages
English (en)
Inventor
Keisuke Shimizu
敬介 清水
Yoichiro Kawamura
洋一郎 川村
Yoji Kitamura
陽児 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010212652A publication Critical patent/JP2010212652A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】熱応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供する。
【解決手段】電子部品内蔵配線板１０が、基板１００の開口部に配置される電子部品２００と、基板１００と電子部品２００との隙間に形成される接着剤２００ａ（絶縁材）と、接着剤２００ａ上に形成される第１導体層１１０ａと、を備える。電子部品２００の端子電極２１０、２２０と第１導体層１１０ａに含まれる導体パターンとが、接着剤２００ａに形成されたバイアホール２０１ａ、２０２ａを介して接続される。ここで、バイアホール２０１ａ、２０２ａの高さは５〜１５μｍの範囲にあり、バイアホール２０１ａ、２０２ａのアスペクト比は０．０７〜０．３３の範囲にある。
【選択図】図１４Ａ

Description

本発明は、例えば抵抗やキャパシタ等の電子部品を内蔵する配線板及びその製造方法に関する。
特許文献１に、電子部品内蔵配線板及びその製造方法が開示されている。この製造方法では、作業者が、基板内部に電子部品を埋め込み、基板の導体パターンと電子部品の端子電極（電極パッド）とをバイアホールを介して電気的に接続することで、電子部品内蔵配線板を製造する。
特開２００６−３２８８７号公報
しかしながら、こうした電子部品内蔵配線板及びその製造方法によると、例えばプラスチックからなる基板に、例えばセラミックと金属との複合体からなる電子部品（例えばチップコンデンサ等）を内蔵させる場合に、それら基板と電子部品との間の熱膨張係数の差（例えばＣＴＥミスマッチ）により熱ストレスが発生することが懸念される。そして、そうした熱ストレスによる応力（例えばせん断応力）がバイアホール等の配線の接続部（接続界面）に加わると、電気的な接続の破断や、内蔵される電子部品の性能劣化などが生じることも、懸念されるようになる。
特にバイアホールを形成する絶縁層（例えば樹脂からなる層）が厚くなり、アスペクト比（高さ／径）の高いバイアホール（層間接続部）が形成された場合には、そのバイアホールに加わる熱応力が増大し、上記問題が顕著になる。
本発明は、上記事情に鑑みてなされたものであり、熱応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供することを目的とする。
本発明の第１の観点に係る配線板は、開口部の形成された基板と、電極を有し前記開口部に配置される電子部品と、前記開口部において前記基板と前記電子部品との隙間に形成される絶縁材と、前記絶縁材上に形成され、第１導体パターンを含む第１導体層と、を備え、前記絶縁材には、バイアホールが形成され、前記電子部品の前記電極と前記第１導体パターンとが前記バイアホールを介して接続され、前記バイアホールの高さが５〜１５μｍの範囲にあり、前記バイアホールのアスペクト比が０．０７〜０．３３の範囲にある。
なお、「開口部に配置」には、電子部品の全体が開口部に完全に収容される場合のほか、電子部品の一部のみが開口部に配置される場合なども含まれる。
本発明の第２の観点に係る配線板の製造方法は、開口部の形成された基板を用意する第１工程と、電極を有する電子部品を前記開口部に配置する第２工程と、前記開口部において前記基板と前記電子部品との隙間に絶縁材を形成する第３工程と、前記絶縁材上に、第１導体パターンを含む第１導体層を形成する第４工程と、高さが５〜１５μｍの範囲にあり、アスペクト比が０．０７〜０．３３の範囲にあるバイアホールを前記絶縁材に形成する第５工程と、前記電子部品の前記電極と前記第１導体パターンとを前記バイアホールを介して接続する第６工程と、を含む。
なお、「用意する」工程には、材料や部品を購入して自ら製造する場合のほかに、完成品を購入して使用する場合なども含まれる。
本発明によれば、熱応力に起因した性能劣化を抑制することができる。
本発明の実施形態１に係る配線板の断面図である。 配線板に内蔵される電子部品の断面図である。 電子部品の端子電極とバイアホールとの位置関係を示す図である。 配線板に内蔵される電子部品の拡大図である。 図４Ａの一部拡大図である。 電子部品にクラックが生じる様子を説明するための図である。 電子部品にクラックが生じる様子を説明するための図である。 シミュレーションに用いる試料を示す図である。 上記試料に内蔵される電子部品を示す図である。 上記試料に用いられる材料の性質を示す図表である。 シミュレーション結果を示す図表である。 図９のデータのグラフである。 シミュレーション結果を、アスペクト比の小さい試料から順に並べたグラフである。 図１１のデータの第１グラフである。 図１１のデータの第２グラフである。 本発明の実施形態１に係る配線板の構造を説明するための図である。 接着剤以外の層間絶縁層を含む配線板（比較例）を示す図である。 本発明の実施形態１に係る配線板の製造方法の手順を示すフローチャートである。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 本発明の実施形態２に係る配線板の断面図である。 配線板に内蔵される電子部品の拡大図である。 基板を用意する工程を説明するための図である。 基板に電子部品を内蔵するためのスペースを形成する工程を説明するための図である。 キャリア上に基板を載置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）第１工程を説明するための図である。 基板に電子部品を内蔵させる第２工程を説明するための図である。 バイアホールを形成する工程を説明するための図である。 フィルドバイアを用いた配線板の第１例を示す図である。 フィルドバイアを用いた配線板の第２例を示す図である。
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。
（実施形態１）
本実施形態の電子部品内蔵配線板１０は、図１に示すように、基板１００と、導体パターンとしての配線層１１０及び１２０と、電子部品２００と、を備える。
基板１００は、例えば硬化したプリプレグからなる方形状の絶縁層１０１及び１０２から構成される。プリプレグは、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。こうした補強材を含むことで、基板１００の反り等が緩和される。なお、補強材は、主材料（プリプレグ）よりも熱膨張率の小さい材料である。
絶縁層１０１には、電子部品２００の外形に対応した形状の開口部Ｒ１１が形成される。本実施形態では、開口部Ｒ１１が、基板１００の凹部となる。
なお、基板１００の形状や材料等は、用途等に応じて変更可能である。例えばプリプレグとしては、ガラス繊維やアラミド繊維の基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、アリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）などの樹脂を含浸させたものも用いることができる。また、プリプレグに代えて、液状又はフィルム状の熱硬化性樹脂や熱可塑性樹脂を用いることができる。熱硬化性樹脂としては、例えばエポキシ樹脂、イミド樹脂（ポリイミド）、ＢＴ樹脂、アリル化フェニレンエーテル樹脂、アラミド樹脂などを、用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを、用いることができる。これらは、絶縁性、誘電特性、耐熱性、機械的特性の観点から必要に応じて選ぶことが望ましい。また、これらの樹脂は、添加剤として、硬化剤、安定剤、フィラーなどを含有させることもできる。その他、プリプレグに代えて、ＲＣＦ（Resin Coated copper Foil）等を用いてもよい。
基板１００の表面（両面）には、配線層１１０及び１２０が形成されている。基板１００の下面（矢印Ｙ１側の面）には配線層１１０が、また基板１００の上面（矢印Ｙ２側の面）には配線層１２０が、それぞれ形成されている。
配線層１１０は、第１配線層１１１及び第２配線層１１２を有する。また、配線層１２０は、第１配線層１２１及び第２配線層１２２から構成される。第１配線層１１１及び１２１は、例えば銅箔からなる。第２配線層１１２及び１２２は、例えば銅のめっき皮膜からなる。配線層１１０、１２０が、第１配線層１１１、１２１（金属箔）と第２配線層１１２、１２２（めっき皮膜）とを含むことで、第１配線層１１１、１２１と絶縁層１０１、１０２との密着性が向上し、デラミネーションが起こりにくくなる。配線層１１０及び１２０の厚さは、例えば１５〜４０μｍである。なお、配線層１１０及び１２０の材料や厚さ等は、用途等に応じて変更可能である。
開口部Ｒ１１には、絶縁層１０１と同程度の厚さを有する電子部品２００が配置される。電子部品２００と基板１００との境界部には、電子部品２００を固定するための接着剤２００ａと共に、絶縁層１０１及び１０２からしみ出した（流出した）絶縁性の樹脂１０２ａが充填されている。樹脂１０２ａは、電子部品２００の周りを完全に覆っている。これにより、電子部品２００が、樹脂１０２ａで保護されるとともに、所定の位置に固定される。
接着剤２００ａは、例えばＮＣＰ（非導電性液状ポリマー）等の絶縁材料からなる。絶縁性の接着剤２００ａには、テーパ状のバイアホール２０１ａ及び２０２ａが形成されている。詳しくは、第１配線層１１１及び接着剤２００ａには、電子部品２００に接続されるテーパ状の貫通孔２１０ａ、２２０ａが形成される。バイアホール２０１ａ、２０２ａは、貫通孔２１０ａ、２２０ａの一部として形成される。また、貫通孔２１０ａ、２２０ａの壁面及び底面には、第２配線層１１２に連続する導体２１０ｂ、２２０ｂが形成される。したがって、貫通孔２１０ａ、２２０ａの一部であるバイアホール２０１ａ、２０２ａの壁面及び底面にも、それぞれ導体２１０ｂ、２２０ｂが形成される。バイアホール２０１ａと導体２１０ｂ、バイアホール２０２ａと導体２２０ｂは、それぞれコンフォーマルバイアを構成する。このコンフォーマルバイアにより、電子部品２００と配線層１１０とが電気的に接続される。
本実施形態では、接着剤２００ａの弾性率が、樹脂１０２ａの弾性率よりも低い。相対的に弾性率の低い接着剤２００ａにバイアホール２０１ａ及び２０２ａを形成することで、バイアホール２０１ａ、２０２ａ内の導体２１０ｂ、２２０ｂに加わる応力（ストレス）が緩衝される。また、それ以外の部分においては、相対的に弾性率の高い樹脂１０２ａで電子部品２００が覆われることで、外部からの衝撃に対する電子部品２００の強度が高まる。接着剤２００ａの弾性率は１〜９ＧＰａであることが好ましい。本実施形態では、弾性率４ＧＰａの接着剤２００ａを用いる。樹脂１０２ａの弾性率は５〜２２ＧＰａであることが好ましい。本実施形態では、弾性率７ＧＰａの樹脂１０２ａを用いる。
電子部品２００は、例えばチップコンデンサである。詳しくは、例えば図２にその断面構造を示すように、電子部品２００は、コンデンサ本体２０１と、Ｕ字状の端子電極２１０及び２２０（電極パッド）と、を備える。コンデンサ本体２０１は、例えばセラミックからなる複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４とが交互に積層されて構成される。端子電極２１０及び２２０は、コンデンサ本体２０１の両端部にそれぞれ形成されている。こうして、コンデンサ本体２０１の両端部、詳しくは下面から、側面、そして上面にかけて端子電極２１０及び２２０で覆われる。こうして、コンデンサ本体２０１の側面が端子電極２１０及び２２０で覆われることにより、発熱効率が向上する。一方、コンデンサ本体２０１の中央部は露出している。なお、電子部品２００はチップコンデンサに限られず、チップ抵抗等の他の受動部品も、電子部品２００として採用可能である。
基板１００に内蔵された状態において、電子部品２００の端子電極２１０、２２０の下面は、図１に示すように、それぞれバイアホール２０１ａ及び導体２１０ｂ、バイアホール２０２ａ及び導体２２０ｂを介して、配線層１１０と接続される。ここで、第２配線層１１２、並びに導体２１０ｂ及び２２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品２００と配線層１１０との接続部分の信頼性は高い。また、電子部品２００の端子電極２１０の表面にもめっき被膜を形成することで、さらに電子部品２００と配線層１１０との接続部分の信頼性を向上させることができる。
一方、コンデンサ本体２０１（図２）の中央部は、樹脂１０２ａで覆われる。このように、コンデンサ本体２０１の比較的脆い部分であるセラミックが露出した部分（中央部）が樹脂１０２ａで覆われることで、その樹脂１０２ａでコンデンサ本体２０１が保護される。
バイアホール２０１ａ、２０２ａは、例えば図３に示すように、それぞれ電子部品２００の端子電極２１０、２２０の中央に配置される。
図４Ａに、電子部品２００の一部を拡大して示し、図４Ｂに、さらに図４Ａ中の領域Ｒ１を拡大して示す。電子部品２００は、例えば１ｍｍ角の外形を有する。そして、電子部品２００の厚さｄ３は、例えば１００〜１５０μｍである。電子部品２００の下面（矢印Ｙ１側の面）には、バイアホール２０１ａ、２０２ａが接続される。
端子電極２１０及び２２０の表面は、粗面になっている。端子電極２１０と導体２１０ｂとの接続面２１０ｃが粗面になっていることで、それら端子電極２１０と導体２１０ｂとの密着性が向上する。
なお、説明の便宜上、図４Ａ及び図４Ｂには端子電極２１０側のみを図示したが、端子電極２２０側も同様である。
端子電極２１０及び２２０の厚さ、特に導体２１０ｂ及び２２０ｂが接続される下面側の厚さｄ１（図１）は、２〜１５μｍであることが好ましく、特に５μｍであることがより好ましい。
端子電極２１０又は２２０は、薄くなるほど強度が小さくなる。したがって、端子電極２１０又は２２０が薄すぎると、レーザ等により、バイアホール２０１ａ又は２０２ａを形成する際に、その穴明け加工が端子電極２１０又は２２０で止まらず、端子電極２１０又は２２０にも穴が明いてしまうことが懸念される。
一方、端子電極２１０又は２２０が厚すぎると、図５Ａ又は図５Ｂに示すように、電子部品２００の電極形成部と電極非形成部との境界付近にクラックＣＫが生じることが懸念される。なお、電子部品２００の小型化が進むと、電子部品２００は、下（図５Ａ）又は上（図５Ｂ）に突出するように、湾曲し易くなる。電子部品２００の湾曲量ｄ４は、例えば５〜１５μｍである。
また、端子電極２１０又は２２０の厚膜化に伴い電子部品内蔵配線板１０が大型化するため、実装スペース等の点で不利になる。
この点、端子電極２１０及び２２０の厚さが上記範囲内にあれば、強度の面でも、クラック等の面でも、不利の少ない電子部品内蔵配線板１０となる。
配線層１１０の厚さｄ２（図１）は、１５〜４０μｍであることが好ましく、特に３０μｍであることがより好ましい。
配線層１１０が薄すぎると、電気抵抗が大きくなり、エネルギー効率等の点で、好ましくない。
一方、配線層１１０が厚すぎると、形成に時間がかかり、製造効率の点で、好ましくない。特にめっきにより配線層１１０を形成する場合には、めっき膜が均一になりにくくなったり、めっきレジストの形成及び除去が困難になったりする不利もある。
この点、配線層１１０の厚さが上記範囲内にあれば、エネルギー効率等の面でも、製造効率の面でも、不利の少ない電子部品内蔵配線板１０となる。
また、端子電極２１０又は２２０の厚さｄ１と配線層１１０の厚さｄ２との比率は、端子電極２１０又は２２０の厚さが配線層１１０の厚さよりも小さくなるように設定することが好ましく、特に端子電極２１０又は２２０の厚さが配線層１１０の厚さの半分（１／２）以下になるように設定することがより好ましい。こうした比率によれば、端子電極２１０又は２２０を薄くすることで、電子部品２００のクラック等を抑制することができる。またその一方で、配線層１１０を相対的に厚くすることにより、端子電極２１０又は２２０が薄くなった分を補って、高い放熱性を維持することができる。
バイアホール２０１ａ及び２０２ａの径Ｔ１１（図４Ｂ）は、３０〜７０μｍであることが好ましく、特に５０〜６０μｍであることがより好ましい。バイアホール２０１ａ又は２０２ａの径が小さすぎると、接続信頼性が低くなる。一方、バイアホール２０１ａ又は２０２ａの径が大きすぎると、電子部品２００の端子電極２１０及び２２０（電極パッド）の所要面積が大きくなるため、電子部品２００を高密度に配置することが困難になる。この点、バイアホール２０１ａ及び２０２ａの径が上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。なお、テーパ状のバイアホール２０１ａ及び２０２ａなどで、高さ方向の径が必ずしも一定でない場合には、その平均を径Ｔ１１とする。
バイアホール２０１ａ及び２０２ａの高さＴ１２（図４Ｂ）は、５〜１５μｍであることが好ましく、特に１０μｍであることがより好ましい。バイアホール２０１ａ及び２０２ａの高さが小さすぎると、均一に形成することが困難になる。一方、バイアホール２０１ａ及び２０２ａの高さが大きすぎると、形成に時間がかかり、製造効率の面で不利になる。この点、バイアホール２０１ａ及び２０２ａの高さが上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
バイアホール２０１ａ及び２０２ａのアスペクト比（高さＴ１２／径Ｔ１１）は、０．０７〜０．３３であることが好ましく、特に０．０７〜０．２０であることが、より好ましい。このことに関する電子部品内蔵配線板１０のシミュレーション結果について、図６〜図１３を参照して説明する。
シミュレーションは、図６に示すような構造を有する試料１０００について実行した。試料１０００の幅ｄ５は、３６００μｍである。試料１０００は、幅ｄ５の中心線を対称軸として、矢印Ｘ１側と矢印Ｘ２側とが互いに対称となる構造を有する。試料１０００は、基本的には、電子部品内蔵配線板１０の両面（上下面）に、絶縁層１１〜１３、２１〜２３及び導体層１１ａ〜１３ａ、２１ａ〜２３ａ及びソルダーレジスト層１１ｂ、２１ｂが積層された構造を有する。ただし、試料１０００では、配線層１１０、１２０が、パターニングされていない。配線層１１０は、電子部品２００と接続される部分と、電子部品２００から離間する部分とに分離され、その境界において、両部分は、互いに距離ｄ６（＝２００μｍ）だけ離間している。
各層の厚さは、基板１００（コア）において２００μｍ、絶縁層１１〜１３、２１〜２３において６０μｍ、配線層１１０、１２０において３０μｍ、導体層１１ａ、１２ａ、２１ａ、２２ａにおいて２５μｍ、導体層１３ａ、２３ａにおいて３０μｍ、ソルダーレジスト層１１ｂ、２１ｂにおいて２０μｍである。
電子部品２００の各部の寸法について、図７を参照して説明する。コンデンサ本体２０１の厚さＴ１は１５０μｍ、コンデンサ本体２０１の幅Ｔ２は１０００μｍ、電子部品２００の上下面における端子電極２１０、２２０のＸ方向（矢印Ｘ１、Ｘ２の方向）の長さＴ３は３００μｍ、電子部品２００の側面における端子電極２１０、２２０の厚さＴ４は１０μｍ、端子電極２１０と端子電極２２０との間隔Ｔ５は７２０μｍである。
各層の材料は、基板１００（コア）及び絶縁層１１、１２、２１、２２においてプリプレグ（Ｒ１５５１）、絶縁層１３、２３においてＲＣＦ（ＭＲＧ２００）、配線層１１０、１２０及び導体層１１ａ〜１３ａ、２１ａ〜２３ａにおいて銅、ソルダーレジスト層１１ｂ、２１ｂにおいてＰＳＲ４０００、チップコンデンサ（Ｃ／Ｃ）においてＢａＴｉＯ３である。また、接着剤２００ａは、ＮＣＰである。参考のため、図８に、各材料のヤング率、ポワソン比、ＣＴＥ（熱膨張率）、ガラス転移温度Ｔｇ（ＴＭＡ）を示す。
測定者は、こうした試料１０００について、バイアホール２０１ａ及び２０２ａの径Ｔ１１及び高さＴ１２を変更しつつ、シミュレーションを実行した。具体的には、２次元モデルを用い、外部応力がない状態（応力フリー）で、温度を１２５℃から−５５℃へ変化させたときの相当応力を測定した。シミュレーションの範囲は、バイアホール２０１ａ及び２０２ａの径Ｔ１１について１０〜１１０μｍ、バイアホール２０１ａ及び２０２ａの高さＴ１２について５〜１５μｍである。
図９〜図１３に、シミュレーション結果を示す。試料＃１〜＃１８についてシミュレーションを行った結果、図９に示すような結果が得られた。図１０には、図９のデータをグラフ化して示す。また、図１１には、図９のデータ及びその対数表示データを、アスペクト比の小さい試料から順に示す。図１２、図１３には、それぞれ図１１のデータをグラフ化して示す。なお、各図において、「標準化応力」は、概ね良品が得られる径Ｔ１１＝３０μｍ、且つ、高さＴ１２＝５μｍの配線板（基準配線板）の応力を基準（１００％）にした場合における各配線板の応力と基準配線板の応力との比率に相当する。
図９及び図１０に示されるように、概ねの傾向としては、バイアホール２０１ａ及び２０２ａの径Ｔ１１を大きくすることで、相当応力が減少し、やがて収束する。また、バイアホール２０１ａ及び２０２ａの高さＴ１２を低くすることで、相当応力が低くなる。したがって、径Ｔ１１を大きくし、高さＴ１２を低くすることで、相当応力の低下が期待できる。なお、発明者は、この傾向について、径Ｔ１１が大きくなるにつれて面積が増加し、バイアホール２０１ａ及び２０２ａの中心付近に集中している応力が端側へ分散され易くなるため、径Ｔ１１が大きくなるほど応力が減少すると推察する。また、高さＴ１２が高くなるにつれてバイアホール２０１ａ及び２０２ａの端（角）の応力が中央部へ集中し、モーメントが増加するため、高さＴ１２が高くなるほど応力が大きくなると推察する。
図１１及び図１２に示されるように、概ねの傾向としては、アスペクト比を大きくすることで、相当応力が増加し、やがて収束する。また、図１１及び図１３に示されるように、アスペクト比と相当応力の対数表示データとの関係は、ほぼ直線となる。このことから、アスペクト比と相当応力との間には相関関係があると考えられる。
試料＃１〜＃１８において、応力が大きくなると、クラック等が懸念される。また、高さＴ１２が高すぎると、バイアホール２０１ａ及び２０２ａの両端よりも中央付近に応力が集中するため、接続信頼性が低下する。こうした点に鑑みて試料＃１〜＃１８の各々について品質の判定をした結果を、図９に示す（◎：とても良い、○：良い、×：良くない）。なお、径Ｔ１１が９０μｍ、１１０μｍである試料＃５、＃６、＃１１、＃１２、＃１７、＃１８は、シミュレーションによる応力の値は小さいものの、電子部品２００の端子電極２１０、２２０の所要面積が増大し、高密度に電子部品２００を実装する面で不利であることから、「×」としている。
この判定結果より、径Ｔ１１が５μｍである場合には、アスペクト比が０．０７〜０．１７であることが好ましい。径Ｔ１１が１０μｍである場合には、アスペクト比が０．１４〜０．３３であることが好ましく、特に０．１４〜０．２０であることがより好ましい。また、径Ｔ１１が１５μｍである場合には、アスペクト比が０．２１〜０．３０であることが好ましい。
したがって、径Ｔ１１が３０〜７０μｍの範囲にある場合には、アスペクト比を０．０７〜０．３３とすることが好ましく、特に０．０７〜０．２０であることがより好ましい。
電子部品内蔵配線板１０においては、図１４Ａに示すように、配線層１１０の一部として、接着剤２００ａ上に第１導体層１１０ａが形成され、基板１００の下面に第２導体層１１０ｂが形成される。第１導体層１１０ａと第２導体層１１０ｂとは、同層の導体層である。すなわち、これらは、互いに同一面上に形成される。なお、「同一面」とは、コア（積層のベースとなる基板）からの距離、いわば積層方向の高さｈ１が等しい面をいう。
電子部品２００の端子電極２１０、２２０と第１導体層１１０ａとは、バイアホール２０１ａ、２０２ａを介して接続される。すなわち、電子部品内蔵配線板１０は、接着剤２００ａ以外の層間絶縁層、例えば図１４Ｂ（比較例）に示すような層間絶縁層１００ａを含まない。これにより、バイアホール２０１ａ及び２０２ａの高さＴ１２を、上記範囲に含まれるような小さな値にすることができる。そしてその結果、アスペクト比も、上記範囲に含まれるような小さな値にすることができる。
電子部品内蔵配線板１０を製造する場合には、例えば作業者が、図１５に示す一連の処理を実行する。
作業者は、まず、ステップＳ１１で、バイアホール２０１ａ、２０２ａの各径Ｔ１１及び高さＴ１２、並びにアスペクト比を決定する。詳しくは、径Ｔ１１を３０〜７０μｍ、高さＴ１２を５〜１５μｍ、アスペクト比を０．０７〜０．３３の範囲内の値に、それぞれ決定する（図１１参照）。
続けて、作業者は、ステップＳ１２で、例えば図１６Ａ〜図１７Ｃに示す工程等を経て、電子部品２００の埋め込みをする。
詳しくは、作業者は、例えば図１６Ａに示すように、片面に導体膜１１１１を有するキャリア１１１０を用意する。キャリア１１１０及び導体膜１１１１は、例えば銅からなる。ただし、キャリア１１１０は、導体膜１１１１よりも厚い。
続けて、作業者は、図１６Ｂに示すように、例えばＵＶレーザ等により、導体膜１１１１のみを貫通するような穴を明ける。これにより、開口部２０１ｂ、２０２ｂ、１１１１ａ、１１１１ｂが形成される。開口部１１１１ａ及び１１１１ｂは、アライメントターゲットとして用いる。
続けて、作業者は、図１６Ｃに示すように、例えばＮＣＰコーティング等により、少なくとも開口部２０１ｂ及び２０２ｂを含むキャリア１１１０及び導体膜１１１１の中央部に、接着剤２００ａを塗布する。これにより、開口部２０１ｂ及び２０２ｂに、接着剤２００ａが充填される。
続けて、作業者は、図１６Ｄに示すように、開口部２０１ｂ及び２０２ｂの上に、電子部品２００を実装する。
具体的には、端子電極２１０及び２２０を有する電子部品２００を用意する。端子電極２１０及び２２０の表面は、粗面になっている。この電子部品２００を、接着剤２００ａの上に載置した後、例えば加圧及び加熱により、その位置に電子部品２００を固定する。このとき、電子部品２００の下で接着剤２００ａが均一な厚みとなり、気泡が内部に残留しないように、電子部品２００を押圧する。こうすることが、後の工程でバイアホール２０１ａ及び２０２ａの接続信頼性を確保する上で重要となる。なお、端子電極２１０及び２２０の粗面は、通常、電極形成時に形成される。ただし、必要に応じて、電極形成後にその表面を、例えば化学薬品等で粗化してもよい。
続けて、例えば図１７Ａに示すように、例えば銅からなるキャリア１１１０及び導体膜１１１１の上に電子部品２００と並べて、例えばプリプレグからなる絶縁層１０１を、さらにその上に、例えばプリプレグからなる絶縁層１０２、そして例えば銅からなる導体膜１２１１及びキャリア１２１０を、それぞれ配置する。電子部品２００は、絶縁層１０１中央の開口部Ｒ１１に配置される。
続けて、作業者は、例えば図１７Ｂに示すように、それらを加圧プレス（例えばホットプレス）する。これにより、絶縁層１０１及び１０２から樹脂１０２ａを押し出す。すなわち、このプレスにより、絶縁層１０１及び１０２を構成する各プリプレグから、樹脂１０２ａがしみ出して（流出して）、電子部品２００と絶縁層１０１との間（境界部）に充填される。その後、例えば加熱処理等により、絶縁層１０１及び１０２を固化する。
続けて、作業者は、例えば図１７Ｃに示すように、キャリア１１１０及び１２１０を除去する。これにより、導体膜１１１１及び１２１１、並びに開口部２０１ｂ及び２０２ｂに充填された接着剤２００ａが露出する。
こうして、基板１００内に電子部品２００が埋め込まれる。電子部品２００は、基板１００の凹部（開口部Ｒ１１）に配置される。
続けて、図１５のステップＳ１３で、作業者は、例えば図１８Ａ〜図１８Ｃに示す工程等を経て、導体パターンを形成する。
詳しくは、作業者は、例えば図１８Ａに示すように、導体膜１１１１表面の接着剤２００ａを除去する。なお、この接着剤２００ａを除去する工程は、必要なければ割愛してもよい。
続けて、作業者は、例えば図１８Ｂに示すように、例えばレーザ等により、導体膜１１１１及び接着剤２００ａに、電子部品２００に達する貫通孔２１０ａ、２２０ａを形成する。これにより、バイアホール２０１ａ、２０２ａが、貫通孔２１０ａ、２２０ａの一部として形成される。バイアホール２０１ａ、２０２ａの各径Ｔ１１及び高さＴ１２、並びにアスペクト比は、ステップＳ１１で決定した値に仕上げる。その後、必要に応じて、ＣＯ２レーザクリーニング及びデスミアをする。
続けて、作業者は、例えば図１８Ｃに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）により、貫通孔２１０ａ及び２２０ａ、並びに開口部１１１１ａ及び１１１１ｂを含めた導体膜１１１１及び１２１１の表面に、導体膜１１２１及び１２２１（銅めっき皮膜）を形成する。
続けて、作業者は、必要に応じて、例えばハーフエッチにより、所定の厚さまで導体膜１１２１及び１２２１を薄くした後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、導体膜１１１１及び１１２１及び１２１１及び１２２１を、先の図１に示したような形態にパターニングする。これにより、第１配線層１１１及び第２配線層１１２（配線層１１０）、並びに第１配線層１２１及び第２配線層１２２（配線層１２０）が形成される。このようなサブトラクティブ法による導体パターン形成に代えて、絶縁層１０１及び１０２の上にめっきレジストを形成し、パターンめっき（例えば化学銅めっき及び電気銅めっき）により配線層１１０及び１２０を形成する手法、いわゆるセミアディティブ（ＳＡＰ）法を用いることもできる。また、導体パターンの形成に先立って、絶縁層１０１及び１０２を貫通する開口を設けておいて、配線層１１０及び１２０の形成と同時に、その開口部にめっきをして、スルーホールを設けることもできる。また、パターニング前にハーフエッチ等により導体膜１１２１及び１２２１の厚さを調整する工程は、必須ではない。用途等に応じてこの工程を割愛してもよい。
また、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１に示した電子部品内蔵配線板１０が完成する。
本実施形態では、バイアホール２０１ａ及び２０２ａのアスペクト比が０．０７〜０．３３の範囲にある。
低アスペクト比のバイアホール２０１ａ及び２０２ａにより、例えば−２５〜１４０℃のヒートサイクルにおいて、バイアホール２０１ａ及び２０２ａに加わる応力が低減する。このため、バイアホール２０１ａ及び２０２ａの接続信頼性に優れる。
バイアホール２０１ａ及び２０２ａの径Ｔ１１をあまり大きくせずに、高さＴ１２を小さくした。これにより、電子部品２００を内蔵する基板１００を薄くすることができる。
また、高さＴ１２が小さくなることにより、電子部品２００の上面（図１中の矢印Ｙ２側の面）と基板１００との隙間を大きくとることが可能になる。そして、この隙間を大きくすることで、その隙間に十分な厚さを有する樹脂１０２ａを充填して、基板１００中の補強材と電子部品２００との密着不良等に起因した樹脂１０２ａの剥離を抑制することが可能になる。
また、径Ｔ１１が小さくなることにより、電子部品２００の端子電極２１０、２２０の面積を小さくすることができる。その結果、電子部品２００を高密度に配置することが可能になる。
本実施形態の製造方法によれば、上記構造を有する電子部品内蔵配線板１０を簡易な手法で容易に製造することができる。
（実施形態２）
本実施形態の電子部品内蔵配線板２０は、図１９Ａに示すように、基板３００と、導体パターンとしての配線層３１０及び３２０と、電子部品４００と、を備える。電子部品内蔵配線板２０は、電子部品４００を内蔵する。電子部品４００は、所定の回路が集積されたＩＣチップである。電子部品４００は、片面に複数の端子電極４００ａ（電極パッド）を有する。端子電極４００ａの表面は、粗面になっている。なお、ここでいうＩＣチップは、ウエハの状態で、保護膜や端子等の形成、さらには再配線などを行い、その後個片化した、いわゆるウエハ・レベルＣＳＰも含む。また、電子部品４００は、例えば両面に端子電極４００ａを有するものであってもよい。
基板３００は、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。補強材は、主材料（エポキシ樹脂）よりも熱膨張率の小さい材料である。基板３００の厚さは、例えば０．１ｍｍである。なお、基板３００の形状や、厚さ、材料等は、用途等に応じて変更可能である。
基板３００は、スルーホール３０１ａを有する。スルーホール３０１ａの内壁には、導体膜３０１ｂが形成される。さらに、基板３００は、電子部品４００の外形に対応した形状のスペース（空隙）Ｒ２１を有する。
基板３００の表面（両面）には、それぞれ配線層３００ａ、３００ｂが形成されている。配線層３００ａと配線層３００ｂとは、スルーホール３０１ａに形成された導体膜３０１ｂにより、互いに電気的に接続される。
基板３００の下面（矢印Ｙ１側の面）には、絶縁層４１０、配線層３１０が順に積層されている。また、基板３００の上面（矢印Ｙ２側の面）には、絶縁層４２０、配線層３２０が順に積層されている。絶縁層４１０及び４２０は、例えば硬化したプリプレグからなる。また、配線層３１０及び３２０は、例えば銅のめっき皮膜からなる。
電子部品４００は、スペースＲ２１に配置される。電子部品４００と基板３００との境界部には、絶縁層４２０が充填されている。
絶縁層４１０は、電子部品４００の下面及び配線層３００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ａに接続されるテーパ状のバイアホール４１０ａが形成される。バイアホール４１０ａの壁面及び底面には、導体４１０ｂが形成される。バイアホール４１０ａと導体４１０ｂとは、コンフォーマルバイアを構成する。そして、このコンフォーマルバイアにより、配線層３００ａと配線層３１０とが電気的に接続される。
一方、絶縁層４２０は、電子部品４００の上面、配線層３００ｂ、及び端子電極４００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ｂ、端子電極４００ａに接続されるテーパ状のバイアホール４２０ａが形成される。バイアホール４２０ａの壁面及び底面には、導体４２０ｂが形成される。バイアホール４２０ａと導体４２０ｂとは、コンフォーマルバイアを構成する。そして、このコンフォーマルバイアにより、配線層３００ｂ及び端子電極４００ａと配線層３２０とが電気的に接続される。ここで、配線層３２０及び導体４２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品４００と配線層３２０との接続部分の信頼性は高い。
電子部品４００は、絶縁層４１０及び４２０により周りを完全に覆われている。これにより、電子部品４００が、絶縁層４１０及び４２０で保護されるとともに、所定の位置に固定される。
電子部品４００のバイアホール４２０ａに関しても、前述の電子部品２００のバイアホール２０１ａ、２０２ａと同様、例えば図１９Ｂ（図４Ｂに対応する図）に示す径Ｔ２１は、３０〜７０μｍであることが好ましく、特に５０〜６０μｍであることがより好ましい。バイアホール４２０ａの高さＴ２２は、５〜１５μｍであることが好ましく、特に１０μｍであることがより好ましい。バイアホール４２０ａのアスペクト比（高さＴ２２／径Ｔ２１）は、０．０７〜０．３３であることが好ましく、特に０．０７〜０．２０であることが、より好ましい。
なお、説明の便宜上、端子電極４００ａの１つのみを図示して、その周辺構造について説明したが、他の端子電極４００ａも同様である。
電子部品内蔵配線板２０も、例えば作業者が、先の図１５に示した一連の処理を実行することで、製造することができる。具体的には、まず、作業者が、ステップＳ１１で、バイアホール４２０ａの径Ｔ２１及び高さＴ２２、並びにアスペクト比（高さＴ２２／径Ｔ２１）を決定する。詳しくは、径Ｔ２１を３０〜７０μｍ、高さＴ２２を５〜１５μｍ、アスペクト比を０．０７〜０．３３の範囲内の値に、それぞれ決定する。
続けて、作業者は、ステップＳ１２で、作業者は、例えば図２０Ａ〜図２１Ｂに示す工程等を経て、電子部品４００の埋め込みをする。
詳しくは、作業者は、例えば図２０Ａに示すように、スルーホール３０１ａ、導体膜３０１ｂ、並びに配線層３００ａ及び３００ｂを有する基板３００を用意する。この基板３００は、電子部品内蔵配線板２０のコアに相当する。
続けて、作業者は、例えば図２０Ｂに示すように、例えばレーザ等により中抜き加工して、基板３００に、スペースＲ２１を形成する。
続けて、作業者は、例えば図２０Ｃに示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア２１１０を、基板３００の片面に設ける。キャリア２１１０は、例えばラミネートにより、基板３００と接着される。
続けて、作業者は、図２０Ｄに示すように、例えば常温で、電子部品４００の端子電極４００ａを上（キャリア２１１０とは反対側）に向けて、電子部品４００をキャリア２１１０上（詳しくはスペースＲ２１）に載置する。端子電極４００ａの表面は、粗面になっている。なお、端子電極４００ａの粗面は、通常、電極形成時に形成される。ただし、必要に応じて、電極形成後にその表面を、例えば化学薬品等で粗化してもよい。
続けて、作業者は、図２１Ａに示すように、例えば真空ラミネートにより、電子部品４００及び基板３００を覆うように、絶縁層４２０を形成する。これにより、端子電極４００ａが、絶縁層４２０で覆われる。さらに、絶縁層４２０は加熱により溶けて、スペースＲ２１に充填される。これにより、電子部品４００が、所定の位置に固定される。
続けて、作業者は、基板３００の下面（絶縁層４２０とは反対側の面）からキャリア２１１０を引きはがし、除去する。そして、例えば図２１Ｂに示すように、その基板３００の下面に、絶縁層４１０を形成する。これにより、電子部品４００が基板３００に埋め込まれる。
続けて、作業者は、図１５のステップＳ１３で、例えばセミアディティブ法により、電子部品４００に導体パターンを形成する。詳しくは、まず、作業者は、図２２に示すように、絶縁層４１０、４２０に、例えばレーザ等により、バイアホール４１０ａ、４２０ａを形成する。続けて、作業者は、例えば電子部品４００の両面をパターニングされためっきレジストで被覆して、そのレジストのない部分に選択的に電解めっきする。これにより、導体パターンとしての配線層３１０及び３２０、並びに導体４１０ｂ及び４２０ｂが形成される。なお、セミアディティブ法に代えて、サブトラクティブ法により、配線層３１０及び３２０を形成してもよい。
その後、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１９Ａに示した電子部品内蔵配線板２０が完成する。
本実施形態の電子部品内蔵配線板２０及びその製造方法によっても、前述した実施形態１の効果に準ずる効果が得られる。
以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
バイアホール２０１ａ、２０２ａ、４１０ａ、４２０ａは、コンフォーマルバイアを構成するものに限られず、図２３Ａ、図２３Ｂに示すように、例えば導体２１０ｂ、２２０ｂ、４１０ｂ、４２０ｂの充填されたフィルドバイアを構成するものであってもよい。
電子部品２００の端子電極２１０及び２２０の形状は、Ｕ字形状に限定されず、平板状の電極対でコンデンサ本体２０１を挟むものであってもよい。
電子部品２００は、任意である。例えばコンデンサ、抵抗、コイル等の受動部品のほか、ＩＣ回路等の能動部品など、任意の電子部品を採用することができる。
上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。
例えば製造コストの削減等には、先の図１に示したような簡素な構造の電子部品内蔵配線板１０が有利であるが、これに限定されず、例えば高機能化等を図るべく、図１に示した構造が完成した後、さらに積層を続けて、より多層（例えば８層など）の電子部品内蔵配線板としてもよい。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の配線板は、内蔵される電子部品の電気回路の形成に適している。また、本発明の配線板の製造方法は、配線板の製造に適している。
１０、２０ 電子部品内蔵配線板
１００ 基板
１０１、１０２ 絶縁層
１０２ａ 樹脂（絶縁材）
１１０、１２０ 配線層
１１０ａ 第１導体層（第１導体パターン）
１１０ｂ 第２導体層（第２導体パターン）
１１１、１２１ 第１配線層（導体パターン）
１１２、１２２ 第２配線層（導体パターン）
２００ 電子部品（チップコンデンサ）
２００ａ 接着剤（絶縁材）
２０１ コンデンサ本体
２０１ａ、２０２ａ バイアホール
２１０、２２０ 端子電極（電極パッド）
２１０ａ、２２０ａ 貫通孔
２１０ｂ、２２０ｂ 導体（層間接続部）
２１１〜２１４、２２１〜２２４ 導体層
２３１〜２３９ 誘電層
３００ 基板
３００ａ、３００ｂ 配線層
３１０、３２０ 配線層
４００ 電子部品
４００ａ 端子電極
４１０、４２０ 絶縁層
４１０ａ、４２０ａ バイアホール
４１０ｂ、４２０ｂ 導体
Ｒ１１ 開口部
Ｒ２１ スペース（空隙）

Claims (11)

  1. 開口部の形成された基板と、
    電極を有し前記開口部に配置される電子部品と、
    前記開口部において前記基板と前記電子部品との隙間に形成される絶縁材と、
    前記絶縁材上に形成され、第１導体パターンを含む第１導体層と、
    を備え、
    前記絶縁材には、バイアホールが形成され、
    前記電子部品の前記電極と前記第１導体パターンとが前記バイアホールを介して接続され、
    前記バイアホールの高さが５〜１５μｍの範囲にあり、
    前記バイアホールのアスペクト比が０．０７〜０．３３の範囲にある、
    ことを特徴とする配線板。
  2. 前記バイアホールのアスペクト比が０．０７〜０．２０の範囲にある、
    ことを特徴とする請求項１に記載の配線板。
  3. 前記バイアホールの高さが５μｍであり、アスペクト比が０．０７〜０．１７の範囲にある、
    ことを特徴とする請求項１に記載の配線板。
  4. 前記バイアホールの高さが１０μｍであり、アスペクト比が０．１４〜０．３３の範囲にある、
    ことを特徴とする請求項１に記載の配線板。
  5. 前記バイアホールの高さが１０μｍであり、アスペクト比が０．１４〜０．２０の範囲にある、
    ことを特徴とする請求項４に記載の配線板。
  6. 前記バイアホールの高さが１５μｍであり、アスペクト比が０．２１〜０．３０の範囲にある、
    ことを特徴とする請求項１に記載の配線板。
  7. 前記基板の少なくとも一方の面に形成され、第２導体パターンを含む第２導体層を有し、
    前記第１導体層と前記第２導体層とは、同層の導体層である、
    ことを特徴とする請求項１乃至６のいずれか一項に記載の配線板。
  8. 前記絶縁材は、互いに異なる弾性率を有する２つの樹脂を含み、
    前記バイアホールは、該２つの樹脂のうち、より低い弾性率を有する樹脂に形成される、
    ことを特徴とする請求項１乃至７のいずれか一項に記載の配線板。
  9. 前記電子部品は、チップコンデンサ又はチップ抵抗である、
    ことを特徴とする請求項１乃至８のいずれか一項に記載の配線板。
  10. 前記基板は、補強材を含む、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の配線板。
  11. 開口部の形成された基板を用意する第１工程と、
    電極を有する電子部品を前記開口部に配置する第２工程と、
    前記開口部において前記基板と前記電子部品との隙間に絶縁材を形成する第３工程と、
    前記絶縁材上に、第１導体パターンを含む第１導体層を形成する第４工程と、
    高さが５〜１５μｍの範囲にあり、アスペクト比が０．０７〜０．３３の範囲にあるバイアホールを前記絶縁材に形成する第５工程と、
    前記電子部品の前記電極と前記第１導体パターンとを前記バイアホールを介して接続する第６工程と、
    を含む、
    ことを特徴とする配線板の製造方法。
JP2009211798A 2009-03-06 2009-09-14 配線板及びその製造方法 Pending JP2010212652A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15812309P 2009-03-06 2009-03-06
US12/498,813 US20100224397A1 (en) 2009-03-06 2009-07-07 Wiring board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010212652A true JP2010212652A (ja) 2010-09-24

Family

ID=42677215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009211798A Pending JP2010212652A (ja) 2009-03-06 2009-09-14 配線板及びその製造方法

Country Status (3)

Country Link
US (1) US20100224397A1 (ja)
JP (1) JP2010212652A (ja)
CN (1) CN101827494B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
WO2014041697A1 (ja) * 2012-09-14 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
JP2015106705A (ja) * 2013-11-28 2015-06-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品及びその製造方法並びに積層セラミック電子部品内蔵型印刷回路基板
KR101539166B1 (ko) * 2011-07-13 2015-07-23 이비덴 가부시키가이샤 전자 부품 내장 배선판 및 그 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN103379734A (zh) * 2012-04-27 2013-10-30 揖斐电株式会社 具有内置电子组件的布线板及其制造方法
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP2014154594A (ja) * 2013-02-05 2014-08-25 Ibiden Co Ltd 電子部品内蔵配線板
CN104981101B (zh) * 2014-04-03 2019-05-03 欣兴电子股份有限公司 内埋式元件结构及其制造方法
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
KR102327738B1 (ko) * 2015-06-18 2021-11-17 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
EP3323637B1 (en) * 2016-11-22 2019-09-04 Sumitomo Rubber Industries, Ltd. Tire
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
JP7173728B2 (ja) 2017-10-26 2022-11-16 日東電工株式会社 撮像素子実装基板
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346058A (ja) * 1998-06-02 1999-12-14 Hitachi Aic Inc 多層配線板およびその製造方法
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ
JP2009038241A (ja) * 2007-08-02 2009-02-19 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用コンデンサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813435A1 (de) * 1988-04-21 1989-11-02 Siemens Ag Bauelement in chip-bauweise zum befestigen auf einer schaltplatte, mit einem elektrischen oder elektronischen funktionskoerper
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
JP2002222811A (ja) * 2001-01-24 2002-08-09 Seiko Epson Corp 半導体装置およびその製造方法
US20040194999A1 (en) * 2003-04-03 2004-10-07 Matsushita Electric Industrial Co., Ltd. Wiring board, method for manufacturing a wiring board and electronic equipment
KR100567095B1 (ko) * 2003-10-27 2006-03-31 삼성전기주식회사 미세 비아홀이 형성된 리지드ㅡ플렉서블 기판의 제조 방법
JP3811160B2 (ja) * 2004-03-09 2006-08-16 株式会社東芝 半導体装置
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
KR100744925B1 (ko) * 2005-12-27 2007-08-01 삼성전기주식회사 카메라 모듈 패키지
JP2007184351A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346058A (ja) * 1998-06-02 1999-12-14 Hitachi Aic Inc 多層配線板およびその製造方法
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ
JP2009038241A (ja) * 2007-08-02 2009-02-19 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用コンデンサ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
US8785788B2 (en) 2011-01-20 2014-07-22 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US8829357B2 (en) 2011-01-20 2014-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US9113575B2 (en) 2011-03-23 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
WO2013008552A1 (ja) * 2011-07-13 2013-01-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR101539166B1 (ko) * 2011-07-13 2015-07-23 이비덴 가부시키가이샤 전자 부품 내장 배선판 및 그 제조 방법
WO2014041697A1 (ja) * 2012-09-14 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
JP2015106705A (ja) * 2013-11-28 2015-06-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品及びその製造方法並びに積層セラミック電子部品内蔵型印刷回路基板

Also Published As

Publication number Publication date
CN101827494B (zh) 2011-10-26
CN101827494A (zh) 2010-09-08
US20100224397A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
JP2010212652A (ja) 配線板及びその製造方法
JP5388676B2 (ja) 電子部品内蔵配線板
KR101248713B1 (ko) 배선판 및 그의 제조 방법
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US10098243B2 (en) Printed wiring board and semiconductor package
JP2010199535A (ja) 配線板及びその製造方法
JP5027193B2 (ja) 配線板及びその製造方法
TWI466610B (zh) 封裝結構及其製作方法
JP5955102B2 (ja) 配線基板およびその製造方法
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
CN106550542B (zh) 插入保护结构并且靠近保护结构具有纯介质层的部件载体
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2014067788A (ja) 回路部品内蔵基板の製造方法
WO2017046762A1 (en) Sacrificial structure comprising low-flow material for manufacturing component carriers
US20200092981A1 (en) Printed Circuit Board and Method for Producing Same
JP2016009763A (ja) 多層プリント配線板およびその製造方法
US20220248530A1 (en) Wiring substrate
JP2016127272A (ja) 電子素子内蔵基板及びその製造方法
JP6386252B2 (ja) プリント配線板
JP2004207266A (ja) 接続基板の製造方法、および多層配線板の製造方法
JP2012191101A (ja) 回路基板の製造方法
JP2011071360A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612