JP2010199535A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2010199535A
JP2010199535A JP2009203224A JP2009203224A JP2010199535A JP 2010199535 A JP2010199535 A JP 2010199535A JP 2009203224 A JP2009203224 A JP 2009203224A JP 2009203224 A JP2009203224 A JP 2009203224A JP 2010199535 A JP2010199535 A JP 2010199535A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
substrate
electrode
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009203224A
Other languages
English (en)
Inventor
Keisuke Shimizu
敬介 清水
Yoichiro Kawamura
洋一郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010199535A publication Critical patent/JP2010199535A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】簡素な構造又は簡易な手法により、熱応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供する。
【解決手段】配線板が、導体パターン１１０と、電極（端子電極２１０）を有する電子部品と、基板と、を備える。ここで、電子部品は、基板の内部に配置される。また、電子部品の電極は、導体パターン１１０にバイアホール２０１ａを介して接続される。さらに、この電子部品の電極は、バイアホール２０１ａと接続される部分の厚みが薄くなっている。
【選択図】図４Ｂ

Description

本発明は、例えば抵抗やキャパシタ等の電子部品を内蔵する配線板及びその製造方法に関する。
特許文献１に、電子部品内蔵配線板及びその製造方法が開示されている。この製造方法では、作業者が、基板内部に電子部品を埋め込み、基板の導体パターンと電子部品の端子電極（電極パッド）とをバイアホールを介して電気的に接続することで、電子部品内蔵配線板を製造する。
特開２００６−３２８８７号公報
しかしながら、こうした電子部品内蔵配線板及びその製造方法によると、例えばプラスチックからなる基板に、例えばセラミックと金属との複合体からなる電子部品（例えばチップコンデンサ等）を内蔵させる場合に、それら基板と電子部品との間の熱膨張係数の差（例えばＣＴＥミスマッチ）により熱ストレスが発生することが懸念される。そして、そうした熱ストレスによる応力（例えばせん断応力）がバイアホール等の配線の接続部（接続界面）に加わると、ついには電気的な接続の破断等に至り、基板と電子部品との間での導通不良や、内蔵される電子部品の性能劣化などが生じることも、懸念されるようになる。
また、チップコンデンサは、通常、セラミック体と、例えば導電性ペースト膜やめっき被膜等の金属膜からなる一対の電極と、を備える。セラミック体は、誘電体層と金属板とが交互に積層されて構成される。このため、チップコンデンサは、落下衝撃等の外部からの応力や、ヒートサイクルにおける内部からの熱応力に対して非常にもろく、割れやすい。
しかも、チップコンデンサの電極の表面には、通常、大小の凹凸があり、必ずしも平坦になっていない。そのため、チップコンデンサとバイアホールに形成された導体との電気的な接続について、高い接続信頼性を得ることは困難であった。
本発明は、上記事情に鑑みてなされたものであり、簡素な構造又は簡易な手法により、熱応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供することを目的とする。
本発明の第１の観点に係る配線板は、導体パターンと、電極を有する電子部品と、基板と、を備え、前記電子部品が前記基板の内部に配置され、前記電極が前記導体パターンにバイアホールを介して接続され、前記電極は、前記バイアホールと接続される部分の厚みが薄くなっている。
なお、「基板の内部に配置」には、電子部品の全体が基板内部に完全に埋め込まれる場合のほか、基板に形成された凹部に電子部品の一部のみが配置される場合なども含む。要は、電子部品の少なくとも一部が基板の内部に配置されれば足りる。
本発明の第２の観点に係る配線板の製造方法は、基板内部に、電極を有する電子部品を配置する第１の工程と、前記電極を部分的に薄膜化する第２の工程と、前記電極の、前記第２の工程により薄膜化された部分に接続されるバイアホールを形成する第３の工程と、前記第３の工程により形成されたバイアホールを介して前記電子部品に接続される導体パターンを形成する第４の工程と、を含む。
なお、第１〜第４の工程は、特に順序を規定している場合を除き、順序不同である。例えば第２の工程を、第１の工程よりも前に行ってもよい。
本発明によれば、簡素な構造又は簡易な手法により、熱応力に起因した性能劣化を抑制することができる。
本発明の実施形態１に係る配線板の断面図である。 配線板に内蔵される電子部品の断面図である。 電子部品の端子電極とバイアホールとの位置関係を示す図である。 配線板に内蔵される電子部品の拡大図である。 図４Ａの一部拡大図である。 シミュレーションに用いる試料を示す図である。 シミュレーション結果を示す図表である。 シミュレーション結果を示すグラフである。 シミュレーション結果を示すグラフである。 バイアホール内の導体が部分的に薄くされることによりジュール発熱量が小さくなる原理を説明するための図である。 バイアホール内の導体が部分的に薄くされることによりジュール発熱量が小さくなる原理を説明するための図である。 本発明の実施形態１に係る配線板の製造方法の手順を示すフローチャートである。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 本発明の実施形態２に係る配線板の断面図である。 配線板に内蔵される電子部品の拡大図である。 基板を用意する工程を説明するための図である。 基板に電子部品を内蔵するためのスペースを形成する工程を説明するための図である。 キャリア上に基板を載置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 バイアホールを形成する工程を説明するための図である。 バイアホールの別例を示す図である。 フィルドバイアを用いた配線板の例を示す図である。 フィルドバイアを用いた配線板の例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。
（実施形態１）
本実施形態の電子部品内蔵配線板１０は、図１に示すように、基板１００と、導体パターンとしての配線層１１０及び１２０と、電子部品２００と、を備える。
基板１００は、例えば硬化したプリプレグからなる方形状の絶縁層１０１及び１０２から構成される。プリプレグは、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。補強材は、主材料（プリプレグ）よりも熱膨張率の小さい材料である。絶縁層１０１は、電子部品２００の外形に対応した形状のスペース（空隙）Ｒ１１を有する。スペースＲ１１は、基板１００の凹部となる。
なお、基板１００の形状や材料等は、用途等に応じて変更可能である。例えばプリプレグとしては、ガラス繊維やアラミド繊維の基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、アリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）などの樹脂を含浸させたものも用いることができる。また、プリプレグに代えて、液状又はフィルム状の熱硬化性樹脂や熱可塑性樹脂を用いることができる。熱硬化性樹脂としては、例えばエポキシ樹脂、イミド樹脂（ポリイミド）、ＢＴ樹脂、アリル化フェニレンエーテル樹脂、アラミド樹脂などを、用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを、用いることができる。これらは、絶縁性、誘電特性、耐熱性、機械的特性の観点から必要に応じて選ぶことが望ましい。また、これらの樹脂は、添加剤として、硬化剤、安定剤、フィラーなどを含有させることもできる。その他、プリプレグに代えて、ＲＣＦ（Resin Coated copper Foil）等を用いてもよい。
基板１００の表面（両面）には、配線層１１０及び１２０が形成されている。基板１００の下面（矢印Ｙ１側の面）には配線層１１０が、また基板１００の上面（矢印Ｙ２側の面）には配線層１２０が、それぞれ形成されている。
配線層１１０は、第１配線層１１１及び第２配線層１１２を有する。また、配線層１２０は、第１配線層１２１及び第２配線層１２２から構成される。第１配線層１１１及び１２１は、例えば銅箔からなる。第２配線層１１２及び１２２は、例えば銅のめっき皮膜からなる。配線層１１０、１２０が、第１配線層１１１、１２１（金属箔）と第２配線層１１２、１２２（めっき皮膜）とを含むことで、第１配線層１１１、１２１と絶縁層１０１、１０２との密着性が向上し、デラミネーションが起こりにくくなる。配線層１１０及び１２０の厚さは、例えば２０〜３０μｍである。なお、配線層１１０及び１２０の材料や厚さ等は、用途等に応じて変更可能である。
絶縁層１０１のスペースＲ１１には、絶縁層１０１と同程度の厚さを有する電子部品２００が配置される。電子部品２００と基板１００との境界部には、電子部品２００を固定するための接着剤２００ａと共に、絶縁層１０１及び１０２からしみ出した（流出した）絶縁性の樹脂１０２ａが充填されている。樹脂１０２ａは、電子部品２００の周りを完全に覆っている。これにより、電子部品２００が、樹脂１０２ａで保護されるとともに、所定の位置に固定される。
接着剤２００ａは、例えばＮＣＰ（非導電性液状ポリマー）等の絶縁材料からなる。絶縁性の接着剤２００ａには、テーパ状のバイアホール２０１ａ及び２０２ａが形成されている。詳しくは、第１配線層１１１及び接着剤２００ａには、電子部品２００に接続されるテーパ状の貫通孔２１０ａ、２２０ａが形成される。バイアホール２０１ａ、２０２ａは、貫通孔２１０ａ、２２０ａの一部として形成される。また、貫通孔２１０ａ、２２０ａの壁面及び底面には、第２配線層１１２に連続する導体２１０ｂ、２２０ｂが形成される。したがって、貫通孔２１０ａ、２２０ａの一部であるバイアホール２０１ａ、２０２ａの壁面及び底面にも、それぞれ導体２１０ｂ、２２０ｂが形成される。バイアホール２０１ａと導体２１０ｂ、バイアホール２０２ａと導体２２０ｂは、それぞれコンフォーマルバイアを構成する。このコンフォーマルバイアにより、電子部品２００と配線層１１０とが電気的に接続される。なお、貫通孔２１０ａ、２２０ａの下側（矢印Ｙ１側）開口径ｄ１は、例えば６０μｍ、貫通孔２１０ａ、２２０ａの上側（矢印Ｙ２側）開口径ｄ２は、例えば５０μｍである。また、貫通孔２１０ａ及び２２０ａの形状は、テーパ状に限定されず、任意である。
バイアホール２０１ａ及び２０２ａの径（例えば貫通孔２１０ａ、２２０ａの上側開口径ｄ２）は、３０〜９０μｍであることが好ましく、特に５０〜６０μｍであることが、より好ましい。バイアホール２０１ａ又は２０２ａの径が小さすぎると、接続信頼性が低くなる。一方、バイアホール２０１ａ又は２０２ａの径が大きすぎると、電子部品２００の端子電極２１０及び２２０（電極パッド）の所要面積が大きくなるため、電子部品２００を高密度に配置することが困難になる。この点、バイアホール２０１ａ及び２０２ａの径が上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
バイアホール２０１ａ及び２０２ａの深さｄ３は、１〜１０μｍであることが好ましく、特に５μｍであることが、より好ましい。バイアホール２０１ａ及び２０２ａの深さが小さすぎると、均一に形成することが困難になる。一方、バイアホール２０１ａ及び２０２ａの深さが大きすぎると、形成に時間がかかり、製造効率の面で不利になる。この点、バイアホール２０１ａ及び２０２ａの深さが上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
電子部品２００は、例えばチップコンデンサである。詳しくは、例えば図２にその断面構造を示すように、電子部品２００は、コンデンサ本体２０１と、Ｕ字状の端子電極２１０及び２２０（電極パッド）と、を備える。コンデンサ本体２０１は、例えばセラミックからなる複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４とが交互に積層されて構成される。端子電極２１０及び２２０は、コンデンサ本体２０１の両端部にそれぞれ形成されている。こうして、コンデンサ本体２０１の両端部、詳しくは下面から、側面、そして上面にかけては、端子電極２１０及び２２０で覆われる。こうして、コンデンサ本体２０１の側面が端子電極２１０及び２２０で覆われることにより、発熱効率が向上する。一方、コンデンサ本体２０１の中央部は露出している。なお、電子部品２００はチップコンデンサに限られず、チップ抵抗等の他の受動部品も、電子部品２００として採用可能である。
基板１００に内蔵された状態において、電子部品２００の端子電極２１０、２２０の下面は、図１に示すように、それぞれバイアホール２０１ａ及び導体２１０ｂ、バイアホール２０２ａ及び導体２２０ｂを介して、配線層１１０と接続される。ここで、第２配線層１１２、並びに導体２１０ｂ及び２２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品２００と配線層１１０との接続部分の信頼性は高い。また、電子部品２００の端子電極２１０の表面にもめっき被膜を形成することで、さらに電子部品２００と配線層１１０との接続部分の信頼性を向上させることができる。
一方、コンデンサ本体２０１（図２）の中央部は、樹脂１０２ａで覆われる。このように、コンデンサ本体２０１の比較的脆い部分であるセラミックが露出した部分（中央部）が樹脂１０２ａで覆われることで、その樹脂１０２ａでコンデンサ本体２０１が保護される。
端子電極２１０及び２２０の厚さ（特に導体２１０ｂ及び２２０ｂが接続される下面側の厚さｄ４）は、２〜１５μｍであることが好ましく、特に５μｍであることが、より好ましい。端子電極２１０又は２２０は、薄くなるほど強度が小さくなる。したがって、端子電極２１０又は２２０が薄すぎると、レーザ等により、バイアホール２０１ａ又は２０２ａを形成する際に、その穴明け加工が端子電極２１０又は２２０で止まらず、端子電極２１０又は２２０にも穴が明いてしまうことが懸念される。一方、端子電極２１０又は２２０が厚すぎると、電子部品２００にクラック等が生じることが懸念される。また、電子部品内蔵配線板１０が大型化するため、実装スペース等の点で不利になる。この点、端子電極２１０及び２２０の厚さが上記範囲内にあれば、強度の面でも、クラック等の面でも、不利の少ない電子部品内蔵配線板１０となる。
配線層１１０の厚さｄ５は、１５〜４０μｍであることが好ましく、特に３０μｍであることが、より好ましい。配線層１１０が薄すぎると、電気抵抗が大きくなり、エネルギー効率等の点で、好ましくない。一方、配線層１１０が厚すぎると、形成に時間がかかり、製造効率の点で、好ましくない。特にめっきにより配線層１１０を形成する場合には、めっき膜が均一になりにくくなったり、めっきレジストの形成及び除去が困難になったりする不利もある。この点、配線層１１０の厚さが上記範囲内にあれば、エネルギー効率等の面でも、製造効率の面でも、不利の少ない電子部品内蔵配線板１０となる。
また、端子電極２１０又は２２０の厚さ（特に下面側の厚さｄ４）と配線層１１０の厚さｄ５との比率は、端子電極２１０又は２２０の厚さが配線層１１０の厚さよりも小さくなるように設定することが好ましく、特に端子電極２１０又は２２０の厚さが配線層１１０の厚さの半分（１／２）以下になるように設定することが、より好ましい。こうした比率によれば、端子電極２１０又は２２０を薄くすることで、電子部品２００のクラック等を抑制することができる。またその一方で、配線層１１０を相対的に厚くすることにより、端子電極２１０又は２２０が薄くなった分を補って、高い放熱性を維持することができる。
バイアホール２０１ａ、２０２ａは、例えば図３に示すように、それぞれ電子部品２００の端子電極２１０、２２０の中央に配置される。
図４Ａに、電子部品２００の一部を拡大して示す。電子部品２００は、例えば１ｍｍ角の外形を有する。そして、電子部品２００の厚さｄ６は、例えば１００〜１５０μｍである。端子電極２１０及び２２０の表面は、粗面になっている。電子部品２００の下面（矢印Ｙ１側の面）には、バイアホール２０１ａ、２０２ａが接続される。
さらに図４Ｂに、図４Ａ中の領域Ｒ１００を拡大して示すように、端子電極２１０と導体２１０ｂとの接続面２１０ｃにおいては、端子電極２１０の厚みＴ１１が、その部分について選択的に薄くなっている。すなわち、厚みＴ１１は、その周囲の端子電極２１０の厚みＴ１２よりも薄くなっている。厚みＴ１１は例えば２μｍ、厚みＴ１２は例えば５μｍである。これにより、接続面２１０ｃ（図４Ｂの破線）には、端子電極２１０の窪みが出来る。
こうした構造であれば、端子電極２１０の厚みＴ１１が部分的に薄くなることで、バイアホール２０１ａ及び２０２ａの先端（接続面２１０ｃ）が、電子部品２００の発熱し易い部分（中心部分）に近づく。このため、放熱効率が向上する。
また、バイアホール２０１ａ、２０２ａの底面と壁面との境界部Ｃ１は丸みを帯びている。これにより、底面から壁面にかけての曲がり具合が緩やかになり、導体２１０ｂ、２２０ｂ（めっき皮膜）の付き回り性が向上する。
なお、説明の便宜上、端子電極２１０側のみを図示して、その周辺構造について詳述したが、端子電極２２０側も同様である。
放熱効率や電気特性をさらに向上させるためには、バイアホール２０１ａ、２０２ａ内の導体２１０ｂ、２２０ｂの厚みを、エッチング等により部分的に薄くすることが有効である。このことに関する電子部品内蔵配線板１０のシミュレーション結果について、図５〜図８Ｂを参照して説明する。
シミュレーションは、試料Ｌｅｇ１〜Ｌｅｇ５について実行した。これら試料Ｌｅｇ１〜Ｌｅｇ５についての図５に示す寸法は、コンデンサ本体２０１の厚さＴ１が１５０μｍ、コンデンサ本体２０１の幅Ｔ２が１０００μｍ、端子電極２１０、２２０の各上下厚さＴ３が１０μｍ、端子電極２１０、２２０の各側面厚さＴ４が３０μｍ、導体２１０ｂ、２２０ｂの各接触幅Ｔ６が７０μｍ、導体２１０ｂ又は２２０ｂと配線層１１０とが積層される部分の幅Ｔ７が３０μｍ、バイアホール２０１ａ、２０２ａの各深さＴ８が３０μｍ、配線層１１０の厚さＴ９が３０μｍである。
導体２１０ｂ、２２０ｂの中央部の各厚さＴは、試料Ｌｅｇ１で７．５μｍ、試料Ｌｅｇ２で１０μｍ、試料Ｌｅｇ３で２０μｍ、試料Ｌｅｇ４で３０μｍ、試料Ｌｅｇ５で４０μｍとなっている。なお、電気抵抗率（Ω・ｍ）は、コンデンサ本体２０１で７０ｅ−８、銅で１．６８ｅ−８となっている。熱伝導率（Ｗ／ｍ・Ｋ）は、コンデンサ本体２０１で２５．１、銅で３９８となっている。
シミュレーションの測定者は、２次元の定常解析により電子部品内蔵配線板１０の安定時を再現し、電流のジュール熱から発熱量を測定する。シミュレーションの条件としては、電子部品２００の周囲に層間材があると想定し、熱伝導率に０．３Ｗ／ｍ２・Ｋを設定し、電流値には０．００１Ａを設定した。また、測定点Ｐ（図５）には、発熱量が大きく実際に破壊が発生し易い点、すなわちシミュレーションの結果、発熱量が最大となった点を設定した。具体的には、コンデンサ本体２０１と端子電極２１０又は２２０との下面段差部（特にコンデンサ本体２０１との接触点）を、測定点Ｐとした。
試料Ｌｅｇ１〜Ｌｅｇ５についてのシミュレーション結果を、図６の図表、並びに図７Ａ及び図７Ｂのグラフに示す。各図に示されるように、厚さＴが大きくなるほど発熱量が増加する。例えば厚さＴを４０μｍ（試料Ｌｅｇ５）から７．５μｍ（試料Ｌｅｇ１）にすることで、約３％の発熱量が減少する。
また、この際のジュール発熱量分布を、厚さＴの小さい試料Ｌｅｇ１及びＬｅｇ２、厚さＴの大きい試料Ｌｅｇ３〜Ｌｅｇ５の各々について測定した結果を、図８Ａ、図８Ｂに示す。各図に示されるように、厚さＴの小さい試料及び厚さＴの大きい試料のいずれにおいても、コンデンサ本体２０１の中央部（詳しくは端子電極２１０及び２２０の間）に低温発熱領域Ｒ１が、コンデンサ本体２０１と端子電極２１０又は２２０との上面段差部に中温発熱領域Ｒ２が、またコンデンサ本体２０１と端子電極２１０又は２２０との下面段差部に高温発熱領域Ｒ３が、それぞれ観測された。さらに、厚さＴの小さい試料、すなわち試料Ｌｅｇ１及びＬｅｇ２では、図８Ａに示すように、コンデンサ本体２０１の熱が配線層１１０から放熱されることが観測された。発明者は、厚さＴの大きい試料よりも厚さＴの小さい試料の方が発熱量が小さいこと（図７Ａ及び図７Ｂ参照）について、このことは、上記配線層１１０における放熱に起因していると推察する。
また、別のシミュレーションにおいては、厚さＴの小さい場合には、導体２１０ｂ及び２２０ｂの電流密度に＋（プラス）及び−（マイナス）が混在し、厚さＴの大きい場合には、導体２１０ｂ及び２２０ｂの電流密度を＋が強く支配する、という結果が得られた。発明者の推察によれば、厚さＴの小さい電子部品内蔵配線板１０のように、電流が一方向のみの場合には、導体２１０ｂ及び２２０ｂの金属イオンが偏り、エレクトロマイグレーションが生じ易くなる。そこで、厚さＴを小さくすれば、すなわち導体２１０ｂ及び２２０ｂを部分的に（例えば中央部を）薄膜化すれば、コンデンサ本体２０１への電流の流れは抑制され、電流密度に−の電荷も混在させることができる。そしてその結果、エレクトロマイグレーションが抑制されると考えられる。
このように、導体２１０ｂ及び２２０ｂの厚みを部分的に薄くすることで、放熱効率や電気特性を改善することができる。
またその一方で、バイアホール２０１ａ及び２０２ａと接続する部分以外の端子電極２１０の厚みＴ１２は、十分厚い。このため、電子部品２００が脆くて割れ易いチップコンデンサであっても、電子部品２００を、より確実に保護することができる。すなわち、電子部品内蔵配線板１０によれば、簡素な構造により、熱応力に起因した性能劣化を抑制することができる。
さらに、端子電極２１０と導体２１０ｂとの接続面２１０ｃが粗面になっていることで、それら端子電極２１０と導体２１０ｂとの密着性が向上する。
電子部品内蔵配線板１０を製造する場合には、例えば作業者が、図９に示す一連の処理を実行する。
作業者は、まず、ステップＳ１１で、例えば応力解析の結果等に基づいて、バイアホール２０１ａ及び２０２ａの配置を決定する。
続けて、作業者は、ステップＳ１２で、ステップＳ１１で決定した配置に基づいて、端子電極２１０と導体２１０ｂとの接続面２１０ｃにおける端子電極２１０の厚みＴ１１を、その周囲の端子電極２１０の厚みＴ１２よりも薄くする（図４Ｂ参照）。この薄膜化は、例えばエッチングやレーザ等により行うことができる。
続けて、作業者は、ステップＳ１３で、例えば図１０Ａ〜図１０Ｄ及び図１１Ａ〜図１１Ｃに示す工程等を経て、電子部品２００の埋め込みをする。
詳しくは、作業者は、例えば図１０Ａに示すように、片面に導体膜１１１１を有するキャリア１１１０を用意する。キャリア１１１０及び導体膜１１１１は、例えば銅からなる。ただし、キャリア１１１０は、導体膜１１１１よりも厚い。
続けて、作業者は、図１０Ｂに示すように、例えばＵＶレーザ等により、導体膜１１１１のみを貫通するような穴を明ける。これにより、開口部２０１ｂ、２０２ｂ、１１１１ａ、１１１１ｂが形成される。開口部２０１ｂ及び２０２ｂは、ステップＳ１１（配置決定工程）により決められたバイアホール２０１ａ及び２０２ａの配置に形成する。開口部１１１１ａ及び１１１１ｂは、アライメントターゲットとして用いる。
続けて、作業者は、図１０Ｃに示すように、例えばＮＣＰコーティング等により、少なくとも開口部２０１ｂ及び２０２ｂを含むキャリア１１１０及び導体膜１１１１の中央部に、接着剤２００ａを塗布する。これにより、開口部２０１ｂ及び２０２ｂに、接着剤２００ａが充填される。
続けて、作業者は、図１０Ｄに示すように、開口部２０１ｂ及び２０２ｂの上に、電子部品２００を実装する。
具体的には、端子電極２１０及び２２０を有する電子部品２００を用意する。端子電極２１０及び２２０の表面は、粗面になっている。この電子部品２００を、接着剤２００ａの上に載置した後、例えば加圧及び加熱により、その位置に電子部品２００を固定する。このとき、電子部品２００の下で接着剤２００ａが均一な厚みとなり、気泡が内部に残留しないように、電子部品２００を押圧する。こうすることが、後の工程でバイアホール２０１ａ及び２０２ａの接続信頼性を確保する上で重要となる。なお、端子電極２１０及び２２０の粗面は、通常、電極形成時に形成される。ただし、必要に応じて、電極形成後にその表面を、例えば化学薬品等で粗化してもよい。
続けて、例えば図１１Ａに示すように、例えば銅からなるキャリア１１１０及び導体膜１１１１の上に電子部品２００と並べて、例えばプリプレグからなる絶縁層１０１を、さらにその上に、例えばプリプレグからなる絶縁層１０２、そして例えば銅からなる導体膜１２１１及びキャリア１２１０を、それぞれ配置する。電子部品２００は、絶縁層１０１中央のスペースＲ１１に配置される。
続けて、作業者は、例えば図１１Ｂに示すように、それらを加圧プレス（例えばホットプレス）する。これにより、絶縁層１０１及び１０２から樹脂１０２ａを押し出す。すなわち、このプレスにより、絶縁層１０１及び１０２を構成する各プリプレグから、樹脂１０２ａがしみ出して（流出して）、電子部品２００と絶縁層１０１との間（境界部）に充填される。その後、例えば加熱処理等により、絶縁層１０１及び１０２を固化する。
続けて、作業者は、例えば図１１Ｃに示すように、キャリア１１１０及び１２１０を除去する。これにより、導体膜１１１１及び１２１１、並びに開口部２０１ｂ及び２０２ｂに充填された接着剤２００ａが露出する。
こうして、基板１００内に電子部品２００が埋め込まれる。電子部品２００は、基板１００の凹部（スペースＲ１１）に配置される。
続けて、図９のステップＳ１４で、作業者は、例えば図１２Ａ〜図１２Ｃに示す工程等を経て、導体パターンを形成する。
詳しくは、作業者は、例えば図１２Ａに示すように、ＣＯ２レーザクリーニング及びデスミアをする。これにより、導体膜１１１１表面の接着剤２００ａが除去される。ただし、このクリーニング及びデスミアの工程は必須ではなく、適宜割愛してもよい。
続けて、作業者は、例えば図１２Ｂに示すように、例えばレーザ等により、導体膜１１１１及び接着剤２００ａに、電子部品２００に達する貫通孔２１０ａ、２２０ａを形成する。これにより、バイアホール２０１ａ、２０２ａが、貫通孔２１０ａ、２２０ａの一部として形成される。
続けて、作業者は、例えば図１２Ｃに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）により、貫通孔２１０ａ及び２２０ａ、並びに開口部１１１１ａ及び１１１１ｂを含めた導体膜１１１１及び１２１１の表面に、導体膜１１２１及び１２２１（銅めっき皮膜）を形成する。
続けて、作業者は、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、導体膜１１１１及び１１２１及び１２１１及び１２２１を、先の図１に示したような形態にパターニングする。これにより、第１配線層１１１及び第２配線層１１２（配線層１１０）、並びに第１配線層１２１及び第２配線層１２２（配線層１２０）が形成される。このようなサブトラクティブ法による導体パターン形成に代えて、絶縁層１０１及び１０２の上にめっきレジストを形成し、パターンめっき（例えば化学銅めっき及び電気銅めっき）により配線層１１０及び１２０を形成する手法、いわゆるセミアディティブ（ＳＡＰ）法を用いることもできる。また、導体パターンの形成に先立って、絶縁層１０１及び１０２を貫通する開口を設けておいて、配線層１１０及び１２０の形成と同時に、その開口部にめっきをして、スルーホールを設けることもできる。
また、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１に示した電子部品内蔵配線板１０が完成する。
本実施形態の電子部品内蔵配線板１０は、例えば−２５〜１４０℃のヒートサイクルにおいて、バイアホール２０１ａ及び２０２ａの接続信頼性に優れる。その結果、バイアホール２０１ａ及び２０２ａを小径化することが可能になる。
また、バイアホール２０１ａ及び２０２ａと接続する部分以外の端子電極２１０の厚みＴ１２が十分厚いことで、電子部品２００の強度は高く維持される。その結果、薄い電子部品２００でも、基板に内蔵したときの信頼性が高くなる。
本実施形態の製造方法によれば、上記構造を有する電子部品内蔵配線板１０を簡易な手法で容易に製造することができる。
（実施形態２）
本実施形態の電子部品内蔵配線板２０は、図１３Ａに示すように、基板３００と、導体パターンとしての配線層３１０及び３２０と、電子部品４００と、を備える。電子部品内蔵配線板２０は、電子部品４００を内蔵する。電子部品４００は、所定の回路が集積されたＩＣチップである。電子部品４００は、片面に複数の端子電極４００ａ（電極パッド）を有する。端子電極４００ａの表面は、粗面になっている。なお、ここでいうＩＣチップは、ウエハの状態で、保護膜や端子等の形成、さらには再配線などを行い、その後個片化した、いわゆるウエハ・レベルＣＳＰも含む。また、電子部品４００は、例えば両面に端子電極４００ａを有するものであってもよい。
基板３００は、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。補強材は、主材料（エポキシ樹脂）よりも熱膨張率の小さい材料である。基板３００の厚さは、例えば０．１ｍｍである。なお、基板３００の形状や、厚さ、材料等は、用途等に応じて変更可能である。
基板３００は、スルーホール３０１ａを有する。スルーホール３０１ａの内壁には、導体膜３０１ｂが形成される。さらに、基板３００は、電子部品４００の外形に対応した形状のスペース（空隙）Ｒ２１を有する。
基板３００の表面（両面）には、それぞれ配線層３００ａ、３００ｂが形成されている。配線層３００ａと配線層３００ｂとは、スルーホール３０１ａに形成された導体膜３０１ｂにより、互いに電気的に接続される。
基板３００の下面（矢印Ｙ１側の面）には、絶縁層４１０、配線層３１０が順に積層されている。また、基板３００の上面（矢印Ｙ２側の面）には、絶縁層４２０、配線層３２０が順に積層されている。絶縁層４１０及び４２０は、例えば硬化したプリプレグからなる。また、配線層３１０及び３２０は、例えば銅のめっき皮膜からなる。
電子部品４００は、スペースＲ２１に配置される。電子部品４００と基板３００との境界部には、絶縁層４２０が充填されている。
絶縁層４１０は、電子部品４００の下面及び配線層３００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ａに接続されるテーパ状のバイアホール４１０ａが形成される。バイアホール４１０ａの壁面及び底面には、導体４１０ｂが形成される。バイアホール４１０ａと導体４１０ｂとは、コンフォーマルバイアを構成する。そして、このコンフォーマルバイアにより、配線層３００ａと配線層３１０とが電気的に接続される。
一方、絶縁層４２０は、電子部品４００の上面、配線層３００ｂ、及び端子電極４００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ｂ、端子電極４００ａに接続されるテーパ状のバイアホール４２０ａが形成される。バイアホール４２０ａの壁面及び底面には、導体４２０ｂが形成される。バイアホール４２０ａと導体４２０ｂとは、コンフォーマルバイアを構成する。そして、このコンフォーマルバイアにより、配線層３００ｂ及び端子電極４００ａと配線層３２０とが電気的に接続される。ここで、配線層３２０及び導体４２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品４００と配線層３２０との接続部分の信頼性は高い。
電子部品４００は、絶縁層４１０及び４２０により周りを完全に覆われている。これにより、電子部品４００が、絶縁層４１０及び４２０で保護されるとともに、所定の位置に固定される。
電子部品４００も、例えば図１３Ｂ（図４Ｂに対応する図）に示すように、端子電極４００ａと導体４２０ｂとの接続面４００ｂにおいては、端子電極４００ａの厚みＴ２１が、その部分について選択的に薄くなっている。すなわち、厚みＴ２１は、その周囲の端子電極４００ａの厚みＴ２２よりも薄くなっている。これにより、両者の接続部分には、端子電極４００ａの窪みが出来る。
また、バイアホール４２０ａの底面と壁面との境界部Ｃ２は丸みを帯びている。これにより、底面から壁面にかけての曲がり具合が緩やかになり、導体４２０ｂ（めっき皮膜）の付き回り性が向上する。
なお、説明の便宜上、端子電極４００ａの１つのみを図示して、その周辺構造について説明したが、他の端子電極４００ａも同様である。
電子部品内蔵配線板２０も、例えば作業者が、先の図９に示した一連の処理を実行することで、製造することができる。具体的には、まず、作業者が、ステップＳ１１で、例えば応力解析の結果等に基づいて、バイアホール４２０ａ（特に端子電極４００ａに接続されるバイアホール４２０ａ）の配置を決定する。
続けて、作業者は、ステップＳ１２で、ステップＳ１１で決定した配置に基づいて、端子電極４００ａと導体４２０ｂとの接続面４００ｂにおける端子電極４００ａの厚みＴ２１を、その周囲の端子電極４００ａの厚みＴ２２よりも薄くする（図１３Ｂ参照）。この薄膜化は、例えばエッチングやレーザ等により行うことができる。
続けて、ステップＳ１３で、作業者は、例えば図１４Ａ〜図１４Ｄ及び図１５Ａ〜図１５Ｃに示す工程等を経て、電子部品４００の埋め込みをする。
詳しくは、作業者は、例えば図１４Ａに示すように、スルーホール３０１ａ、導体膜３０１ｂ、並びに配線層３００ａ及び３００ｂを有する基板３００を用意する。この基板３００は、電子部品内蔵配線板２０のコアに相当する。
続けて、作業者は、例えば図１４Ｂに示すように、例えばレーザ等により中抜き加工して、基板３００に、スペースＲ２１を形成する。
続けて、作業者は、例えば図１４Ｃに示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア２１１０を、基板３００の片面に設ける。キャリア２１１０は、例えばラミネートにより、基板３００と接着される。
続けて、作業者は、図１４Ｄに示すように、例えば常温で、電子部品４００の端子電極４００ａを上（キャリア２１１０とは反対側）に向けて、電子部品４００をキャリア２１１０上（詳しくはスペースＲ２１）に載置する。端子電極４００ａの表面は、粗面になっている。なお、端子電極４００ａの粗面は、通常、電極形成時に形成される。ただし、必要に応じて、電極形成後にその表面を、例えば化学薬品等で粗化してもよい。
続けて、作業者は、図１５Ａに示すように、例えば真空ラミネートにより、電子部品４００及び基板３００を覆うように、絶縁層４２０を形成する。これにより、端子電極４００ａが、絶縁層４２０で覆われる。さらに、絶縁層４２０は加熱により溶けて、スペースＲ２１に充填される。これにより、電子部品４００が、所定の位置に固定される。
続けて、作業者は、基板３００の下面（絶縁層４２０とは反対側の面）からキャリア２１１０を引きはがし、除去する。そして、例えば図１５Ｂに示すように、その基板３００の下面に、絶縁層４１０を形成する。これにより、電子部品４００が基板３００に埋め込まれる。
続けて、作業者は、図１５Ｃに示すように、絶縁層４１０、４２０に、例えばレーザ等により、バイアホール４１０ａ、４２０ａを形成する。
続けて、作業者は、図９のステップＳ１４で、例えばセミアディティブ法により、電子部品４００に、導体パターン、すなわち配線層３１０及び３２０を形成する。詳しくは、例えば電子部品４００の両面をパターニングされためっきレジストで被覆して、そのレジストのない部分に選択的に電解めっきする。なお、セミアディティブ法に代えて、サブトラクティブ法により、配線層３１０及び３２０を形成してもよい。
その後、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１３Ａに示した電子部品内蔵配線板２０が完成する。
本実施形態の電子部品内蔵配線板２０及びその製造方法によっても、前述した実施形態１の効果に準ずる効果が得られる。
以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
例えば図１６（説明の便宜上、バイアホール２０１ａ側のみを図示）に示すように、バイアホール２０１ａ及び２０２ａを、電子部品２００の両面に設けてもよい。電子部品４００についても同様である。
バイアホール２０１ａ、２０２ａ、４１０ａ、４２０ａは、コンフォーマルバイアを構成するものに限られず、図１７Ａ、図１７Ｂに示すように、例えば導体２１０ｂ、２２０ｂ、４１０ｂ、４２０ｂの充填されたフィルドバイアを構成するものであってもよい。
電子部品の端子電極、並びにバイアホールの数及び形態は、任意に変更可能である。例えば実施形態１では、１つの端子電極２１０、２２０に、それぞれ１つのバイアホール２０１ａ、２０２ａを形成したが、例えば図１８Ａ（図３に対応する図）に示すように、１つの端子電極２１０、２２０に、複数（例えば２つ）のバイアホール２０１ａ、２０２ａを形成してもよい。また、例えば図１８Ｂに示すように、端子電極２１０及び２２０、並びにバイアホール２０１ａ及び２０２ａを、コンデンサ本体２０１の４隅に配置してもよい。また、例えば図１８Ｃに示すように、端子電極２１０及び２２０、並びにバイアホール２０１ａ及び２０２ａを、コンデンサ本体２０１の対角に配置してもよい。実施形態２についても同様である。
実施形態１では、電子部品２００の端部に、バイアホール２０１ａ及び２０２ａを接続したが、これに限定されず、例えば図１９Ａに示すように、コンデンサ本体２０１の中央部に、端子電極２１０及びバイアホール２０１ａを配置してもよい。また、例えば図１９Ｂに示すように、端子電極２１０及びバイアホール２０１ａを、コンデンサ本体２０１の辺に対して斜めに配置してもよい。また、例えば図１９Ｃに示すように、コンデンサ本体２０１の全面に、端子電極２１０を配置してもよい。
電子部品２００の端子電極２１０及び２２０の形状は、Ｕ字形状に限定されず、平板状の電極対でコンデンサ本体２０１を挟むものであってもよい。
電子部品２００、４００は、任意である。例えばＩＣ回路等の能動部品のほか、コンデンサ、抵抗、コイル等の受動部品など、任意の電子部品を採用することができる。
上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。
例えば製造コストの削減等には、先の図１又は図１３Ａに示したような簡素な構造の電子部品内蔵配線板１０、２０が有利であるが、これに限定されず、例えば高機能化等を図るべく、図１又は図１３Ａに示した構造が完成した後、さらに積層を続けて、より多層（例えば８層など）の電子部品内蔵配線板としてもよい。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の配線板は、内蔵される電子部品の電気回路の形成に適している。また、本発明の配線板の製造方法は、配線板の製造に適している。
１０、２０ 電子部品内蔵配線板
１００、３００ 基板
１０１、１０２ 絶縁層
１０２ａ 樹脂
１１０、１２０、３１０、３２０ 配線層（導体パターン）
１１１、１２１ 第１配線層（導体パターン）
１１２、１２２ 第２配線層（導体パターン）
２００ 電子部品（チップコンデンサ）
２００ａ 接着剤
２０１ コンデンサ本体
２０１ａ、２０２ａ、４１０ａ、４２０ａ バイアホール
２１０、２２０、４００ａ 端子電極（電極パッド）
２１０ａ、２２０ａ 貫通孔
２１０ｂ、２２０ｂ、４１０ｂ、４２０ｂ 導体
２１１〜２１４、２２１〜２２４ 導体層
２３１〜２３９ 誘電層
４００ 電子部品（ＩＣチップ）
４１０、４２０ 絶縁層
Ｃ１、Ｃ２ バイアホールの底面と壁面との境界部

Claims (14)

  1. 導体パターンと、
    電極を有する電子部品と、
    基板と、
    を備え、
    前記電子部品が前記基板の内部に配置され、
    前記電極が前記導体パターンにバイアホールを介して接続され、
    前記電極は、前記バイアホールと接続される部分の厚みが薄くなっている、
    ことを特徴とする配線板。
  2. 前記電子部品は、受動部品である、
    ことを特徴とする請求項１に記載の配線板。
  3. 前記電子部品は、チップコンデンサである、
    ことを特徴とする請求項２に記載の配線板。
  4. 前記電極は、前記電子部品の側面を覆っている、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の配線板。
  5. 前記電極の表面は、粗面になっている、
    ことを特徴とする請求項１乃至４のいずれか一項に記載の配線板。
  6. 前記基板と前記電子部品との間には、樹脂が充填されている、
    ことを特徴とする請求項１乃至５のいずれか一項に記載の配線板。
  7. 前記導体パターンは、前記基板の表面に形成され、
    前記電子部品は、該導体パターンに、前記バイアホールを介して接続されている、
    ことを特徴とする請求項１乃至６のいずれか一項に記載の配線板。
  8. 前記基板は、補強材を含む、
    ことを特徴とする請求項１乃至７のいずれか一項に記載の配線板。
  9. 前記バイアホールの底面と壁面との境界部は丸みを帯びている、
    ことを特徴とする請求項１乃至８のいずれか一項に記載の配線板。
  10. 前記導体パターンは、金属箔とめっき皮膜とを含む、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の配線板。
  11. 前記バイアホールには導体が形成され、
    該導体と前記バイアホールとは、コンフォーマルバイアを構成する、
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の配線板。
  12. 前記コンフォーマルバイアの導体の厚みは、部分的に薄くなっている、
    ことを特徴とする請求項１１に記載の配線板。
  13. 基板内部に、電極を有する電子部品を配置する第１の工程と、
    前記電極を部分的に薄膜化する第２の工程と、
    前記電極の、前記第２の工程により薄膜化された部分に接続されるバイアホールを形成する第３の工程と、
    前記第３の工程により形成されたバイアホールを介して前記電子部品に接続される導体パターンを形成する第４の工程と、
    を含む、
    ことを特徴とする配線板の製造方法。
  14. 前記バイアホールに導体を形成し、該導体の厚みを、部分的に薄くする、
    ことを特徴とする請求項１３に記載の配線板の製造方法。
JP2009203224A 2009-02-20 2009-09-03 配線板及びその製造方法 Pending JP2010199535A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15408409P 2009-02-20 2009-02-20
US12/489,803 US20100212946A1 (en) 2009-02-20 2009-06-23 Wiring board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010199535A true JP2010199535A (ja) 2010-09-09

Family

ID=42629958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203224A Pending JP2010199535A (ja) 2009-02-20 2009-09-03 配線板及びその製造方法

Country Status (2)

Country Link
US (1) US20100212946A1 (ja)
JP (1) JP2010199535A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115398A (ja) * 2013-12-10 2015-06-22 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2015179879A (ja) * 2012-12-27 2015-10-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板
JP2016152310A (ja) * 2015-02-17 2016-08-22 京セラ株式会社 電子部品内蔵型配線基板およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164952A (ja) 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012204831A (ja) 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP6073339B2 (ja) * 2012-09-11 2017-02-01 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
AT514564B1 (de) 2013-07-04 2015-02-15 Austria Tech & System Tech Verfahren zum Ankontaktieren und Umverdrahten
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
US10568210B2 (en) * 2015-09-02 2020-02-18 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with embedded electronic component
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
SG10201802515PA (en) * 2018-03-27 2019-10-30 Delta Electronics Int’L Singapore Pte Ltd Packaging process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124615A (ja) * 1998-10-15 2000-04-28 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378313A (en) * 1993-12-22 1995-01-03 Pace; Benedict G. Hybrid circuits and a method of manufacture
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
US20070089992A1 (en) * 2005-10-26 2007-04-26 Dao Zhou Electrode surface coating and method for manufacturing the same
US7859098B2 (en) * 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124615A (ja) * 1998-10-15 2000-04-28 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179879A (ja) * 2012-12-27 2015-10-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板
JP2015115398A (ja) * 2013-12-10 2015-06-22 イビデン株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2016152310A (ja) * 2015-02-17 2016-08-22 京セラ株式会社 電子部品内蔵型配線基板およびその製造方法

Also Published As

Publication number Publication date
US20100212946A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP2010199535A (ja) 配線板及びその製造方法
JP5388676B2 (ja) 電子部品内蔵配線板
JP2010212652A (ja) 配線板及びその製造方法
JP4776247B2 (ja) 配線基板及びその製造方法
JP4709325B2 (ja) 配線板及びその製造方法
KR101025524B1 (ko) 배선 기판 및 그 제조 방법
US9756735B2 (en) Method for manufacturing printed wiring board
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
US20130194764A1 (en) Wiring board and method for manufacturing the same
KR101056718B1 (ko) 기판의 제조 방법
JP5027193B2 (ja) 配線板及びその製造方法
KR101072333B1 (ko) 기판의 제조 방법
KR20090037792A (ko) 코어 기판 및 그 제조 방법
KR20090037801A (ko) 코어 기판 및 그 제조 방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2016157919A (ja) 電子モジュールの作製方法及び電子モジュール
TWM605446U (zh) 一種部件承載件
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
WO2013038468A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP5565953B2 (ja) 配線基板およびその製造方法
JP2010267839A (ja) プリント配線板とビルドアップ多層基板とこれらの製造方法
TW201412218A (zh) 零件內藏基板的製造方法及用此的零件內藏基板
JP2023039130A (ja) 配線基板及び配線基板の製造方法
KR20160009577A (ko) 부품내장기판 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612