KR101248713B1 - 배선판 및 그의 제조 방법 - Google Patents

배선판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101248713B1
KR101248713B1 KR1020117004682A KR20117004682A KR101248713B1 KR 101248713 B1 KR101248713 B1 KR 101248713B1 KR 1020117004682 A KR1020117004682 A KR 1020117004682A KR 20117004682 A KR20117004682 A KR 20117004682A KR 101248713 B1 KR101248713 B1 KR 101248713B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
substrate
wiring board
electronic component
Prior art date
Application number
KR1020117004682A
Other languages
English (en)
Other versions
KR20110036139A (ko
Inventor
켄지 사토
?스케 사카이
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110036139A publication Critical patent/KR20110036139A/ko
Application granted granted Critical
Publication of KR101248713B1 publication Critical patent/KR101248713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 배선판 (10)은 기판 (101)과, 기판의 내부에 배치된 전자 부품 (200)과, 기판 (101)의 제1면측에 제1 절연층 (12)를 통해 배치되는 제1 도체층 (22)를 갖는다. 제1 절연층 (12)를 구성하는 제1 하층측 절연층 (121)과 제1 상층측 절연층 (122)는 서로 상이한 재료로 이루어진다. 또한, 제1 하층측 절연층 (121)은 기판 (101)의 제1면 위 및 전자 부품 (200) 위에 배치되고, 제1 하층측 절연층 (121)을 구성하는 재료가 기판 (101)과 전자 부품 (200)의 간극에 충전된다.

Description

배선판 및 그의 제조 방법{WIRING BOARD AND METHOD FOR MANUFACTURING SAME}
본 발명은, IC 칩 등의 전자 부품이 내부에 배치된 배선판 및 그의 제조 방법에 관한 것이다.
특허문헌 1 또는 특허문헌 2에는, 기판에 형성된 캐비티(스페이스)에 전자 부품을 수용하고, 전자 부품과 캐비티 벽면의 간극을 절연재로 매립하여, 기판 위 및 전자 부품 위에 층간 절연층을 형성한 배선판이 개시되어 있다.
일본 특허 출원 공개 제2001-313467호 공보 일본 특허 출원 공개 제2007-258541호 공보
특허문헌 1에 기재된 배선판에서는 절연재로 캐비티의 간극을 매립한 후, 층간 절연층을 형성한다. 이 경우, 캐비티의 간극을 매립하는 공정과 층간 절연층을 형성하는 공정을 개별적으로 행하기 때문에, 제조 공정이 번잡해지는 것으로 생각된다. 그 때문에, 각 공정에서 얇고 깨지기 쉬운 부품에 불필요한 외력이 가해질 우려가 있으며, 부품의 성능 열화 등이 염려된다.
한편, 특허문헌 2에 기재된 배선판에서는 층간 절연층으로 캐비티의 간극을 매립한다. 따라서, 캐비티의 간극을 매립하는 절연재와 층간 절연층이 서로 동일한 재료로 형성된다고 생각된다. 이 경우, 층간 절연층과 그 위에 형성되는 도체 패턴의 밀착성을 고려하여 층간 절연층의 재질이 결정되는 것으로 추측된다. 통상적으로, 무기 충전재 등의 보강재의 첨가량이 많아질수록 층간 절연층과 도체 패턴의 밀착성은 저하된다. 그 때문에 보강재의 첨가량이 제한되며, 층간 절연층의 재료로서 CTE(Coefficient of Thermal Expansion)가 작은 재료를 사용하는 것이 곤란해지는 것으로 생각된다. 그 결과, 캐비티의 간극을 매립하는 절연재의 CTE가 커짐으로써, 캐비티의 간극을 매립하는 절연재와 전자 부품의 CTE 미스매치가 발생할 것으로 예상된다. 이 배선판에서는 CTE 미스매치에 기인하여, 사용 환경에서의 히트 사이클에서 전자 부품과 절연재의 계면에서의 박리(delamination)나, 전자 부품의 단자 부근에서 접속 불량 등이 발생할 염려가 있다. 또한, 전자 부품의 주재료는 일반적으로 실리콘 또는 세라믹 등인 경우가 많다.
본 발명은 상기 실정에 감안하여 이루어진 것이며, 응력에 기인한 배선판의 성능 저하를 억제할 수 있는 배선판, 및 이 배선판을 간편한 공정으로 제조할 수 있는 제조 방법을 제공하는 것을 목적으로 한다. 또한, 배선판의 파인 피치화를 도모하는 것을 다른 목적으로 한다. 또한, 접속 신뢰성 등에 대하여 배선판의 품질을 높이는 것을 또 다른 목적으로 한다.
본 발명의 제1 관점에 따른 배선판은, 표리면의 한쪽을 제1면, 다른쪽을 제2면으로 하는 기판과, 상기 기판의 내부에 배치된 전자 부품과, 상기 기판의 상기 제1면측에 제1 하층측 절연층과 제1 상층측 절연층을 갖는 제1 절연층을 통해 배치되는 제1 도체층을 갖는 배선판이며, 상기 제1 하층측 절연층과 상기 제1 상층측 절연층은 서로 상이한 재료로 이루어지고, 상기 제1 하층측 절연층은 상기 기판의 제1면 위 및 상기 전자 부품 위에 배치되고, 상기 제1 하층측 절연층을 구성하는 재료가 상기 기판과 상기 전자 부품의 간극에 충전된다.
또한, "기판의 내부에 배치"된다는 것에는 전자 부품 전체가 기판 내부에 완전히 매립되는 경우 이외에, 기판에 형성된 오목부에 전자 부품의 일부만이 배치되는 경우 등도 포함한다. 요점은, 전자 부품 중 적어도 일부가 기판의 내부에 배치되면 충분하다는 것이다.
재료가 "상이하다"는 것에는 상이한 원소로 구성되는 것 이외에, 구성 원소의 함유량비(조성), 또는 무기 충전재 등의 첨가제의 첨가량이 상이한 것 등도 포함된다.
본 발명의 제2 관점에 따른 배선판의 제조 방법은, 표리면의 한쪽을 제1면, 다른쪽을 제2면으로 하는 기판을 준비하는 것과, 상기 기판의 내부에 전자 부품을 배치하는 것과, 상기 기판의 상기 제1면 위에 하층측 절연층을 형성하는 것과, 상기 기판과 상기 전자 부품의 간극에 상기 하층측 절연층을 구성하는 재료를 충전하는 것과, 상기 하층측 절연층의 상기 제1면측의 면에 상기 하층측 절연층과는 상이한 재료로 이루어지는 상층측 절연층을 형성하는 것과, 상기 상층측 절연층의 상기 제1면측의 면에 도체층을 형성하는 것을 포함한다.
본 발명에 따르면, 응력에 기인한 배선판의 성능 저하를 억제할 수 있다. 또한, 이러한 배선판을 간편한 공정으로 제조할 수 있다.
[도 1] 본 발명의 실시 형태에 따른 배선판의 단면도이다.
[도 2] 도 1의 일부 확대도이다.
[도 3a] 시뮬레이션에 사용하는 시료의 제1 구조를 나타내는 도면이다.
[도 3b] 시뮬레이션에 사용하는 시료의 제2 구조를 나타내는 도면이다.
[도 4] 제1 시뮬레이션 결과를 나타내는 도면이다.
[도 5] 제2 시뮬레이션 결과를 나타내는 도면이다.
[도 6a] 본 실시 형태에 따른 배선판의 코어 기판을 제조하는 제1 공정을 설명하기 위한 도면이다.
[도 6b] 본 실시 형태에 따른 배선판의 코어 기판을 제조하는 제2 공정을 설명하기 위한 도면이다.
[도 6c] 본 실시 형태에 따른 배선판의 코어 기판을 제조하는 제3 공정을 설명하기 위한 도면이다.
[도 6d] 본 실시 형태에 따른 배선판의 코어 기판을 제조하는 제4 공정을 설명하기 위한 도면이다.
[도 7a] 코어 기판의 내부에 전자 부품을 배치하는 제1 공정을 설명하기 위한 도면이다.
[도 7b] 코어 기판의 내부에 전자 부품을 배치하는 제2 공정을 설명하기 위한 도면이다.
[도 7c] 코어 기판의 내부에 전자 부품을 배치하는 제3 공정을 설명하기 위한 도면이다.
[도 8a] 코어 기판의 양면에 제1층째의 층간 절연층을 형성하는 제1 공정을 설명하기 위한 도면이다.
[도 8b] 코어 기판의 양면에 제1층째의 층간 절연층을 형성하는 제2 공정을 설명하기 위한 도면이다.
[도 8c] 코어 기판의 양면에 제1층째의 층간 절연층을 형성하는 제3 공정을 설명하기 위한 도면이다.
[도 9a] 제1층째의 층간 절연층에 비아홀을 형성하는 공정을 설명하기 위한 도면이다.
[도 9b] 제1층째의 층간 절연층 위에 제1층째의 도체층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10a] 코어 기판의 양면에 제2, 제3층째의 층간 절연층을 형성하는 공정을 설명하기 위한 도면이다.
[도 10b] 코어 기판의 양면에 솔더 레지스트층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11] 제1면측 및 제2면측의 제1층째의 층간 절연층이 각각 복수의 층으로 구성되는 배선판의 예를 나타내는 도면이다.
[도 12] 제1층째의 층간 절연층이 3층 이상의 층으로 구성되는 배선판의 예를 나타내는 도면이다.
[도 13] 전자 부품의 표리면 중 접속 단자가 형성되지 않는 측의 면에 저CTE의 절연층이 배치되는 배선판의 예를 나타내는 도면이다.
[도 14] 컨포멀 비아(conformal via)를 갖는 배선판의 예를 나타내는 도면이다.
[도 15] 복수의 전자 부품을 내장하는 배선판의 예를 나타내는 도면이다.
이하, 본 발명의 실시 형태에 따른 배선판 및 그의 제조 방법에 대하여 도면을 참조하여 설명한다. 또한, 도면 중 화살표 (Z1), (Z2)는, 각각 배선판의 주요면(표리면)의 법선 방향(또는 코어 기판의 두께 방향)에 상당하는 배선판의 적층 방향을 나타낸다. 한편, 화살표 (X1), (X2) 및 (Y1), (Y2)는 각각 적층 방향에 직교하는 방향(배선판의 주요면에 평행한 방향)을 나타낸다. 배선판의 주요면은 X-Y 평면이 된다. 이하, 상반된 적층 방향을 향한 2개의 주요면을 제1면(화살표 (Z1)측의 면), 제2면(화살표 (Z2)측의 면)이라고 한다. 또한, 적층 방향에서 코어(기판 (101))에 가까운 측을 하층(또는 내층측), 코어로부터 먼 측을 상층(또는 외층측)이라고 한다.
본 실시 형태의 배선판 (10)은, 도 1에 나타낸 바와 같이 코어 기판이 되는 배선판 (100)과, 전자 부품 (200)과, 외부 접속 단자 (31b), (32b)를 구비한다. 배선판 (10)은, 직사각형 판상의 다층 인쇄 배선판이다.
배선판 (100)은 기판 (101)과, 관통홀 (101a)와, 도체막(관통홀 도체) (101b)와, 배선층 (102a) 및 (102b)로 구성된다. 기판 (101)의 제2면측에는 층간 절연층으로서의 절연층 (11), (13), (15)와, 도체 패턴으로서의 배선층 (21), (23), (25)가 적층된다. 기판 (101)의 제1면측에는 층간 절연층으로서의 절연층 (12), (14), (16)과, 도체 패턴으로서의 배선층 (22), (24), (26)이 적층된다.
기판 (101)은, 예를 들면 에폭시 수지로 이루어진다. 에폭시 수지는, 예를 들면 수지 함침 처리에 의해 유리 섬유나 아라미드 섬유 등의 보강재(첨가제)를 포함하고 있는 것이 바람직하다. 보강재는, 주재료(에폭시 수지)보다 열 팽창률이 작은 재료이다. 기판 (101)의 두께는 예를 들면 110 ㎛이다. 또한, 기판 (101)의 형상이나 두께, 재료 등은 용도 등에 따라 변경 가능하다.
기판 (101)은 관통홀 (101a)를 갖는다. 관통홀 (101a)의 벽면에는 도체막 (101b)가 형성된다. 또한, 기판 (101)은, 전자 부품 (200)의 외형에 대응하는 형상의 스페이스 (R100)을 갖는다.
전자 부품 (200)은 스페이스 (R100)에 배치된다. 전자 부품 (200)은, 예를 들면 실리콘 기판 위에 소정의 회로가 집적된 IC 칩이다. 전자 부품 (200)의 표층부는 예를 들면 저유전율(Low-k) 재료로 이루어진다. 전자 부품 (200)의 기판의 두께는 예를 들면 140 ㎛이다. 전자 부품 (200)은 제1면에 복수의 패드 (200a)를 갖고, 제2면에는 패드를 갖지 않는다. 패드 (200a) 각각은, 예를 들면 구리로 이루어진다. 전자 부품 (200)은, 패드 (200a)와 전기적으로 접속되는 인출 배선 (200b)도 갖는다. 패드 (200a), 인출 배선 (200b)의 두께는, 각각 예를 들면 10 ㎛이다. 인출 배선 (200b)의 표면은 조면(粗面)이 되어 있다. 또한, 여기서 말하는 IC 칩에는, 웨이퍼인 상태에서 보호막이나 단자 등의 형성, 나아가서는 재배선 등을 행하고, 그 후 개편화(個片化)한 소위 웨이퍼·레벨 CSP도 포함된다. 또한, 전자 부품 (200)은, 예를 들면 양면(제1면 및 제2면)에 각각 패드 (200a)를 갖는 것일 수도 있다. 패드 (200a), 인출 배선 (200b)의 형상이나 두께, 재료 등은, 용도 등에 따라 변경 가능하다. 예를 들면 패드 (200a)가 알루미늄으로 이루어질 수도 있다. 본 실시 형태에서는 배선판 (10)이 전자 부품 (200)을 내장한다. 그 때문에, 표면의 실장 영역에 다른 전자 부품 등을 실장하는 것이 가능해진다. 그 결과, 고기능화 등도 가능해진다.
기판 (101)의 양면(제2면, 제1면)에는 각각 배선층 (102a), (102b)가 형성된다. 배선층 (102a)와 배선층 (102b)는, 관통홀 (101a)의 벽면에 형성된 도체막 (101b)를 통해 서로 전기적으로 접속된다. 배선층 (102a), (102b)의 두께는, 예를 들면 20 ㎛이다.
기판 (101) 및 전자 부품 (200)의 제2면에는, 절연층 (11), 배선층 (21), 절연층 (13), 배선층 (23), 절연층 (15), 배선층 (25)가 순서대로 적층된다. 절연층 (11), (13), (15)의 두께는, 각각 예를 들면 25 ㎛이다. 배선층 (21), (23), (25)의 두께는, 각각 예를 들면 15 ㎛이다.
절연층 (11)은, 전자 부품 (200)의 제2면 및 배선층 (102a)의 표면을 덮도록 형성된다. 절연층 (11), (13), (15)의 소정의 개소에는, 각각 테이퍼상(예를 들면 원추상)의 비아홀 (11a), (13a), (15a)가 형성된다. 또한, 비아홀 (11a), (13a), (15a)에는 각각 도체 (11b), (13b), (15b)가 충전되고, 그 각각이 필드 비아를 구성한다. 이 필드 비아는 배선층 (21), (23), (25)를 서로 전기적으로 접속한다. 구체적으로는 도체 (11b)가 배선층 (102a)와 배선층 (21)을 접속하고, 도체 (13b)가 배선층 (21)과 배선층 (23)을 접속하고, 도체 (15b)가 배선층 (23)과 배선층 (25)를 접속한다.
한편, 기판 (101) 및 전자 부품 (200)의 제1면에는, 절연층 (12), 배선층 (22), 절연층 (14), 배선층 (24), 절연층 (16), 배선층 (26)이 순서대로 적층된다. 절연층 (12)의 두께는 예를 들면 45 ㎛이다. 절연층 (14), (16)의 두께는, 각각 예를 들면 25 ㎛이다. 배선층 (22), (24), (26)의 두께는, 각각 예를 들면 15 ㎛이다.
절연층 (12)는, 전자 부품 (200)의 제1면 및 배선층 (102b)의 표면을 덮도록 형성된다. 절연층 (12), (14), (16)의 소정의 개소에는, 각각 테이퍼상(예를 들면 원추상)의 비아홀 (12a), (14a), (16a)가 형성된다. 또한, 비아홀 (12a), (14a), (16a)에는 각각 도체 (12b), (14b), (16b)가 충전되고, 그 각각이 필드 비아를 구성한다. 이 필드 비아는 배선층 (22), (24), (26)을 서로 전기적으로 접속한다. 구체적으로는 도체 (12b)가 배선층 (102b)와 배선층 (22)를 접속하고, 도체 (14b)가 배선층 (22)와 배선층 (24)를 접속하고, 도체 (16b)가 배선층 (24)와 배선층 (26)을 접속한다. 그 결과, 전자 부품 (200)의 패드 (200a)(접속 단자)와 배선층 (22)(도체 패턴)가 절연층 (12)(제1 절연층)를 관통하는 비아홀 (12a) 및 그 내측의 도체 (12b)를 통해 전기적으로 접속된다.
여기서, 절연층 (12)는 절연층 (121)과 절연층 (122)로 구성된다. 즉, 배선층 (22), (24), (26) 중 기판 (101)로부터 보아 가장 하층에 위치하는 배선층 (22)(제1 도체층)와 기판 (101) 사이에는, 절연층 (121) 및 (122)가 포함된다. 이와 같이 절연층 (12)가 절연층 (121) 및 (122)의 복수층(2층)으로 구성됨으로써, 외부로부터의 충격이나 열 응력에 의해 외부 접속 단자 (32b) 부근에서 균열이 발생하여도, 절연층 (121)과 절연층 (122) 사이에 형성되는 접속 계면에서 균열의 진행이 정지 또는 억제되고, 그 균열이 전자 부품 (200)까지 도달하기 어려워지는 것으로 생각된다. 그 결과, 전자 부품 (200)이 저유전율(Low-k) 재료 등의 취약한 재료를 포함하는 경우에도, 전자 부품 (200)의 고장이 발생하기 어려워지는 것으로 생각된다.
절연층 (121)과 절연층 (122)는 서로 상이한 재료로 이루어진다. 구체적으로는, 절연층 (121)의 무기 충전재의 함유량은 절연층 (122)의 무기 충전재의 함유량보다 크다. 구체적으로는, 절연층 (121)의 무기 충전재의 함유량은 예를 들면 50 중량％이다. 한편, 절연층 (122)의 무기 충전재의 함유량은 예를 들면 38 중량％이다. 이에 따라, 절연층 (121)의 열팽창 계수(CTE)는 절연층 (122)의 열팽창 계수(CTE)보다 작아진다. 절연층 (121)의 CTE는, 예를 들면 16 내지 19 ppm/℃이다. 절연층 (122)의 CTE는, 예를 들면 46 ppm/℃이다. 절연층 (12)(제1 절연층) 중 가장 상층에 위치하는 절연층 (122)의 재료는 절연층 (11)(제2 절연층)과 동일하다.
절연층 (122)의 두께는 절연층 (121)의 두께보다 크다. 구체적으로는, 절연층 (121)의 두께는 예를 들면 20 ㎛이다. 한편, 절연층 (122)의 두께는 예를 들면 25 ㎛이다. 절연층 (122)의 두께는 절연층 (11)과 동일하다.
전자 부품 (200)은, 절연층 (11) 및 (12)에 의해 주위가 완전히 덮여 있다. 전자 부품 (200)과 기판 (101)의 경계부(간극 (R101))에는, 제1면측의 절연층 (12)(제1 절연층) 중 가장 하층에 위치하는 절연층 (121)(제1 하층측 절연층)을 구성하는 재료(예를 들면 수지)가 충전된다. 이에 따라, 전자 부품 (200)이 절연층 (11) 및 (12)로 보호됨과 동시에 소정의 위치에 고정된다. 또한, 관통홀 (101a)에도 절연층 (121)을 구성하는 재료가 충전된다. 그 결과, 도체막(관통홀 도체) (101b)의 접속 신뢰성이 향상된다.
전자 부품 (200)과 기판 (101)의 간극 (R101)에서는, 도 2(도 1 중의 영역 (R1)의 확대도)에 나타낸 바와 같이 절연층 (121)의 제1면에 오목부 (121a)가 형성되고, 절연층 (12)(제1 절연층) 중 절연층 (121)의 상층에 배치되는 절연층 (122)가 오목부 (121a)에 들어가 있다. 이에 따라 간극 (R101)의 바로 위의 영역이어도, 연마 등에 의한 정면화(整面化) 공정을 거치지 않고 절연층 (122)의 제1면은 평탄화된다. 그 때문에, 절연층 (122)(절연층 (12))의 표면에 파인 패턴의 형성이나, 균일한 높이를 갖는 외부 접속 단자 (32b)의 형성이 가능해진다. 이러한 적층 형태는 관통홀 (101a)에서도 대략 동일하다.
절연층 (11) 내지 (16) 각각은, 예를 들면 경화된 프리프레그로 이루어진다. 이 프리프레그로서는, 예를 들면 유리 섬유 또는 아라미드 섬유 등의 기재에 에폭시 수지, 폴리에스테르 수지, 비스말레이미드트리아진 수지(BT 수지), 이미드 수지(폴리이미드), 페놀 수지, 또는 알릴화페닐렌에테르 수지(A-PPE 수지) 등의 수지를 함침시킨 것을 사용한다. 절연층 (11) 내지 (16) 각각은 첨가제로서의 충전재를 함유한다.
배선층 (21) 내지 (26) 및 도체 (11b) 내지 (16b) 각각은, 예를 들면 구리의 도금 피막으로 이루어진다. 그 때문에, 전자 부품 (200)과 배선층 (22)의 접속 부분의 신뢰성이 높다.
절연층 (11) 내지 (16), 배선층 (21) 내지 (26), 도체 (11b) 내지 (16b) 각각의 형상이나 재료 등은 상기한 것으로 한정되지 않으며, 용도 등에 따라 변경 가능하다. 예를 들면 배선층 (21) 내지 (26) 또는 도체 (11b) 내지 (16b)의 재료로서 구리 이외의 금속을 사용할 수도 있다. 또한, 절연층 (11) 내지 (16)의 재료로서는, 프리프레그 대신에 액상 또는 필름상의 열 경화성 수지나 열 가소성 수지, 나아가서는 RCF(Resin Coated copper Foil)를 사용할 수 있다. 여기서 열 경화성 수지로서는, 예를 들면 에폭시 수지, 이미드 수지(폴리이미드), BT 수지, 알릴화페닐렌에테르 수지, 아라미드 수지 등을 사용할 수 있다. 또한, 열 가소성 수지로서는, 예를 들면 액정 중합체(LCP), PEEK 수지, PTFE 수지(불소 수지) 등을 사용할 수 있다. 이들 재료는, 예를 들면 절연성, 유전 특성, 내열성, 기계적 특성 등의 관점에서 필요에 따라 선택하는 것이 바람직하다. 또한, 상기 수지에는, 첨가제로서 경화제, 안정제 등을 함유시킬 수도 있다.
절연층 (15)의 제2면에는, 개구부 (31a)를 갖는 솔더 레지스트층 (31)이 형성된다. 또한, 절연층 (16)의 제1면에는 개구부 (32a)를 갖는 솔더 레지스트층 (32)가 형성된다. 개구부 (31a), (32a)에는 각각 배선층 (25), (26)이 노출된다. 솔더 레지스트층 (31) 및 (32) 각각은, 예를 들면 아크릴-에폭시계 수지를 사용한 감광성 수지, 에폭시 수지를 주체로 한 열 경화성 수지, 또는 자외선 경화형의 수지 등으로 이루어진다. 배선층 (25), (26) 위의 솔더 레지스트층 (31), (32)의 두께는, 각각 예를 들면 15 ㎛이다.
개구부 (31a), (32a)에는, 각각 예를 들면 땜납으로 이루어지는 외부 접속 단자 (31b), (32b)가 형성된다. 외부 접속 단자 (31b) 및 (32b)는, 각각 개구부 (31a), (32a)에 노출된 배선층 (25), (26)에 장착된다. 이에 따라, 외부 접속 단자 (31b), (32b)와 배선층 (25), (26)이 서로 전기적으로 접속된다.
본 실시 형태에서는 절연층 (12)를 구성하는 절연층 (121)과 절연층 (122)가 서로 상이한 재료로 이루어짐으로써, 절연층 (121)과 절연층 (122)가 상이한 특성을 갖는다. 구체적으로는, 절연층 (122)의 무기 충전재의 함유량을 낮게 억제함으로써 절연층 (122)의 CTE를 높게 유지하고, 절연층 (121)의 무기 충전재의 함유량을 크게 함으로써 절연층 (121)을 저CTE화한다. 절연층 (122)의 CTE가 높게 유지됨으로써, 절연층 (122)(절연층 (12))와 배선층 (22) 사이에서 양호한 밀착성이 얻어진다. 그 결과, 배선판 (10)의 전기 특성에 대하여 높은 신뢰성이 얻어진다. 또한, 절연층 (121)이 저CTE화됨으로써, 전자 부품 (200)과 기판 (101)의 간극 (R101)에서의 전자 부품 (200)과 절연재(절연층 (121)을 구성하는 재료)의 CTE 미스매치가 해소된다. 이에 따라, 전자 부품 (200)과의 계면에서의 절연재의 박리가 억제된다.
또한, 저CTE의 절연층 (121)은, 전자 부품 (200)의 패드 (200a)(접속 단자)가 형성되는 제1면측에 배치된다. 그 때문에, 사용 환경에서의 히트 사이클에서 전자 부품 (200)의 접속 단자(패드 (200a)) 부근의 접속 불량이 억제된다.
이하, 상기 효과에 대한 시뮬레이션 결과에 대하여 도 3a 내지 도 5를 참조하여 설명한다. 측정자는, 도 3a, 도 3b에 나타낸 구조를 갖는 시료 (Leg1) 내지 (Leg6)에 대하여 시뮬레이션을 실행하였다.
시료 (Leg5), (Leg6) 각각은, 도 3a에 나타낸 바와 같이 6층 구조의 배선판 (10)을 2층 구조로 간소화한 것이다. 시료 (Leg5), (Leg6)에서는, 절연층 (13) 내지 (16), 개구부 (31a), (32a), 외부 접속 단자 (31b), (32b)가 형성되어 있지 않다. 또한, 각 층의 두께가 배선판 (10)과 상이하다. 구체적으로는, 전자 부품 (200)의 기판의 두께는 140 ㎛이다. 패드 (200a), 인출 배선 (200b)의 두께는, 각각 10 ㎛이다. 기판 (101)의 두께는 110 ㎛이다. 배선층 (102a), (102b)의 두께는 20 ㎛이다. 절연층 (11)의 두께는 30 ㎛이다. 절연층 (121)의 두께는 10 ㎛이다. 절연층 (122)의 두께는 20 ㎛이다. 배선층 (21), (22)의 두께는 각각 15 ㎛이다. 솔더 레지스트층 (31), (32)의 두께는, 각각 예를 들면 15 ㎛이다.
한편, 시료 (Leg1) 내지 (Leg4)도 시료 (Leg5), (Leg6)과 동일한 구조를 갖는다. 단, 시료 (Leg1) 내지 (Leg4)에서는, 도 3b에 나타낸 바와 같이 절연층 (12)가 단일 재료로 이루어진다.
시료 (Leg1)에서는, 절연층 (11), (12) 각각의 CTE가 46 ppm/℃이다. 시료 (Leg2)에서는, 절연층 (11), (12) 각각의 CTE가 30 ppm/℃이다. 시료 (Leg3)에서는, 절연층 (11), (12) 각각의 CTE가 19 ppm/℃이다. 시료 (Leg4)에서는, 절연층 (11), (12) 각각의 CTE가 16 ppm/℃이다. 시료 (Leg5)에서는 절연층 (11), (122) 각각의 CTE가 46 ppm/℃이고, 절연층 (121의) CTE가 19 ppm/℃이다. 시료 (Leg6)에서는 절연층 (11), (122) 각각의 CTE가 46 ppm/℃이고, 절연층 (121)의 CTE가 16 ppm/℃이다.
시뮬레이션의 측정자는, 온도가 180 degC로부터 -40 degC가 될 때까지 상기시료 (Leg1) 내지 (Leg6)을 냉각했을 때의 응력을 측정하였다. 이 때, 서브 모델링 수법에 의해 패키지 전체의 해석과 상세부(도 3a, 도 3b) 각각에 대하여 응력의 계산을 행하였다. 또한, 서브 모델링 수법이란, 대략적인 모델(풀-모델)로 해석한 결과를 세부까지 만들어 넣은 모델(서브-모델)에 귀속시킴으로써, 상세한 모델에 대하여 전체의 거동을 고려한 해석을 행하는 수법을 말한다.
시료 (Leg1) 내지 (Leg6)에 대한 시뮬레이션 결과를 도 4, 도 5에 나타낸다. 측정자는, 비아홀 (11a), (12a)의 직경을 30 ㎛, 50 ㎛, 70 ㎛로 한 경우 각각에 대하여 시료 (Leg1) 내지 (Leg6)의 적층 방향(화살표 (Z1), (Z2) 방향)의 응력을 측정하였다. 도 4는, 각 시료에 대하여 전자 부품 (200)의 표층부(Low-k 재료의 부분)의 표준화 응력을 나타내는 그래프이다. 도 5는, 각 시료에 대하여 비아홀 (11a), (12a) 부근의 표준화 응력을 나타내는 그래프이다. 또한, 표준화 응력은, 비아홀 (11a), (12a)의 직경이 70 ㎛인 시료 (Leg1)의 응력을 100 ％로 했을 때의 각 시료의 응력이다.
도 4, 도 5의 그래프에 나타낸 바와 같이, 시료 (Leg1) 내지 (Leg4)의 응력은 어떠한 직경에 대해서도 시료 (Leg4), 시료 (Leg3), 시료 (Leg2), 시료 (Leg1)의 순서로 커졌다. 시료 (Leg1)은 응력이 크기 때문에, 간극 (R101)에서 절연재의 박리가 염려된다. 한편, 시료 (Leg2) 내지 (Leg4)는 응력에 대해서는 양호한 결과가 얻어졌지만, 절연층 (12)와 배선층 (22)의 밀착성에 대해서는 반드시 양호한 결과라고는 할 수 없었다. 특히 시료 (Leg4)에서는, 배선층 (22)가 절연층 (12)로부터 박리되었다. 이에 비해, 시료 (Leg5), (Leg6)에서는 절연층 (12)와 배선층 (22)의 밀착성에 대하여 양호한 결과가 얻어졌으며, 응력에 대해서도 시료 (Leg2)와 대략 동등한 결과가 얻어졌다. 시료 (Leg6)에서는, 시료 (Leg5)의 응력보다 작은 응력이 얻어졌다.
상기 시뮬레이션 결과로부터, 절연층 (121)의 열팽창 계수를 절연층 (122)의 열팽창 계수보다 작게 함으로써, 열 변동 등에 기인한 응력에 대해서도, 절연층 (12)와 배선층 (22)의 밀착성에 대해서도 양호한 특성이 얻어지는 것으로 추측할 수 있다. 본 실시 형태의 배선판 (10)에서는, 절연층 (122)의 무기 충전재의 함유량을 낮게 억제함으로써 절연층 (122)의 CTE를 높게 유지하고, 절연층 (121)의 무기 충전재의 함유량을 크게 함으로써 절연층 (121)을 저CTE화한다. 그 때문에, 배선판 (10)에서는 열 변동 등에 기인한 응력에 대해서도, 절연층 (12)와 배선층 (22)의 밀착성에 대해서도 양호한 특성이 얻어진다.
배선판 (10)은, 예를 들면 이하의 공정에 의해 제조된다.
우선, 작업자는 도 6a에 나타낸 바와 같이 동장 적층판 (1000)을 준비한다. 동장 적층판 (1000)은, 예를 들면 에폭시 수지로 이루어지는 기판 (101)과 동박 (1001a), (1001b)를 갖는다. 기판 (101)의 제2면에는 동박 (1001a)가 첩부되고, 기판 (101)의 제1면에는 동박 (1001b)가 첩부된다.
이어서, 작업자는 동장 적층판 (1000)을 레이저 가공기에 세팅한다. 또한, 동장 적층판 (1000)의 제1면 또는 제2면에 레이저를 조사한다. 이에 따라, 도 6b에 나타낸 바와 같이 관통홀 (101a)가 형성된다.
이어서, 작업자는 예를 들면 구리의 무전해 도금에 의해 관통홀 (101a)의 벽면을 포함하는 기판 표면에 무전해 도금막을 형성하고, 이것을 시드층으로서 예를 들면 구리의 전해 도금 처리를 행한다. 이에 따라, 도 6c에 나타낸 바와 같이 기판 (101)의 제2면에는 도금 피막 (1002a)가 형성되며, 기판 (101)의 제1면에는 도금 피막 (1002b)가 형성된다. 또한, 관통홀 (101a)의 벽면에는 도체막(관통홀 도체) (101b)가 형성된다.
이어서, 작업자는 예를 들면 에칭에 의해 도금 피막 (1002a), (1002b)를 패터닝한다. 이에 따라, 도 6d에 나타낸 바와 같이 기판 (101)의 제2면에는 배선층 (102a)가 형성되며, 기판 (101)의 제1면에는 배선층 (102b)가 형성된다. 그 결과, 배선판 (100)이 제조된다.
이어서, 배선판 (100)을 코어 기판으로서 다층 인쇄 배선판(배선판 (10))을 제조한다.
작업자는, 예를 들면 도 7a에 나타낸 바와 같이, 예를 들면 레이저 등에 의해 드릴링 가공하여 기판 (101)에 스페이스 (R100)을 형성한다.
이어서, 작업자는 예를 들면 도 7b에 나타낸 바와 같이, 예를 들면 PET(폴리·에틸렌·테레프탈레이트)로 이루어지는 캐리어 (1003)을 기판 (101)의 한쪽면(예를 들면 제2면)에 설치한다. 캐리어 (1003)은, 예를 들면 라미네이트에 의해 기판 (101)과 접착된다.
이어서, 작업자는 도 7c에 나타낸 바와 같이, 예를 들면 상온에서 전자 부품 (200)의 패드 (200a)를 제1면측(캐리어 (1003)과는 반대측)을 향하게 하여 전자 부품 (200)을 캐리어 (1003) 위(상세하게는 스페이스 (R100))에 올려놓는다. 전자 부품 (200)은 제1면에 패드 (200a)와, 패드 (200a)와 전기적으로 접속되는 인출 배선 (200b)를 구비한다. 패드 (200a)의 인출 배선 (200b)의 표면은 조면이 되어 있다. 또한, 인출 배선 (200b)의 조면은, 통상적으로 인출 배선 (200b)의 형성시에 형성된다. 단, 필요에 따라 인출 배선 (200b)를 형성한 후, 그 표면을 예를 들면 화학 약품 등으로 조화(粗化)할 수도 있다.
이어서, 작업자는 도 8a에 나타낸 바와 같이, 예를 들면 진공 라미네이트에 의해 전자 부품 (200) 및 기판 (101)의 제1면을 덮도록 절연층 (121)을 형성한다. 이에 따라, 패드 (200a)가 절연층 (121)로 덮인다. 또한, 절연층 (121)은 가열에 의해 용해되어 스페이스 (R100)에 충전된다. 그 결과, 전자 부품 (200)과 기판 (101)의 간극 (R101)에 절연층 (121)을 구성하는 재료(절연재)가 충전된다. 이에 따라, 전자 부품 (200)이 소정의 위치에 고정된다. 또한, 관통홀 (101a)에도 절연층 (121)을 구성하는 재료(절연재)가 충전된다.
이어서, 작업자는 도 8b에 나타낸 바와 같이 기판 (101)의 제2면(절연층 (121)과는 반대측의 면)으로부터 캐리어 (1003)을 박리하여 제거한다.
이어서, 작업자는 도 8c에 나타낸 바와 같이 기판 (101)의 제2면에 절연층 (11)을 형성하고, 절연층 (121)의 제1면에 절연층 (122)를 형성한다. 이에 따라, 기판 (101)의 제1면에 절연층 (12)가 형성된다. 또한, 전자 부품 (200)은 기판 (101)의 내부에 배치된다. 본 실시 형태에서는, 절연층 (122)의 재료 및 두께가 절연층 (11)(제2 절연층)과 동일하다는 점에서 절연층 (11), (12)의 형성이 용이하다.
이어서, 작업자는 예를 들면 레이저 등에 의해 도 9a에 나타낸 바와 같이, 절연층 (11), (12)에 각각 테이퍼상(예를 들면 원추상)의 비아홀 (11a), (12a)를 형성한다.
이어서, 작업자는 예를 들면 세미 애디티브법(semi-additive)에 의해 도체 패턴을 형성한다. 상세하게는, 예를 들면 제1면, 제2면을 패터닝된 도금 레지스트로 피복하여 그 레지스트가 없는 부분에 선택적으로 전해 도금한다. 이에 따라, 도 9b에 나타낸 바와 같이 절연층 (11)의 제2면에 배선층 (21) 및 도체 (11b)가 형성되고, 절연층 (12)의 제1면에 배선층 (22) 및 도체 (12b)가 형성된다. 그 결과, 비아홀 (11a) 및 도체 (11b)로 이루어지는 필드 비아와, 비아홀 (12a) 및 도체 (12b)로 이루어지는 필드 비아가 각각 형성된다. 이 때, 배선층 (22)의 일부의 도체 패턴은 간극 (R101)의 바로 위의 영역에 형성된다.
이어서, 작업자는 절연층 (11), (12), 배선층 (21), (22)와 동일한 공정에 의해 기판 (101)의 제2면측에 절연층 (13), 배선층 (23), 절연층 (15), 배선층 (25)를 순서대로 적층하고, 기판 (101)의 제1면측에 절연층 (14), 배선층 (24), 절연층 (16), 배선층 (26)을 순서대로 적층한다. 또한, 비아홀 (11a), (12a), 도체 (11b), (12b)와 동일한 공정에 의해 절연층 (13), (15)에 비아홀 (13a), (15a), 도체 (13b), (15b)를 형성하고, 절연층 (14), (16)에 비아홀 (14a), (16a), 도체 (14b), (16b)를 형성한다. 그 결과, 도 10a에 나타낸 바와 같이 도체 (11b), (13b), (15b)에 의해 배선층 (21), (23), (25)가 서로 전기적으로 접속되고, 도체 (12b), (14b), (16b)에 의해 배선층 (22), (24), (26)이 서로 전기적으로 접속된다.
또한, 배선층 (21) 등의 형성 방법은 임의이다. 예를 들면 세미 애디티브법 대신에 서브트랙티브(subtractive)법(에칭에 의해 패터닝하는 수법)을 이용할 수도 있다.
이어서, 작업자는 예를 들면 스크린 인쇄, 스프레이 코팅 또는 롤 코팅 등에 의해 도 10b에 나타낸 바와 같이 개구부 (31a)를 갖는 솔더 레지스트층 (31)과, 개구부 (32a)를 갖는 솔더 레지스트층 (32)를 형성한다. 개구부 (31a), (32a)에는 각각 배선층 (25), (26)이 노출된다.
이어서, 작업자는 예를 들면 개구부 (31a), (32a)에 땜납 페이스트를 도포한 후, 이들을 리플로우 등의 열 처리에 의해 경화함으로써 각각 외부 접속 단자 (31b), (32b)(도 1)를 형성한다. 외부 접속 단자 (31b), (32b)는, 각각 배선층 (25), (26)과 전기적으로 접속된다.
상기 공정에 의해 상기 도 1에 나타낸 배선판 (10)이 얻어진다.
본 실시 형태의 배선판 (10)에 따르면, 응력에 기인한 배선판의 성능 저하를 억제할 수 있다. 또한, 전자 부품 (200)의 파인 피치화를 도모할 수 있다. 또한, 접속 신뢰성 등에 대하여 배선판 (10)의 품질을 높일 수 있다.
본 실시 형태의 배선판 (10)의 제조 방법에 따르면, 배선판 (10)을 간편한 공정으로 제조할 수 있다.
이상, 본 발명의 실시 형태에 따른 배선판 및 그의 제조 방법에 대하여 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않는다. 예를 들면 이하와 같이 변형하여 실시할 수도 있다.
예를 들면 도 11에 나타낸 바와 같이, 제1면측의 절연층 (12)뿐만 아니라 제2면측의 절연층 (11)을 복수의 층으로 구성할 수도 있다. 이 도 11의 예에서는, 제2면측의 배선층 (21), (23), (25) 중 기판 (101)로부터 보아 가장 하층에 위치하는 배선층 (21)(제2 도체층)과 기판 (101) 사이에는, 서로 상이한 재료로 이루어지는 절연층 (111) 및 (112)(제2 절연층)가 포함된다. 또한, 기판 (101)과 전자 부품 (200)의 간극 (R101)에는, 절연층 (121)을 구성하는 재료 뿐만 아니라 절연층 (111), (112)(제2 절연층) 중 가장 하층에 위치하는 절연층 (111)(제2 하층측 절연층)을 구성하는 재료도 충전된다. 이러한 배선판은, 예를 들면 간극 (R101)에 한쪽 재료를 충전한 후, 다른쪽 재료를 충전함으로써 제조할 수 있다. 이러한 구조에 따르면, 절연층 (111), (121)을 구성하는 재료로 전자 부품 (200)의 주위를 양면으로 덮는 것이 가능해진다.
절연층 (11), (12)를 3층 이상의 층으로 구성할 수도 있다. 예를 들면 도 12에 나타낸 바와 같이, 절연층 (12)가 서로 상이한 재료로 이루어지는 절연층 (121), (122), (123)의 3층으로 구성될 수도 있다. 이 경우에도, 가장 하층에 위치하는 절연층 (121)의 열팽창 계수가 3층 중에서 가장 작은 것이 바람직하다.
상기 실시 형태에서는 저CTE의 절연층 (121)을, 전자 부품 (200)의 패드 (200a)(접속 단자)가 형성되는 제1면측에 배치했지만, 이것으로 한정되지 않는다. 예를 들면 도 13에 나타낸 바와 같이, 제2면측의 절연층 (111)을 저CTE화할 수도 있다. 단, 전자 부품 (200)의 접속 단자(패드 (200a)) 부근의 접속 불량을 억제하기 위해서는, 접속 단자측(제1면측)의 절연층 (121)을 저CTE화하는 것이 바람직하다.
상기 실시 형태에서는, 무기 충전재의 함유량의 차이에 따라 절연층 (12)를 구성하는 2층의 재료, 즉 절연층 (121)의 재료와 절연층 (122)의 재료가 상이하다. 그러나 이것으로 한정되지 않으며, 적어도 절연층 (121)과 절연층 (122)가 서로 상이한 재료로 구성되면, 절연층 (121), (122)의 특성을 개별적으로 조정하여, 배선층 (22)의 밀착성 확보와, 파인 패턴(미세 배선)을 형성하기 위한 절연층 (12)의 특성 개선의 양립을 도모할 수 있다. 예를 들면 무기 충전재 이외의 첨가제의 함유량을 상이하게 할 수도 있다. 또한, 상기 절연층 (11) 내지 (16)의 재료로서 열거한 재료 중 1개를 절연층 (121)의 재료로, 다른 1개를 절연층 (122)의 재료로 할 수도 있다.
상기 실시 형태에서 각 구멍의 위치, 크기 또는 형상, 또는 각 층의 재질, 크기, 패턴 또는 층수 등은, 본 발명의 취지를 일탈하지 않는 범위에서 임의로 변경 가능하다.
예를 들면 도 10a에 나타낸 구조가 완성된 후, 적층을 계속하여 보다 다층(예를 들면 8층 등)의 배선판으로 할 수도 있다. 또는, 보다 적은 층(예를 들면 2층, 4층 등)의 배선판으로 할 수도 있다. 또한, 배선판 (100)의 각 면(제1면, 제2면)에서의 층수가 상이할 수도 있다. 나아가서는, 배선판 (100)의 한쪽면(상세하게는 코어 기판의 한쪽면)에만 층(배선층이나 절연층)의 형성(적층)을 행할 수도 있다.
배선층 (22)의 일부 도체 패턴을 간극 (R101)의 바로 위의 영역에 형성하는 것은 필수가 아니다. 또한, 배선판 (10)에서의 비아홀 (11a) 내지 (16a)는 필드 비아를 구성하는 것으로 한정되지 않으며, 예를 들면 도 14에 나타낸 바와 같이 컨포멀 비아를 구성하는 것일 수도 있다.
제1면뿐만 아니라 제2면에도 패드를 갖는 전자 부품을 내장하는 배선판일 수도 있다. 또한, 복수의 전자 부품을 내장하는 배선판일 수도 있다. 예를 들면 도 15에 나타낸 바와 같이, 절연층 (11)이 적층되는 제2면측에 패드 (201a)를 갖는 전자 부품 (201)과, 절연층 (12)가 적층되는 제1면측에 패드 (202a)를 갖는 전자 부품 (202)를 내장하는 배선판일 수도 있다. 이 경우에는 절연층 (11), (12)를 각각 복수의 층으로 구성하고, 절연층 (111), (121)을 구성하는 재료(저CTE화된 절연재)로 각각 전자 부품 (201), (202)의 패드 (201a), (202a)를 덮는 것이 바람직하다.
전자 부품 (200)의 종류는 임의이다. 예를 들면 IC 회로 등의 능동 부품 이외에, 콘덴서, 저항, 코일 등의 수동 부품 등 임의의 전자 부품을 사용할 수 있다.
상기 실시 형태의 공정은, 본 발명의 취지를 일탈하지 않는 범위에서 임의로 내용 및 순서를 변경할 수 있다. 또한, 용도 등에 따라 필요없는 공정을 생략할 수도 있다.
예를 들면 상기 실시 형태에서는, 진공 라미네이트 및 가열에 의해 전자 부품 (200)과 기판 (101)의 간극 (R101)에 절연층 (121)을 구성하는 재료를 충전했지만, 이것으로 한정되지 않으며, 프레스 등의 다른 방법으로 간극 (R101)을 매립할 수도 있다. 프레스함으로써 절연층 (121)로부터 재료가 유출되어, 간극 (R101)에 그 재료가 충전된다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 설계상의 형편이나 기타 요인에 따라 필요로 되는 다양한 수정이나 조합은, "청구항"에 기재되어 있는 발명이나 "발명을 실시하기 위한 구체적인 내용"에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함되는 것으로 이해되어야 한다.
본 발명에 따른 배선판은 전자 기기의 회로 기판에 적합하다. 또한, 본 발명에 따른 배선판의 제조 방법은 전자 기기의 회로 기판의 제조에 적합하다.
10: 배선판
11: 절연층(제2 절연층)
13, 15: 절연층
12: 절연층(제1 절연층)
14, 16: 절연층
11a 내지 16a: 비아홀
11b 내지 16b: 도체
21: 배선층(제2 도체층, 도체 패턴)
23, 25: 배선층
22: 배선층(제1 도체층, 도체 패턴)
24, 26: 배선층
31, 32: 솔더 레지스트층
31b, 32b: 외부 접속 단자
100: 배선판(코어 기판)
101: 기판
101a: 관통홀
101b: 도체막(관통홀 도체)
102a, 102b: 배선층
111: 절연층(제2 하층측 절연층)
112: 절연층(제2 상층측 절연층)
121: 절연층(제1 하층측 절연층)
122, 123: 절연층(제1 상층측 절연층)
121a: 오목부
200, 201, 202: 전자 부품
200a, 201a, 202a: 패드(접속 단자)
R101: 기판과 전자 부품의 간극

Claims (16)

  1. 표리면의 한쪽을 제1면, 다른쪽을 제2면으로 하는 기판과,
    상기 기판의 내부에 배치된 전자 부품과,
    상기 기판의 상기 제1면측에 제1 하층측 절연층과 제1 상층측 절연층을 갖는 제1 절연층을 통해 배치되는 제1 도체층과,
    상기 기판의 상기 제2면측에 제2 절연층을 통해 배치되는 제2 도체층
    을 갖는 배선판이며,
    상기 제1 하층측 절연층과 상기 제1 상층측 절연층은 상이한 재료로 이루어지고,
    상기 제1 하층측 절연층은 상기 기판의 제1면 위 및 상기 전자 부품 위에 배치되고, 제1 하층측 절연층이 필름상 수지로 이루어지며, 상기 제1 하층측 절연층으로부터 유출된 수지에 의해 상기 기판과 상기 전자 부품의 간극이 매립되고,
    상기 전자 부품은 상기 제2면측의 면에만 접속 단자를 갖고,
    상기 전자 부품의 상기 접속 단자와 상기 제2 절연층 상의 도체 패턴은 상기 제2 절연층을 관통하는 비아홀을 통해 전기적으로 접속되는
    것을 특징으로 하는 배선판.
  2. 제1항에 있어서, 상기 제1 하층측 절연층의 열팽창 계수는 상기 제1 상층측 절연층의 열팽창 계수보다 작은
    것을 특징으로 하는 배선판.
  3. 제1항에 있어서, 상기 제1 하층측 절연층의 두께는 상기 제1 상층측 절연층의 두께보다 작은
    것을 특징으로 하는 배선판.
  4. 제1항에 있어서, 상기 제1 하층측 절연층과 상기 제1 상층측 절연층은 첨가제의 함유량이 상이한
    것을 특징으로 하는 배선판.
  5. 제4항에 있어서, 상기 첨가제는 무기 충전재이고,
    상기 제1 하층측 절연층의 무기 충전재의 함유량은 상기 제1 상층측 절연층의 무기 충전재의 함유량보다 큰
    것을 특징으로 하는 배선판.
  6. 삭제
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판과 상기 전자 부품의 간극에서 상기 제1 하층측 절연층의 상기 제1면측의 면에는 오목부가 형성되고, 상기 제1 상층측 절연층이 상기 제1 하층측 절연층의 상기 오목부에 들어가는
    것을 특징으로 하는 배선판.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 절연층은 단일 재료로 이루어지고,
    상기 제1 상층측 절연층과 상기 제2 절연층은 서로 동일한 재료로 이루어지는
    것을 특징으로 하는 배선판.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판의 상기 제2면측에 제2 하층측 절연층과 제2 상층측 절연층을 갖는 제2 절연층을 통해 배치되는 제2 도체층을 갖고,
    상기 제2 하층측 절연층과 상기 제2 상층측 절연층은 상이한 재료로 이루어지고,
    상기 제2 하층측 절연층은 상기 기판의 제2면 및 상기 전자 부품 위에 배치되고, 상기 제1 하층측 절연층을 구성하는 재료뿐만 아니라 상기 제2 하층측 절연층을 구성하는 재료도 상기 기판과 상기 전자 부품의 간극에 충전되는
    것을 특징으로 하는 배선판.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판에는 관통홀이 형성되고,
    상기 제1 하층측 절연층을 구성하는 재료는 상기 관통홀에 충전되는
    것을 특징으로 하는 배선판.
  11. 표리면의 한쪽을 제1면, 다른쪽을 제2면으로 하는 기판을 준비하는 것과,
    상기 기판의 내부에 전자 부품을 배치하는 것과,
    상기 기판의 상기 제1면 위에 필름상 수지로 이루어진 제1 하층측 절연층을 형성하는 것과,
    상기 기판과 상기 전자 부품의 간극에 상기 제1 하층측 절연층으로부터 유출된 수지를 매립하는 것과,
    상기 제1 하층측 절연층의 상기 제1면측의 면에 상기 제1 하층측 절연층과는 상이한 재료로 이루어지는 제1 상층측 절연층을 형성하는 것과,
    상기 제1 상층측 절연층의 상기 제1면측의 면에 도체층을 형성하는 것과,
    상기 전자 부품이 제2면측의 면에만 접속 단자를 갖도록 하는 것과,
    상기 제2면측에 제2 절연층을 통해 배치되는 제2 도체층을 형성하는 것과,
    상기 전자 부품의 상기 접속 단자와 상기 제2 절연층 상의 도체 패턴이 상기 제2 절연층을 관통하는 비아홀을 통해 전기적으로 접속되도록 하는 것
    을 포함하는
    것을 특징으로 하는 배선판의 제조 방법.
  12. 제11항에 있어서, 상기 제1 하층측 절연층의 열팽창 계수는 상기 제1 상층측 절연층의 열팽창 계수보다 작은
    것을 특징으로 하는 배선판의 제조 방법.
  13. 제11항에 있어서, 상기 제1 하층측 절연층의 두께는 상기 제1 상층측 절연층의 두께보다 작은
    것을 특징으로 하는 배선판의 제조 방법.
  14. 제11항에 내지 제13항 중 어느 한 항에 있어서, 상기 제1 하층측 절연층과 상기 제1 상층측 절연층은 첨가제의 함유량이 상이한
    것을 특징으로 하는 배선판의 제조 방법.
  15. 삭제
  16. 제11항에 있어서, 제1 하층측 절연층을 형성한 후, 캐리어를 박리하고, 제1 상층측 절연층 및 제2 절연층을 형성하는 것
    을 추가로 포함하는 것을 특징으로 하는 배선판의 제조 방법.
KR1020117004682A 2009-05-29 2010-04-15 배선판 및 그의 제조 방법 KR101248713B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18224509P 2009-05-29 2009-05-29
US61/182,245 2009-05-29
US12/566,731 US8299366B2 (en) 2009-05-29 2009-09-25 Wiring board and method for manufacturing the same
US12/566,731 2009-09-25
PCT/JP2010/056780 WO2010137421A1 (ja) 2009-05-29 2010-04-15 配線板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20110036139A KR20110036139A (ko) 2011-04-06
KR101248713B1 true KR101248713B1 (ko) 2013-04-02

Family

ID=43218933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004682A KR101248713B1 (ko) 2009-05-29 2010-04-15 배선판 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US8299366B2 (ko)
JP (1) JP4709325B2 (ko)
KR (1) KR101248713B1 (ko)
CN (1) CN102293071B (ko)
TW (1) TW201105189A (ko)
WO (1) WO2010137421A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
KR101022871B1 (ko) * 2009-08-11 2011-03-16 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
US8642897B2 (en) 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
CN104137658B (zh) * 2012-02-23 2017-03-08 京瓷株式会社 布线基板、使用了该布线基板的安装结构体以及布线基板的制造方法
JP2013197136A (ja) * 2012-03-16 2013-09-30 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI473218B (zh) * 2012-07-26 2015-02-11 Unimicron Technology Corp 穿孔中介板及其製法與封裝基板及其製法
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法
WO2014054353A1 (ja) 2012-10-05 2014-04-10 株式会社村田製作所 電子部品内蔵モジュール及び通信端末装置
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR101420543B1 (ko) 2012-12-31 2014-08-13 삼성전기주식회사 다층기판
JP2014154594A (ja) * 2013-02-05 2014-08-25 Ibiden Co Ltd 電子部品内蔵配線板
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP6173781B2 (ja) * 2013-06-10 2017-08-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6158601B2 (ja) 2013-06-10 2017-07-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
KR101522780B1 (ko) * 2013-10-07 2015-05-26 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101491606B1 (ko) * 2013-10-14 2015-02-11 대덕전자 주식회사 회로배선판 제조방법
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016139775A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板
JP2016219477A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
JP6822192B2 (ja) * 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
DE102020111996A1 (de) 2020-05-04 2021-11-04 Unimicron Germany GmbH Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313467A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2007049106A (ja) * 2005-08-11 2007-02-22 Sanei Kagaku Kk 平坦化樹脂被覆プリント配線板
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
JP2009081423A (ja) * 2007-09-05 2009-04-16 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
EP1980886A3 (en) * 2002-04-01 2008-11-12 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
JP3856733B2 (ja) 2002-06-27 2006-12-13 日本特殊陶業株式会社 配線基板の製造方法
JP2005191156A (ja) 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
US7404680B2 (en) * 2004-05-31 2008-07-29 Ngk Spark Plug Co., Ltd. Optical module, optical module substrate and optical coupling structure
CN100508701C (zh) * 2004-10-22 2009-07-01 株式会社村田制作所 复合多层基板及其制造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4726546B2 (ja) * 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
KR100704936B1 (ko) * 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법
US20090115067A1 (en) * 2005-12-15 2009-05-07 Matsushita Electric Industrial Co., Ltd. Module having built-in electronic component and method for manufacturing such module
JP4648230B2 (ja) 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US8618669B2 (en) * 2008-01-09 2013-12-31 Ibiden Co., Ltd. Combination substrate
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
US8130507B2 (en) * 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313467A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2007049106A (ja) * 2005-08-11 2007-02-22 Sanei Kagaku Kk 平坦化樹脂被覆プリント配線板
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
JP2009081423A (ja) * 2007-09-05 2009-04-16 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板およびその製造方法

Also Published As

Publication number Publication date
WO2010137421A1 (ja) 2010-12-02
JPWO2010137421A1 (ja) 2012-11-12
TW201105189A (en) 2011-02-01
JP4709325B2 (ja) 2011-06-22
CN102293071A (zh) 2011-12-21
US20100300737A1 (en) 2010-12-02
US8299366B2 (en) 2012-10-30
CN102293071B (zh) 2014-04-23
KR20110036139A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
KR101248713B1 (ko) 배선판 및 그의 제조 방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
US8261435B2 (en) Printed wiring board and method for manufacturing the same
US8400782B2 (en) Wiring board and method for manufacturing the same
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US8373073B2 (en) Wiring board and method for manufacturing the same
US9536801B2 (en) Electronic component having encapsulated wiring board and method for manufacturing the same
JP4783843B2 (ja) 電子部品内蔵型プリント基板
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US8186042B2 (en) Manufacturing method of a printed board assembly
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
US8525041B2 (en) Multilayer wiring board and method for manufacturing the same
US20100236822A1 (en) Wiring board and method for manufacturing the same
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2019067858A (ja) プリント配線板及びその製造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20120032946A (ko) 인쇄회로기판 및 그 제조방법
JP2010050154A (ja) 多層配線基板及びそれを用いた電子装置
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JP2004214702A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 8