TWI692281B - 多層電路板及其製造方法 - Google Patents

多層電路板及其製造方法 Download PDF

Info

Publication number
TWI692281B
TWI692281B TW108108525A TW108108525A TWI692281B TW I692281 B TWI692281 B TW I692281B TW 108108525 A TW108108525 A TW 108108525A TW 108108525 A TW108108525 A TW 108108525A TW I692281 B TWI692281 B TW I692281B
Authority
TW
Taiwan
Prior art keywords
conductive layer
conductive
channel hole
plate
board
Prior art date
Application number
TW108108525A
Other languages
English (en)
Other versions
TW202034748A (zh
Inventor
陳易駿
劉兆強
Original Assignee
中華精測科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華精測科技股份有限公司 filed Critical 中華精測科技股份有限公司
Priority to TW108108525A priority Critical patent/TWI692281B/zh
Priority to US16/398,317 priority patent/US10779407B1/en
Application granted granted Critical
Publication of TWI692281B publication Critical patent/TWI692281B/zh
Publication of TW202034748A publication Critical patent/TW202034748A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本揭示提供一種多層電路板及其製造方法。多層電路板包含：一第一板，開設有一第一傳導通道孔；一第一導電層，形成在該第一板和該第一傳導通道孔上；一第二板，設置在該第一板和該第一導電層上，且開設有一第二傳導通道孔；以及一第二導電層，形成在該第二板和該第二傳導通道孔上，其中該第一導電層與該第二導電層電性接觸且定義一連接部，並且該第一導電層與該第二導電層的該連接部包含用來相互嚙合的凹凸面。

Description

多層電路板及其製造方法
本揭示是關於一種電路板，特別是關於一種多層電路板及其製造方法。
現今，電子產品的外形結構朝向微薄化發展。多層電路板(例如封裝基板、印刷電路板、高密度板(high density interconnect，HDI)、探針卡載板等)作為電子產品中集成電子元件的載板，其走線密度與層間孔互連的集成密度將直接影響電子產品的電氣性能與外形結構的微薄化程度。因此，多層電路板製造中，疊孔的設計與製作成為多層電路板的層間互連技術的發展重點。
疊孔是透過金屬沉積而產生的介面，用於導通上下層電路板。請參照第1圖所示，其顯示一種習知技術之多層電路板10之示意圖。多層電路板10包含底板11、第一板12、第二板13、第一導電層16、和第二導電層17。第一板12開設有第一傳導通道孔14、以及第二板13開設有第二傳導通道孔15。第一導電層16填充第一傳導通道孔14的內部，以及第二導電層17填充第二傳導通道孔15的內部。第二板13層疊在第一板12上，且第一板12和第二板13藉由互相接觸的第一導電層16和第二導電層17而導通。在 習知之多層電路板10中，第一導電層16和第二導電層17的連接部18為二維平面，即X-Y平面。
然而，在製造時，由於第一導電層16和第二導電層17並非採用同一道製程連續形成，而是先形成第一導電層16之後，後續再藉由另一道製程形成第二導電層17。因此，第一導電層16和第二導電層17的連接部18容易斷開，導致疊孔斷裂且第一導電層16和第二導電層17之間的電阻值變大。具體來說，請參照第2圖，其顯示第1圖之多層電路板10中第一導電層16和第二導電層17斷開後之示意圖。當多層電路板10處在特殊環境下(如在高溫或高濕的環境下使用，或者是承受製程中熱衝擊)，因導電層與第一板12和第二板13的材質的膨脹係數不同，致使第一導電層16和第二導電層17產生形變，導致兩者在連接部18處斷開。
如第2圖所示，在斷開的連接部18處，第一導電層16和第二導電層17之間會存在多個孔隙19，進而形成開路。如此，第一導電層16和第二導電層17之間的電阻值變大，導致多層電路板10的電性品質降低。
有鑑於此，有必要提供一種多層電路板及其製造方法，以解決習知技術所存在的問題。
為解決上述技術問題，本揭示之目的在於提供一種多層電路板及其製造方法，藉由將疊孔處的金屬連接部設計為三維表面，以增加兩層導電層之間的接觸面積，進而可避免習知技術中採用二維的連接部，導致兩層導電層容易因形變而斷開，造成電阻值升高。
為達成上述目的，本揭示提供一種多層電路板，包含：一第 一板，開設有一第一傳導通道孔；一第一導電層，形成在該第一板和該第一傳導通道孔上；一第二板，設置在該第一板和該第一導電層上，且開設有一第二傳導通道孔；以及一第二導電層，形成在該第二板和該第二傳導通道孔上，其中該第一導電層與該第二導電層電性接觸且定義一連接部，並且該第一導電層與該第二導電層的該連接部包含用來相互嚙合的凹凸面。
本揭示其中之一較佳實施例中，該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端；該第一導電層填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端；以及該第一導電層之表面形成有一凹陷部，且該凹陷部相對凹陷於該第一傳導通道孔之該第二端。
本揭示其中之一較佳實施例中，該第二導電層之表面形成有一凸出部，以及該第一導電層之該凹陷部與該第二導電層之該凸出部電性接觸，且該連接部包含該凹陷部與該凸出部的接觸面。
本揭示其中之一較佳實施例中，該第二傳導通道孔包含位在該第二板之表面的一第三端；以及該第二導電層填充該第二傳導通道孔且封閉該第二傳導通道孔之該第三端，以及該第二導電層之該凸出部相對凸出於該第二傳導通道孔之該第三端。
本揭示其中之一較佳實施例中，該第一導電層還包含一環形部，形成在該第一板上，以及該環形部與該第一傳導通道孔之該第二端相鄰且與該凹陷部的頂端連接。
本揭示其中之一較佳實施例中，該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端；該第一導電層填充該第一傳 導通道孔，且封閉該第一傳導通道孔之該第一端和該第二端；以及該第一導電層之表面形成有一凸出部，且該凸出部相對凸出於該第一傳導通道孔之該第二端。
本揭示其中之一較佳實施例中，該第二導電層之表面形成有一凹陷部，以及該第二導電層之該凹陷部與該第一導電層之該凸出部電性接觸且該連接部包含該凹陷部與該凸出部的接觸面。
本揭示其中之一較佳實施例中，該第二傳導通道孔包含位在該第二板之表面的一第三端；以及該第二導電層填充該第二傳導通道孔，且該第二導電層之該凹陷部相對凹陷於該第二傳導通道孔之該第三端。
本揭示其中之一較佳實施例中，該第一導電層還包含一環形部，形成在該第一板上，以及該環形部與該第一傳導通道孔之該第二端相鄰且與該凸出部連接。
本揭示其中之一較佳實施例中，該第二傳導通道孔的孔壁間距大於該第一傳導通道孔的孔壁間距。
本揭示還提供一種多層電路板的製造方法，包含：提供一第一板；在該第一板開設一第一傳導通道孔；在該第一板和該第一傳導通道孔上形成一第一導電層；在該第一板和該第一導電層上設置一第二板；在該第二板開設一第二傳導通道孔；以及在該第二板和該第二傳導通道孔上形成一第二導電層，其中該第一導電層與該第二導電層電性接觸且定義一連接部，並且該第一導電層與該第二導電層的該連接部包含用來相互嚙合的凹凸面。
本揭示其中之一較佳實施例中，該第一傳導通道孔包含位在 該第一板之相對兩面的一第一端和一第二端，以及在該第一板和該第一傳導通道孔上形成一第一導電層的步驟中，還包含：沉積一第一金屬材料在該第一板和該第一傳導通道孔上，以形成填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端之該第一導電層，其中該第一導電層的厚度一致，使得該第一導電層之表面形成有一凹陷部，且該凹陷部相對凹陷於該第一傳導通道孔之該第二端。
本揭示其中之一較佳實施例中，該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端，以及在該第一板和該第一傳導通道孔上形成一第一導電層的步驟中，還包含：沉積一第一金屬材料在該第一板和該第一傳導通道孔上，以填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端和該第二端；以及在該第一金屬材料之表面開設一盲孔，以形成表面具有一凹陷部之該第一導電層，其中該凹陷部相對凹陷於該第一傳導通道孔之該第二端。
本揭示其中之一較佳實施例中，在該第二板和該第二傳導通道孔上形成一第二導電層的步驟中，還包含：沉積一第二金屬材料在該第一導電層、該第二板和該第二傳導通道孔上，以形成填充該第一導電層之該凹陷部和該第二傳導通道孔之該第二導電層，其中該第二導電層之表面對應於該第一導電層之該凹陷部形成有一凸出部，以及該第一導電層之該凹陷部與該第二導電層之該凸出部電性接觸，且該連接部包含該凹陷部與該凸出部的接觸面。
本揭示其中之一較佳實施例中，該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端，以及在該第一板和該第一傳 導通道孔上形成一第一導電層的步驟中，還包含：沉積一第一金屬材料在該第一板和該第一傳導通道孔上，以形成填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端和該第二端之該第一導電層，其中該第一金屬材料的沉積面相對凸出於該第一傳導通道孔之該第二端，使得該第一導電層之表面形成有一凸出部。
本揭示其中之一較佳實施例中，在該第二板和該第二傳導通道孔上形成一第二導電層的步驟中，還包含：沉積一第二金屬材料在該第一導電層、該第二板和該第二傳導通道孔上，以形成覆蓋該第一導電層之該凸出部和該第二傳導通道孔之該第二導電層，其中該第二導電層之表面對應於該第一導電層之該凸出部形成有一凹陷部，以及該第一導電層之該凸出部與該第二導電層之該凹陷部電性接觸，且該連接部包含該凹陷部與該凸出部的接觸面。
相較於習知技術，本揭示藉由在多層電路板的疊孔處的金屬連接部設計為三維表面，即連接部除了位在XY方向上的平面外，還包含沿著Z方向延伸的側表面，進而增加第一導電層和第二導電層之間的接觸面積。因此，本揭示的第一導電層和第二導電層在現有的平面的金屬傳導連結設計下，新增垂直的傳導路徑，避免多層電路板在高溫高濕的應用環境下，或者是承受製程中熱衝擊後，因金屬材質與介電材質的膨脹係數不同，致使第一導電層和第二導電層產生形變，導致兩者在連接部處斷開。
10、20、30、40‧‧‧多層電路板
11、21、31、41‧‧‧底板
12、22、32、42‧‧‧第一板
13、23、33、43‧‧‧第二板
14、24、34、44‧‧‧第一傳導通道孔
241、341‧‧‧第一端
242、342‧‧‧第二端
15、25、35、45‧‧‧第二傳導通道孔
251、351‧‧‧第三端
16、26、36、46‧‧‧第一導電層
261、461‧‧‧凹陷部
262、362‧‧‧環形部
361‧‧‧凸出部
17、27、37、47‧‧‧第二導電層
271‧‧‧凸出部
371、471‧‧‧凹陷部
18、28、38、48‧‧‧連接部
19‧‧‧孔隙
X、Y、Z‧‧‧方向
R1、R2‧‧‧孔壁間距
第1圖顯示一種習知技術之多層電路板之示意圖； 第2圖顯示第1圖之多層電路板中第一導電層和第二導電層斷開後之示意圖；第3圖顯示根據本揭示第一較佳實施例之多層電路板之示意圖；第4A圖至第4F圖為一系列的示意圖，用以顯示第3圖之多層電路板之製造流程示意圖；第5A圖至第5D圖為一系列的示意圖，用以顯示第3圖之多層電路板之局部的另一製造流程示意圖；第6圖顯示根據本揭示第二較佳實施例之多層電路板之示意圖；第7A圖至第7F圖顯示一系列的示意圖，其顯示第6圖之多層電路板之製造流程示意圖；以及第8圖顯示根據本揭示第三較佳實施例之多層電路板之示意圖。
為了讓本揭示之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本揭示較佳實施例，並配合所附圖式，作詳細說明如下。
請參照第3圖，其顯示根據本揭示第一較佳實施例之多層電路板20之示意圖。多層電路板20是作為電子產品中集成電子元件的載板，包含封裝基板、印刷電路板、高密度板(high density interconnect，HDI)、探針卡載板等。多層電路板20包含底板21、第一板22、第二板23、第一導電層26、和第二導電層27。第一導電層26設置在第一板22上，以及第二導電層27設置在第二板23上。較佳地，底板21、第一板22、和第二板23選用絕緣的介電材料，且三層互相疊置。並且，多層電路板20是藉由第一導電層26、第二導電層27、和形成在底板21上的導電層將訊號經由底板21、第一 板22、和第二板23進行縱向傳遞。
如第3圖所示，第一板22開設有第一傳導通道孔24，以及第二板開設有第二傳導通道孔25，其中第二傳導通道孔25的位置對應第一傳導通道孔24的位置。第一導電層26形成在第一板22和第一傳導通道孔24上。第二導電層27形成在第二板23和第二傳導通道孔25上。第一導電層26和第二導電層27電性接觸且定義一連接部28，並且第一導電層26和第二導電層27的連接部28包含用來相互嚙合的凹凸面，即包含XYZ三個方向的三維表面。以下藉由第4A圖至第4E圖或第5A圖至第5D圖來說明本揭示的多層電路板20的具體結構和製造方法。
第4A圖至第4E圖為一系列的示意圖，用以顯示第3圖之多層電路板20之製造流程示意圖。首先，如第4A圖所示，提供設置有導電層的底板21和提供第一板22，並且將第一板22設置在底板21上。接著，如第4B圖所示，在第一板22上開設第一傳導通道孔24，其中第一傳導通道孔24包含位在第一板22之相對兩面的第一端241和第二端242。
接著，如第4C圖所示，在第一板22和第一傳導通道孔24上形成第一導電層26，其中第一導電層26僅設置在一部分的第一板22上，而非整面地覆蓋第一板22。具體來說，在本實施例中是藉由傳導通道孔電鍍法將第一金屬材料沉積在第一板22和第一傳導通道孔24上，以形成填充第一傳導通道孔24且封閉第一傳導通道孔24之第一端241之第一導電層26，其中第一導電層26在第一傳導通道孔24內的厚度一致，使得第一導電層26之表面形成有凹陷部261，且凹陷部261相對凹陷於第一傳導通道孔24之第二端242。又，第一導電層26還包含環形部262，形成在第一板22上。環形部 262與第一傳導通道孔24之第二端242相鄰且與凹陷部261的頂端連接。
接著，如第4D圖所示，在第一板22和第一導電層26上設置第二板23。接著，如第4E圖所示，在第二板23開設第二傳導通道孔25，其中第二傳導通道孔25的位置對應第一傳導通道孔24的位置。第二傳導通道孔25包含位在第二板23之表面的第三端251，其中第二傳導通道孔25的第三端251與第一導電層26相鄰。
最後，如第4F圖所示，在第二板23和第二傳導通道孔25上形成第二導電層27，進而完成多層電路板20的製作。第二導電層27僅設置在一部分的第二板23上，而非整面地覆蓋第二板23。具體來說，在本實施例中是通過填孔電鍍法將第二金屬材料沉積在第一導電層26、第二板23和第二傳導通道孔25上，以形成填充第一導電層26之凹陷部261和第二傳導通道孔25之第二導電層27。第二導電層27填充第二傳導通道孔25且封閉第二傳導通道孔25之第三端251，並且第二導電層27之表面對應於第一導電層26之凹陷部261形成有凸出部271。也就是說，第二導電層27之凸出部271相對凸出於第二傳導通道孔25之第三端251。第一導電層26之凹陷部261與第二導電層27之凸出部271電性接觸且定義一連接部28。第一導電層26和第二導電層27的連接部28包含用來相互嚙合的凹凸面，即包含XYZ三個方向的三維表面。
在本實施例中，將疊孔處(即第一導電層26和第二導電層27接合處)的金屬連接部28設計為三維表面，即，將第一導電層26之凹陷部261的內側壁包覆第二導電層27之凸出部271的外側壁，以增加第一導電層26和第二導電層27之間的接觸面積。具體來說，連接部28除了包含位在凹陷部 261底面的XY方向的水平面，還包含沿著Z方向延伸的側表面。藉此設計，可避免習知技術中採用二維的連接部，導致相連的導電層容易因形變而斷開，造成電阻值升高。應當理解的是，本揭示的多層電路板20的層數可包含兩層或三層以上，不侷限於此。並且，在不同實施例中亦可採用本揭示的具有三維連接部的疊孔設計，以增加金屬層之間的接觸面積，進而可避免金屬層因形變而斷開，造成電阻值升高的問題。
第5A圖至第5D圖為一系列的示意圖，用以顯示第3圖之多層電路板20之另一製造流程示意圖，其中第5A圖至第5D圖僅顯示多層電路板20之局部的製造流程而非完整的製造流程。首先，如第5A圖所示，提供設置有導電層的底板21和提供第一板22，並且將第一板22設置在底板21上。接著，如第5B圖所示，在第一板22上開設第一傳導通道孔24，其中第一傳導通道孔24包含位在第一板22之相對兩面的第一端241和第二端242。
接著，如第5C圖所示，藉由填孔電鍍法將第一金屬材料沉積在第一板22和第一傳導通道孔24上，以填充第一傳導通道孔24且封閉第一傳導通道孔24之第一端241和第二端242，其中第一金屬材料的表面相對凸出於第一傳導通道孔24之第二端242。接著，如第5D圖所示，在沉積的第一金屬材料之表面開設一盲孔，以形成表面具有凹陷部261之第一導電層26，其中凹陷部261相對凹陷於第一傳導通道孔24之第二端242。接著，本實施例的關於第二板23與第二導電層27的形成步驟相似於第4D圖至第4E圖顯示的製造流程，在此不加以贅述。第5A圖至第5D圖顯示的製造方法與第4A圖至第4C圖顯示的製造方法差別在於，第5A圖至第5D圖顯示的製造方法是採用蝕刻或者是雷射開孔製程，在第一導電層26的表面形成具有三維表 面的凹陷部261，藉此可較佳地控制凹陷部261的形狀。
請參照第6圖，其顯示根據本揭示第二較佳實施例之多層電路板30之示意圖。多層電路板30是作為電子產品中集成電子元件的載板，包含封裝基板、印刷電路板、高密度板(high density interconnect，HDI)、探針卡載板等。多層電路板30包含底板31、第一板32、第二板33、第一導電層36、和第二導電層37。第一導電層36設置在第一板32上，以及第二導電層37設置在第二板33上。較佳地，底板31、第一板32、和第二板33選用絕緣的介電材料，且三層互相疊置。並且，多層電路板30是藉由第一導電層36、第二導電層37、和形成在底板31上的導電層將訊號經由底板31、第一板32、和第二板33進行縱向傳遞。
如第6圖所示，第一板32開設有第一傳導通道孔34，以及第二板33開設有第二傳導通道孔35，其中第二傳導通道孔35的位置對應第一傳導通道孔34的位置。第一導電層36形成在第一板32和第一傳導通道孔34上。第二導電層37形成在第二板33和第二傳導通道孔35上。第一導電層36和第二導電層37電性接觸且定義一連接部38，並且第一導電層36和第二導電層37的連接部38包含用來相互嚙合的凹凸面，即包含XYZ三個方向的三維表面。以下藉由第7A圖至第7F圖來說明本揭示的多層電路板30的具體結構和製造方法。
第7A圖至第7F圖為一系列的示意圖，用以顯示第6圖之多層電路板30之製造流程示意圖。首先，如第7A圖所示，提供設置有導電層的底板31和提供第一板32，並且將第一板32設置在底板31上。接著，如第7B圖所示，在第一板32上開設第一傳導通道孔34，其中第一傳導通道孔34包 含位在第一板32之相對兩面的第一端341和第二端342。
接著，如第7C圖所示，在第一板32和第一傳導通道孔34上形成第一導電層36，其中第一導電層36僅設置在一部分的第一板32上，而非整面地覆蓋第一板32。具體來說，在本實施例中是藉由填孔電鍍法將第一金屬材料沉積在第一板32和第一傳導通道孔34上，以形成填充第一傳導通道孔34且封閉第一傳導通道孔34之第一端341和第二端342之第一導電層36。第一金屬材料的沉積面相對凸出於第一傳導通道孔34之第二端342，使得第一導電層36之表面形成有一凸出部361。又，第一導電層36還包含環形部362，形成在第一板32上。環形部362與第一傳導通道孔34之第二端342相鄰且與凸出部361連接。
接著，如第7D圖所示，在第一板32和第一導電層36上設置第二板33。接著，如第7E圖所示，在第二板33開設第二傳導通道孔35，其中第二傳導通道孔35的位置對應第一傳導通道孔34的位置。第二傳導通道孔35包含位在第二板33之表面的第三端351，其中第二傳導通道孔35的第三端351與第一導電層36相鄰。在本實施例中，第二傳導通道孔35的孔壁間距R2大於第一傳導通道孔34的孔壁間距R1。並且，第二傳導通道孔35的孔壁間距R2是大於第一導電層36的整體寬度，即大於第一導電層36的環形部362的最大寬度。
接著，如第7F圖所示，在第二板33和第二傳導通道孔35上形成第二導電層37，進而完成多層電路板30的製作。第二導電層37僅設置在一部分的第二板33上，而非整面地覆蓋第二板33。具體來說，在本實施例中是通過填孔電鍍法將第二金屬材料沉積在第一導電層36、第二板33和 第二傳導通道孔35上，以形成覆蓋第一導電層36之凸出部361和第二傳導通道孔35之第二導電層37。第二導電層37填充第二傳導通道孔35且封閉第二傳導通道孔35之第三端351，並且第二導電層37之表面對應於第一導電層36之凸出部361形成有凹陷部371。也就是說，第二導電層37之凹陷部371相對凹陷於第二傳導通道孔35之第三端351。第一導電層36之凸出部361與第二導電層37之凹陷部371電性接觸且定義一連接部38。第一導電層36和第二導電層37的連接部38包含用來相互嚙合的凹凸面，即包含XYZ三個方向的三維表面。
在本實施例中，將疊孔處(即第一導電層36和第二導電層37接合處)的金屬連接部38設計為三維表面，即，將第二導電層37之凹陷部371的內側壁包覆第一導電層36之凸出部361的外側壁，以增加第一導電層36和第二導電層37之間的接觸面積。具體來說，連接部38除了包含位在凸出部361頂面的XY方向的水平面，還包含沿著Z方向延伸的側表面。藉此設計，可避免習知技術中採用二維的連接部，導致相連的兩層導電層容易因形變而斷開，造成電阻值升高。應當理解的是，本揭示的多層電路板30的層數可包含兩層或三層以上，不侷限於此。並且，在不同實施例中亦可採用本揭示的具有三維連接部的疊孔設計，以增加金屬層之間的接觸面積，進而可避免金屬層因形變而斷開，造成電阻值升高的問題。
請參照第8圖，其顯示根據本揭示第三較佳實施例之多層電路板40之示意圖。多層電路板40包含底板41、第一板42、第二板43、第一導電層46、和第二導電層47。第一導電層46設置在第一板42上，以及第二導電層47設置在第二板43上。較佳地，底板41、第一板42、和第二板43選 用絕緣的介電材料，且三層互相疊置。並且，多層電路板40是藉由第一導電層46、第二導電層47、和形成在底板41上的導電層將訊號經由底板41、第一板42、和第二板43進行縱向傳遞。
如第8圖所示，本揭示的第三實施例與第一實施例的差別在於，第一板42開設有第一傳導通道孔44，以及第二板43開設有第二傳導通道孔45，其中第二傳導通道孔45的位置第一傳導通道孔44的位置僅部分重疊。也就是說，第一傳導通道孔44與第二傳導通道孔45的中心彼此偏移而非互相對齊。第一導電層46形成在第一板42和第一傳導通道孔44上。第二導電層47形成在第二板43和第二傳導通道孔45上。第一導電層46和第二導電層47電性接觸且定義一連接部48，並且第一導電層46和第二導電層47的連接部48包含用來相互嚙合的凹凸面，即包含XYZ三個方向的三維表面。
如第8圖所示，在本揭示的第三實施例中，將疊孔處(即第一導電層46和第二導電層47接合處)的金屬連接部48設計為三維表面，即，將第一導電層46之凹陷部461的內側壁包覆第二導電層47之凸出部471的外側壁，以增加第一導電層46和第二導電層47之間的接觸面積。具體來說，連接部48除了包含位在凹陷部461底面的XY方向的水平面，還包含沿著Z方向延伸的側表面。藉此設計，可避免習知技術中採用二維的連接部，導致相連的導電層容易因形變而斷開，造成電阻值升高。應當理解的是，本揭示的多層電路板40的層數可包含兩層或三層以上，不侷限於此。並且，在不同實施例中亦可採用本揭示的具有三維連接部的疊孔設計，以增加金屬層之間的接觸面積，進而可避免金屬層因形變而斷開，造成電阻值升高的問題。
綜上所述，本揭示藉由在多層電路板的疊孔處的金屬連接部設計為三維表面，即連接部除了位在XY方向上的平面外，還包含沿著Z方向延伸的側表面，進而增加第一導電層和第二導電層之間的接觸面積。因此，本揭示的第一導電層和第二導電層在現有的平面的金屬傳導連結設計下，新增垂直的傳導路徑，避免多層電路板在高溫高濕的應用環境下，或者是承受製程中熱衝擊後，因金屬材質與介電材質的膨脹係數不同，致使第一導電層和第二導電層產生形變，導致兩者在連接部處斷開。
雖然本揭示已用較佳實施例揭露如上，然其並非用以限定本揭示，本揭示所屬技術領域中具有通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧多層電路板
21‧‧‧底板
22‧‧‧第一板
23‧‧‧第二板
24‧‧‧第一傳導通道孔
25‧‧‧第二傳導通道孔
26‧‧‧第一導電層
27‧‧‧第二導電層
28‧‧‧連接部
X、Y、Z‧‧‧方向

Claims (13)

  1. 一種多層電路板，包含：一第一板，開設有一第一傳導通道孔；一第一導電層，形成在該第一板和該第一傳導通道孔上；一第二板，設置在該第一板和該第一導電層上，且開設有一第二傳導通道孔；以及一第二導電層，形成在該第二板和該第二傳導通道孔上，其中該第一導電層與該第二導電層電性接觸且定義一連接部，並且該第一導電層與該第二導電層的該連接部包含用來相互嚙合的凹凸面；其中該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端，該第一導電層填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端，以及該第一導電層之表面形成有一凹陷部，且該凹陷部相對凹陷於該第一傳導通道孔之該第二端；其中該第二導電層之表面形成有一凸出部，以及該第一導電層之該凹陷部與該第二導電層之該凸出部電性接觸，且該連接部包含該凹陷部與該凸出部的接觸面；以及其中該第二傳導通道孔包含位在該第二板之表面的一第三端，以及該第二導電層填充該第二傳導通道孔且封閉該第二傳導通道孔之該第三端，以及該第二導電層之該凸出部相對凸出於該第二傳導通道孔之該第三端。
  2. 如請求項1的多層電路板，其中該第一導電層還包含一環形部，形成在該第一板上，以及該環形部與該第一傳導通道孔之該第二端相鄰且與該凹陷部的頂端連接。
  3. 一種多層電路板，包含：一第一板，開設有一第一傳導通道孔； 一第一導電層，形成在該第一板和該第一傳導通道孔上；一第二板，設置在該第一板和該第一導電層上，且開設有一第二傳導通道孔；以及一第二導電層，形成在該第二板和該第二傳導通道孔上，其中該第一導電層與該第二導電層電性接觸且定義一連接部，並且該第一導電層與該第二導電層的該連接部包含用來相互嚙合的凹凸面；其中該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端；該第一導電層填充該第一傳導通道孔，且封閉該第一傳導通道孔之該第一端和該第二端；以及該第一導電層之表面形成有一凸出部，且該凸出部相對凸出於該第一傳導通道孔之該第二端。
  4. 如請求項3的多層電路板，其中該第二導電層之表面形成有一凹陷部，以及該第二導電層之該凹陷部與該第一導電層之該凸出部電性接觸且該連接部包含該凹陷部與該凸出部的接觸面。
  5. 如請求項4的多層電路板，其中該第二傳導通道孔包含位在該第二板之表面的一第三端；以及該第二導電層填充該第二傳導通道孔，且該第二導電層之該凹陷部相對凹陷於該第二傳導通道孔之該第三端。
  6. 如請求項3的多層電路板，其中該第一導電層還包含一環形部，形成在該第一板上，以及該環形部與該第一傳導通道孔之該第二端相鄰且與該凸出部連接。
  7. 如請求項3的多層電路板，其中該第二傳導通道孔的孔壁間距大於該第一傳導通道孔的孔壁間距。
  8. 一種多層電路板的製造方法，包含：提供一第一板；在該第一板開設一第一傳導通道孔；在該第一板和該第一傳導通道孔上形成一第一導電層；在該第一板和該第一導電層上設置一第二板；在該第二板開設一第二傳導通道孔；以及在該第二板和該第二傳導通道孔上形成一第二導電層，其中該第一導電層與該第二導電層電性接觸且定義一連接部，並且該第一導電層與該第二導電層的該連接部包含用來相互嚙合的凹凸面。
  9. 如請求項8的多層電路板的製造方法，其中該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端，以及在該第一板和該第一傳導通道孔上形成一第一導電層的步驟中，還包含：沉積一第一金屬材料在該第一板和該第一傳導通道孔上，以形成填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端之該第一導電層，其中該第一導電層的厚度一致，使得該第一導電層之表面形成有一凹陷部，且該凹陷部相對凹陷於該第一傳導通道孔之該第二端。
  10. 如請求項8的多層電路板的製造方法，其中該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端，以及在該第一板和該第一傳導通道孔上形成一第一導電層的步驟中，還包含：沉積一第一金屬材料在該第一板和該第一傳導通道孔上，以填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端和該第二端；以及在該第一金屬材料之表面開設一盲孔，以形成表面具有一凹陷部之該第一導電層，其中該凹陷部相對凹陷於該第一傳導通道孔之該第二端。
  11. 如請求項9或請求項10任一項的多層電路板的製造方法，其中在該 第二板和該第二傳導通道孔上形成一第二導電層的步驟中，還包含：沉積一第二金屬材料在該第一導電層、該第二板和該第二傳導通道孔上，以形成填充該第一導電層之該凹陷部和該第二傳導通道孔之該第二導電層，其中該第二導電層之表面對應於該第一導電層之該凹陷部形成有一凸出部，以及該第一導電層之該凹陷部與該第二導電層之該凸出部電性接觸，且該連接部包含該凹陷部與該凸出部的接觸面。
  12. 如請求項8的多層電路板的製造方法，其中該第一傳導通道孔包含位在該第一板之相對兩面的一第一端和一第二端，以及在該第一板和該第一傳導通道孔上形成一第一導電層的步驟中，還包含：沉積一第一金屬材料在該第一板和該第一傳導通道孔上，以形成填充該第一傳導通道孔且封閉該第一傳導通道孔之該第一端和該第二端之該第一導電層，其中該第一金屬材料的沉積面相對凸出於該第一傳導通道孔之該第二端，使得該第一導電層之表面形成有一凸出部。
  13. 如請求項12的多層電路板的製造方法，其中在該第二板和該第二傳導通道孔上形成一第二導電層的步驟中，還包含：沉積一第二金屬材料在該第一導電層、該第二板和該第二傳導通道孔上，以形成覆蓋該第一導電層之該凸出部和該第二傳導通道孔之該第二導電層，其中該第二導電層之表面對應於該第一導電層之該凸出部形成有一凹陷部，以及該第一導電層之該凸出部與該第二導電層之該凹陷部電性接觸，且該連接部包含該凹陷部與該凸出部的接觸面。
TW108108525A 2019-03-13 2019-03-13 多層電路板及其製造方法 TWI692281B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108108525A TWI692281B (zh) 2019-03-13 2019-03-13 多層電路板及其製造方法
US16/398,317 US10779407B1 (en) 2019-03-13 2019-04-30 Multilayer circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108108525A TWI692281B (zh) 2019-03-13 2019-03-13 多層電路板及其製造方法

Publications (2)

Publication Number Publication Date
TWI692281B true TWI692281B (zh) 2020-04-21
TW202034748A TW202034748A (zh) 2020-09-16

Family

ID=71134549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108525A TWI692281B (zh) 2019-03-13 2019-03-13 多層電路板及其製造方法

Country Status (2)

Country Link
US (1) US10779407B1 (zh)
TW (1) TWI692281B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980498A (zh) * 2022-05-09 2022-08-30 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210928127U (zh) * 2019-10-23 2020-07-03 奥特斯(中国)有限公司 部件承载件
JP7158436B2 (ja) * 2020-05-25 2022-10-21 アンリツ株式会社 回路素子、回路素子の製造方法、及び電気信号伝送方法
CN112235952B (zh) * 2020-10-20 2021-08-17 盐城维信电子有限公司 一种控制多层柔性线路板尺寸稳定的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
TWI334207B (en) * 2006-06-01 2010-12-01 Unimicron Technology Corp Method for fabricating alloy conductive bump of electrical connecting pad of circuit board
TWI527170B (zh) * 2012-05-11 2016-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110036149A (ko) * 2009-10-01 2011-04-07 삼성전기주식회사 다층 세라믹 기판 및 그 제조 방법
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
TWI436699B (zh) * 2010-07-12 2014-05-01 Princo Corp 多層導通孔疊構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
TWI334207B (en) * 2006-06-01 2010-12-01 Unimicron Technology Corp Method for fabricating alloy conductive bump of electrical connecting pad of circuit board
TWI527170B (zh) * 2012-05-11 2016-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980498A (zh) * 2022-05-09 2022-08-30 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法
CN114980498B (zh) * 2022-05-09 2024-04-02 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法

Also Published As

Publication number Publication date
TW202034748A (zh) 2020-09-16
US10779407B1 (en) 2020-09-15
US20200296831A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
TWI692281B (zh) 多層電路板及其製造方法
US20090236143A1 (en) Multilayer wiring board, multilayer wiring board unit and electronic device
TWI513385B (zh) 具有孔洞的印刷電路板及其製造方法
US8119516B2 (en) Bump structure formed from using removable mandrel
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
US20080117608A1 (en) Printed circuit board and fabricating method thereof
KR20030050400A (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
CN100521124C (zh) 承载器及其制造方法
US7089660B2 (en) Method of fabricating a circuit board
US8058561B2 (en) Circuit board and manufacturing method thereof
WO2012034383A1 (zh) 多层导通孔叠层结构
TWI599281B (zh) 封裝載板及其製作方法
JP2007214568A (ja) 回路基板構造
TWI445143B (zh) 封裝基板及其製法
CN111698842B (zh) 多层电路板及其制造方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TWI406384B (zh) 封裝基板及其製法
TWI608779B (zh) 高密度互連多層電路板及其製造方法
KR101241690B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
TWI411362B (zh) 無核心層之封裝基板及其製法
CN113745187B (zh) 具有增加芯层走线面积的载板结构及其制作方法
TWI470757B (zh) 封裝基板及其製法
KR20020049023A (ko) 다중층 양면식 배선 기판 및 이를 제조하는 방법
TWI706702B (zh) 電路板中的導通孔結構及其製造方法
TWI463929B (zh) 電路板及其製作方法