TWI445143B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI445143B
TWI445143B TW100112018A TW100112018A TWI445143B TW I445143 B TWI445143 B TW I445143B TW 100112018 A TW100112018 A TW 100112018A TW 100112018 A TW100112018 A TW 100112018A TW I445143 B TWI445143 B TW I445143B
Authority
TW
Taiwan
Prior art keywords
layer
tapered
conductive
package substrate
metal layer
Prior art date
Application number
TW100112018A
Other languages
English (en)
Other versions
TW201241979A (en
Inventor
Wenhung Hu
Chao Meng Cheng
Yu Hsiang Huang
Ya Ping Chiou
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100112018A priority Critical patent/TWI445143B/zh
Priority to CN2011103049730A priority patent/CN102738112A/zh
Priority to US13/441,199 priority patent/US20120255771A1/en
Publication of TW201241979A publication Critical patent/TW201241979A/zh
Application granted granted Critical
Publication of TWI445143B publication Critical patent/TWI445143B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

封裝基板及其製法
　　本發明係有關一種封裝基板及其製法，尤指一種具通孔或盲孔的封裝基板及其製法。
　　隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功能與高性能的趨勢研發，為了滿足半導體封裝件高積集度(integration)及微型化(miniaturization)的封裝需求，以供更多主動、被動元件及線路連接，用以承載半導體晶片之封裝基板為了配合高線路密度之積體電路(integrated circuit)需求，必須在相同封裝基板單位下容納更多數量的線路及元件。
　　一般來說，封裝基板是由許多線路、盲孔與通孔所組成，且後續將晶片接置至該封裝基板，並透過該線路、盲孔與通孔以將該晶片的電性連接路徑扇出（fan out）。
　　請參閱第1A至1F圖，係習知之封裝基板的通孔之製法的剖視圖，其中，第1F圖係沿其俯視圖第1F’圖之剖視線AA’ 的剖視圖。
　　如第1A圖所示，提供一具有相對之第一表面10a與第二表面10b的核心板10，該第一表面10a與第二表面10b上均形成有第一金屬層11。
　　如第1B圖所示，形成貫穿該第一表面10a、第二表面10b與第一金屬層11的通孔100。
　　如第1C圖所示，於該第一金屬層11與通孔100表面上形成導電層12。
　　如第1D圖所示，於該導電層12上電鍍形成第二金屬層13，其中，該通孔100中的該導電層12與第二金屬層13係構成導電通孔101。
　　如第1E圖所示，於該通孔100中填充樹脂材料14。
　　如第1F與1F’圖所示，圖案化該第一表面10a與第二表面10b上的第一金屬層11、導電層12與第二金屬層13，俾使該第一表面10a與第二表面10b上分別構成接觸該導電通孔101兩端的邊緣的第一線路15a與第二線路15b，該第一線路15a與該第二線路15b係由層疊之該第一金屬層11、導電層12與第二金屬層13所構成，該第一線路15a經由該導電通孔101以電性連接至該第二線路15b。
　　請參閱第2A至2G圖，係習知之封裝基板的盲孔之製法的剖視圖，其中，第2G圖係沿其俯視圖第2G’圖之剖視線BB’ 的剖視圖。
　　如第2A圖所示，提供一基板本體20，該基板本體20之一表面具有電性連接墊21。
　　如第2B圖所示，於該基板本體20與該電性連接墊21上形成介電層22。
　　如第2C圖所示，形成貫穿該介電層22的錐形盲孔220，以外露該電性連接墊21，該錐形盲孔220具有相對之口部220a與底部220b，且該錐形盲孔220的口部220a邊緣之孔徑為最大。
　　如第2D圖所示，於該電性連接墊21與介電層22上形成導電層23。
　　如第2E圖所示，於該導電層23上形成阻層24，且該阻層24形成有阻層開口區240，以外露該錐形盲孔220與部分該介電層22頂面。
　　如第2F圖所示，於該阻層開口區240中的該導電層23上電鍍形成金屬層25，俾使於該介電層22頂面上構成有接觸該錐形盲孔220之口部220a邊緣的線路261，且於該錐形盲孔220表面構成有導電盲孔262，該線路261與導電盲孔262係由層疊之該導電層23與金屬層25所構成，各該線路261經由該導電盲孔262以電性連接至該電性連接墊21。
　　如第2G與2G’圖所示，移除該阻層24及其所覆蓋的導電層23。
　　惟，習知導電通孔與盲孔的製程中，係於全面性形成之導電層上電鍍金屬層，也就是通孔與盲孔表面完全覆蓋該金屬層，而僅包含一導通路徑，即一個導電通孔與盲孔僅能對應連接一個獨立的線路導通路徑，造成封裝基板之版面面積的浪費，而難以提升整體線路的佈線密度。
　　因此，如何避免習知技術之導電通孔與盲孔僅包含一導通路徑，導致整體線路分佈的密度下降，且無法充分利用封裝基板之版面面積等問題，實已成為目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明之主要目的係提供一種佈線密度較高的封裝基板及其製法。
　　為達上述及其他目的，本發明揭露一種封裝基板，係包括：核心板，係具有相對之第一表面與第二表面；錐形通孔，係設置於該核心板中，且貫穿該第一表面與第二表面；複數導通路徑，係設置於該錐形通孔之孔壁上，且該等導通路徑在該錐形通孔中彼此互不電性連接；以及複數第一線路與複數第二線路，係分別設於該第一表面與第二表面上，且分別伸展至該錐形通孔之兩端而電性連接該導通路徑，以使各該第一線路經由各該導通路徑電性連接各該第二線路。
　　本發明復揭露一種封裝基板之製法，係包括：提供一具有相對之第一表面與第二表面的核心板，該第一表面與第二表面上均形成有第一金屬層；形成貫穿該第一表面、第二表面與第一金屬層的錐形通孔；於該第一金屬層與錐形通孔表面上形成導電層；於該導電層上形成阻層，該阻層具有圖案化開口區，以外露部分該錐形通孔表面的導電層；移除外露之該導電層；移除該阻層；於該導電層上電鍍形成第二金屬層，令該錐形通孔表面的導電層與第二金屬層係構成複數導通路徑，該等導通路徑在該錐形通孔中彼此互不電性連接；以及圖案化該第一表面與第二表面上的第一金屬層、導電層與第二金屬層，俾使於該第一表面與第二表面上分別構成接觸該錐形通孔兩端的邊緣的複數第一線路與複數第二線路，該第一線路與該第二線路係由層疊之該第一金屬層、導電層與第二金屬層所構成，各該第一線路經由各該導通路徑以電性連接至各該第二線路，且該等第一線路彼此互不電性連接。
　　本發明提供另一種封裝基板，係包括：基材，該基材之一表面具有複數電性連接墊；介電層，係設於該基材與該等電性連接墊上；錐形盲孔，係貫穿該介電層，並具有相對之口部與底部，且該錐形盲孔的口部邊緣之孔徑為最大，該等電性連接墊係對應外露於該錐形盲孔；複數導通路徑，係設於該錐形盲孔之表面上，且該等導通路徑在該錐形盲孔中彼此互不電性連接，各該導通路徑電性連接至各該電性連接墊；以及複數第一線路，係設於該介電層頂面上，且接觸該錐形盲孔之口部邊緣，各該第一線路經由各該導通路徑以電性連接至各該電性連接墊。
　　本發明復揭露另一種封裝基板之製法，係包括：提供一基材，該基材之一表面具有複數電性連接墊；於該基材與該等電性連接墊上形成介電層；形成貫穿該介電層的錐形盲孔，以外露該等電性連接墊，該錐形盲孔具有相對之口部與底部，且該錐形盲孔的口部邊緣之孔徑為最大；於該基材、電性連接墊與介電層上形成導電層；於該導電層上形成第一阻層；於該第一阻層上形成圖案化開口區，以外露該等電性連接墊之間與部分該錐形盲孔表面的導電層；移除外露之該導電層；移除該第一阻層；於該導電層上形成第二阻層，且該第二阻層形成有阻層開口區，以外露該錐形盲孔、該等電性連接墊與部分該介電層頂面；於該阻層開口區中的該導電層與電性連接墊上電鍍形成金屬層，俾使於該介電層頂面上構成有接觸該錐形盲孔之口部邊緣的複數第一線路，且於該錐形盲孔表面構成有複數導通路徑，該等導通路徑在該錐形盲孔中彼此互不電性連接，該第一線路與導通路徑係由層疊之該導電層與金屬層所構成，各該第一線路經由各該導通路徑以電性連接至各該電性連接墊；以及移除該第二阻層及其所覆蓋的導電層。
　　由上可知，因為本發明之通孔能夠同時將兩條以上的線路連通至另一側，而且，本發明之盲孔能夠同時將兩條以上的線路分別連接至該盲孔中的不同電性連接墊，亦即本發明能夠節省通孔或盲孔的數量，因此可省下許多基板面積，並提升整體佈線密度，進而縮減最終封裝結構的體積且降低整體生產成本。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
第一實施例
　　請參閱第3A至3I圖，係本發明之封裝基板及其製法的第一實施例的剖視圖，其中，第3I-2圖係第3I-1圖的不同實施例，第3I-1與3I-1”’圖分別係沿其俯視圖第3I-1’圖之剖視線CC’的剖視圖與立體圖，第3I-1”圖係第3I-1’圖的不同實施態樣，第3I-2與3I-2”’圖分別係沿其俯視圖第3I-2’與3I-2”圖之剖視線DD’的剖視圖與立體圖，第3I-2”圖係第3I-2’圖的不同實施態樣。
　　如第3A圖所示，提供一具有相對之第一表面30a與第二表面30b的核心板30，該第一表面30a與第二表面30b上均形成有第一金屬層31。
　　如第3B圖所示，形成貫穿該第一表面30a、第二表面30b與第一金屬層31的錐形通孔300。
　　如第3C圖所示，於該第一金屬層31與錐形通孔300表面上形成導電層32。
　　如第3D圖所示，於該導電層32上形成阻層33，該阻層33之材質可為電泳型光阻（electrophretic photoresist），該阻層33具有圖案化開口區330，以外露部分該錐形通孔300表面的導電層32。
　　如第3E圖所示，移除外露之該導電層32。
　　如第3F圖所示，移除該阻層33。
　　如第3G圖所示，於該導電層32上電鍍形成第二金屬層34，令該錐形通孔300表面的導電層32與第二金屬層34係構成複數導通路徑301，該等導通路徑301在該錐形通孔300中彼此互不電性連接。
　　如第3H圖所示，於該錐形通孔300中填充樹脂材料35。
　　如第3I-1、3I-1’、3I-1”與3I-1”’圖所示，圖案化該第一表面30a與第二表面30b上的第一金屬層31、導電層32與第二金屬層34，俾使於該第一表面30a與第二表面30b上分別構成接觸該錐形通孔300兩端的邊緣的複數第一線路36a與複數第二線路36b，該第一線路36a與該第二線路36b係由層疊之該第一金屬層31、導電層32與第二金屬層34所構成，各該第一線路36a經由各該導通路徑301以電性連接至各該第二線路36b，且該等第一線路36a彼此互不電性連接。
　　或者，如另一實施態樣之第3I-2、3I-2’、3I-2”與3I-2”’圖所示，該第一線路36a經由該導通路徑301以電性連接至該第二線路36b，該第一線路36a’經由該導通路徑301以電性連接至該第二線路36b’。
　　本實施例復揭露一種封裝基板，係包括：核心板30，係具有相對之第一表面30a與第二表面30b；錐形通孔300，係設置於該核心板30中，且貫穿該第一表面30a與第二表面30b；複數導通路徑301，係設置於該錐形通孔300之孔壁上，且該等導通路徑301在該錐形通孔300中彼此互不電性連接；以及複數第一線路36a與複數第二線路36b，係分別設於該第一表面30a與第二表面30b上，且分別伸展至該錐形通孔300之兩端而電性連接該導通路徑301，以使各該第一線路36a經由各該導通路徑301電性連接各該第二線路36b。
　　於上述之封裝基板中，復可包括樹脂材料35，係填充於該錐形通孔300中，且該導通路徑301係可由導電層32及其上的第二金屬層34所構成。
　　本實施例之封裝基板中，該第一線路36a與該第二線路36b係可由自該核心板30向外層疊之第一金屬層31、導電層32與第二金屬層34所構成。
第二實施例
　　請參閱第4A至4K圖，係本發明之封裝基板及其製法的第二實施例的剖視圖，其中，第4K與4K’-2圖分別係沿其俯視圖第4K’-1圖之剖視線EE’的剖視圖與立體圖，第4K”-1與4K”-2圖分別係第4K’-1與4K’-2圖的不同實施態樣。
　　本實施例大致與第一實施例相同，主要的不同之處在於本實施例係將第一實施例的發明概念進一步應用於盲孔的製作中。
　　如第4A圖所示，提供一基材40，該基材40之一表面具有複數電性連接墊41，該基材40可為核心板，例如為最終製成之具有核心層之封裝基板的核心板，或者，該基材40可為內層介電層，例如為最終製成之封裝基板的增層結構中的其中之一介電層、或例如為最終製成之無核心的封裝基板的其中之一介電層。
　　如第4B圖所示，於該基材40與該等電性連接墊41上形成介電層42。
　　如第4C圖所示，形成貫穿該介電層42的錐形盲孔420，以外露該等電性連接墊41，該錐形盲孔420具有相對之口部420a與底部420b，且該錐形盲孔420的口部420a邊緣之孔徑為最大。
　　如第4D圖所示，於該基材40、電性連接墊41與介電層42上形成導電層43。
　　如第4E圖所示，於該導電層43上形成第一阻層44，該第一阻層44之材質可為電泳型光阻。
　　如第4F圖所示，於該第一阻層44上形成圖案化開口區440，以外露該等電性連接墊41之間與部分該錐形盲孔420表面的導電層43。
　　如第4G圖所示，移除外露之該導電層43。
　　如第4H圖所示，移除該第一阻層44。
　　如第4I圖所示，於該導電層43上形成第二阻層45，且該第二阻層45形成有阻層開口區450，以外露該錐形盲孔420、該等電性連接墊41與部分該介電層42頂面。
　　如第4J圖所示，於該阻層開口區450中的該導電層43與電性連接墊41上電鍍形成金屬層46，俾使於該介電層42頂面上構成有接觸該錐形盲孔420之口部420a邊緣的複數第一線路471，且於該錐形盲孔420表面構成有複數導通路徑472，該等導通路徑472在該錐形盲孔420中彼此互不電性連接，該第一線路471與導通路徑472係由層疊之該導電層43與金屬層46所構成，各該第一線路471經由各該導通路徑472以電性連接至各該電性連接墊41。
　　如第4K、4K’-1、4K’-2、4K”-1與4K”-2圖所示，移除該第二阻層45及其所覆蓋的導電層43。
　　本實施例復揭露一種封裝基板，係包括：基材40，該基材40之一表面具有複數電性連接墊41；介電層42，係設於該基材40與該等電性連接墊41上；錐形盲孔420，係貫穿該介電層42，並具有相對之口部420a與底部420b，且該錐形盲孔420的口部420a邊緣之孔徑為最大，該等電性連接墊41係對應外露於該錐形盲孔420；複數導通路徑472，係設於該錐形盲孔420之表面上，且該等導通路徑472在該錐形盲孔420中彼此互不電性連接，各該導通路徑472電性連接至各該電性連接墊41；以及複數第一線路471，係設於該介電層42頂面上，且接觸該錐形盲孔420之口部420a邊緣，各該第一線路471經由各該導通路徑472以電性連接至各該電性連接墊41。
　　所述之封裝基板中，該導通路徑472係可由導電層43及其上的金屬層46所構成。
　　於本實施例之封裝基板中，該第一線路471係可由導電層43及其上的金屬層46所構成，且該等電性連接墊41上可包覆有金屬層46。
　　於前述之封裝基板中，該基材40可為具有核心層之封裝基板的核心板、該封裝基板的增層結構中的其中之一介電層、或無核心的封裝基板的其中之一介電層。
　　要注意的是，本發明主要係關於通孔或盲孔，因此有關線路的結構與製法僅例示性列舉其中一種型式，而並非用以限制本發明為實施例所述之態樣。
　　綜上所述，不同於習知技術，由於本發明之通孔能夠同時將兩條以上的線路連通至另一側，或者，本發明之盲孔能夠同時將兩條以上的線路分別連接至該盲孔中的不同電性連接墊，亦即本發明能夠節省通孔或盲孔的數量，因此可省下許多基板面積，並提升整體佈線密度，進而縮減最終封裝結構的體積且降低整體生產成本。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,30．．．核心板
10a,30a．．．第一表面
10b,30b．．．第二表面
100．．．通孔
101．．．導電通孔
11,31．．．第一金屬層
12,23,32,43．．．導電層
13,34．．．第二金屬層
14,35．．．樹脂材料
15a,36a,36a’,471．．．第一線路
15b,36b,36b’．．．第二線路
20．．．基板本體
21,41．．．電性連接墊
22,42．．．介電層
220,420．．．錐形盲孔
220a,420a．．．口部
220b,420b．．．底部
24,33．．．阻層
240,450．．．阻層開口區
25,46．．．金屬層
261．．．線路
262．．．導電盲孔
300．．．錐形通孔
301,472．．．導通路徑
330,440．．．圖案化開口區
40．．．基材
44．．．第一阻層
45．．．第二阻層
AA’,BB’,CC’,DD’,EE’．．．剖視線
　　第1A至1F圖係習知之封裝基板的通孔之製法的剖視圖，其中，第1F圖係沿其俯視圖第1F’圖之剖視線AA’ 的剖視圖；
　　第2A至2G圖係習知之封裝基板的盲孔之製法的剖視圖，其中，第2G圖係沿其俯視圖第2G’圖之剖視線BB’ 的剖視圖；
　　第3A至3I圖係本發明之封裝基板及其製法的第一實施例的剖視圖，其中，第3I-2圖係第3I-1圖的不同實施例，第3I-1與3I-1”’圖分別係沿其俯視圖第3I-1’圖之剖視線CC’的剖視圖與立體圖，第3I-1”圖係第3I-1’圖的不同實施態樣，第3I-2與3I-2”’圖分別係沿其俯視圖第3I-2’與3I-2”圖之剖視線DD’的剖視圖與立體圖，第3I-2”圖係第3I-2’圖的不同實施態樣；以及
　　第4A至4K圖係本發明之封裝基板及其製法的第二實施例的剖視圖，其中，第4K與4K’-2圖分別係沿其俯視圖第4K’-1圖之剖視線EE’的剖視圖與立體圖，第4K”-1與4K”-2圖分別係第4K’-1與4K’-2圖的不同實施態樣。
30．．．核心板
30a．．．第一表面
30b．．．第二表面
300．．．錐形通孔
301．．．導通路徑
31．．．第一金屬層
32．．．導電層
34．．．第二金屬層
35．．．樹脂材料
36a．．．第一線路
36b．．．第二線路

Claims (15)

  1. 一種封裝基板，係包括：核心板，係具有相對之第一表面與第二表面；錐形通孔，係設置於該核心板中，且貫穿該第一表面與第二表面；複數導通路徑，係設置於該錐形通孔之孔壁上，且該等導通路徑在該錐形通孔中彼此互不電性連接；以及複數第一線路與複數第二線路，係分別設於該第一表面與第二表面上，且分別伸展至該錐形通孔之兩端而電性連接該導通路徑，以使各該第一線路經由各該導通路徑電性連接各該第二線路。
  2. 如申請專利範圍第1項所述之封裝基板，復包括樹脂材料，係填充於該錐形通孔中。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該導通路徑係由導電層及其上的金屬層所構成。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該第一線路與該第二線路係由自該核心板向外層疊之第一金屬層、導電層與第二金屬層所構成。
  5. 一種封裝基板之製法，係包括：提供一具有相對之第一表面與第二表面的核心板，該第一表面與第二表面上均形成有第一金屬層；形成貫穿該第一表面、第二表面與第一金屬層的錐形通孔；於該第一金屬層與錐形通孔表面上形成導電層；於該導電層上形成阻層，該阻層具有圖案化開口區， 以外露部分該錐形通孔表面的導電層；移除外露之該導電層；移除該阻層；於該導電層上電鍍形成第二金屬層，令該錐形通孔表面的導電層與第二金屬層係構成複數導通路徑，該等導通路徑在該錐形通孔中彼此互不電性連接；以及圖案化該第一表面與第二表面上的第一金屬層、導電層與第二金屬層，俾使於該第一表面與第二表面上分別構成接觸該錐形通孔兩端的邊緣的複數第一線路與複數第二線路，該第一線路與該第二線路係由層疊之該第一金屬層、導電層與第二金屬層所構成，各該第一線路經由各該導通路徑以電性連接至各該第二線路，且該等第一線路彼此互不電性連接。
  6. 如申請專利範圍第5項所述之封裝基板之製法，於移除部分該第二金屬層、導電層與第一金屬層之前，復包括於該錐形通孔中填充樹脂材料。
  7. 如申請專利範圍第5項所述之封裝基板之製法，其中，該阻層之材質係為電泳型光阻。
  8. 一種封裝基板，係包括：基材，該基材之一表面具有複數電性連接墊；介電層，係設於該基材與該等電性連接墊上；錐形盲孔，係貫穿該介電層，並具有相對之口部與底部，且該錐形盲孔的口部邊緣之孔徑為最大，該等電性連接墊係對應外露於該錐形盲孔；複數導通路徑，係設於該錐形盲孔之表面上，且該等導通路徑在該錐形盲孔中彼此互不電性連接，各該導通路 徑電性連接至各該電性連接墊；以及複數第一線路，係設於該介電層頂面上，且接觸該錐形盲孔之口部邊緣，各該第一線路經由各該導通路徑以電性連接至各該電性連接墊。
  9. 如申請專利範圍第8項所述之封裝基板，其中，該導通路徑係由導電層及其上的金屬層所構成。
  10. 如申請專利範圍第8項所述之封裝基板，其中，該第一線路係由導電層及其上的金屬層所構成。
  11. 如申請專利範圍第8項所述之封裝基板，其中，該等電性連接墊上係包覆有金屬層。
  12. 如申請專利範圍第8項所述之封裝基板，其中，該基材係為核心板或內層介電層。
  13. 一種封裝基板之製法，係包括：提供一基材，該基材之一表面具有複數電性連接墊；於該基材與該等電性連接墊上形成介電層；形成貫穿該介電層的錐形盲孔，以外露該等電性連接墊，該錐形盲孔具有相對之口部與底部，且該錐形盲孔的口部邊緣之孔徑為最大；於該基材、電性連接墊與介電層上形成導電層；於該導電層上形成第一阻層；於該第一阻層上形成圖案化開口區，以外露該等電性連接墊之間與部分該錐形盲孔表面的導電層；移除外露之該導電層；移除該第一阻層；於該導電層上形成第二阻層，且該第二阻層形成有阻層開口區，以外露該錐形盲孔、該等電性連接墊與部分該 介電層頂面；於該阻層開口區中的該導電層與電性連接墊上電鍍形成金屬層，俾使於該介電層頂面上構成有接觸該錐形盲孔之口部邊緣的複數第一線路，且於該錐形盲孔表面構成有複數導通路徑，該等導通路徑在該錐形盲孔中彼此互不電性連接，該第一線路與導通路徑係由層疊之該導電層與金屬層所構成，各該第一線路經由各該導通路徑以電性連接至各該電性連接墊；以及移除該第二阻層及其所覆蓋的導電層。
  14. 如申請專利範圍第13項所述之封裝基板之製法，其中，該第一阻層之材質係為電泳型光阻。
  15. 如申請專利範圍第13項所述之封裝基板之製法，其中，該基材係為核心板或內層介電層。
TW100112018A 2011-04-07 2011-04-07 封裝基板及其製法 TWI445143B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100112018A TWI445143B (zh) 2011-04-07 2011-04-07 封裝基板及其製法
CN2011103049730A CN102738112A (zh) 2011-04-07 2011-09-30 封装基板及其制法
US13/441,199 US20120255771A1 (en) 2011-04-07 2012-04-06 Packaging substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100112018A TWI445143B (zh) 2011-04-07 2011-04-07 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201241979A TW201241979A (en) 2012-10-16
TWI445143B true TWI445143B (zh) 2014-07-11

Family

ID=46965224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112018A TWI445143B (zh) 2011-04-07 2011-04-07 封裝基板及其製法

Country Status (3)

Country Link
US (1) US20120255771A1 (zh)
CN (1) CN102738112A (zh)
TW (1) TWI445143B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3143847B1 (de) * 2014-05-14 2023-07-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen eines leiterzugs mit verbreiterungsfreiem übergang zwischen leiterbahn und kontaktstruktur
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
CN107529291B (zh) * 2017-09-27 2020-03-27 生益电子股份有限公司 一种pcb制备方法
CN108461465A (zh) * 2018-05-03 2018-08-28 复旦大学 一种硅通孔结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
US4838800A (en) * 1988-05-23 1989-06-13 Gte Products Corporation High density interconnect system
SE511377C2 (sv) * 1996-12-19 1999-09-20 Ericsson Telefon Ab L M Viaanordning
TWI231731B (en) * 2003-12-18 2005-04-21 Advanced Semiconductor Eng Substrate with micro via structures by laser technique
US7470864B2 (en) * 2004-03-02 2008-12-30 Via Technologies, Inc. Multi-conducting through hole structure
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法

Also Published As

Publication number Publication date
US20120255771A1 (en) 2012-10-11
CN102738112A (zh) 2012-10-17
TW201241979A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
TWI393233B (zh) 無核心層封裝基板及其製法
TWI495051B (zh) 無核心層之封裝基板及其製法
TWI475935B (zh) 無核心層之封裝基板及其製法
TWI525769B (zh) 封裝基板及其製法
TWI542263B (zh) 中介基板及其製法
TWI530238B (zh) 晶片封裝基板及其製作方法
TWI552282B (zh) 封裝結構及其製法
TWI445143B (zh) 封裝基板及其製法
TWI545997B (zh) 中介基板及其製法
TWI434638B (zh) 線路基板製程
TWI487080B (zh) 無核心層之封裝基板及其製法
TWI678952B (zh) 線路板結構及其製作方法
TWI394248B (zh) 封裝基板之製法
TWI393229B (zh) 封裝基板的製作方法及其結構
TWI394245B (zh) 封裝基板及其製法
TWI392073B (zh) 嵌埋有半導體元件之封裝基板之製法
TWI390687B (zh) 封裝基板及其製法
TWI484600B (zh) 無核心封裝基板及其製法
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI599283B (zh) 印刷電路板及其製作方法
TWI411362B (zh) 無核心層之封裝基板及其製法
TWI406384B (zh) 封裝基板及其製法
TWI439193B (zh) 嵌埋有被動元件之封裝結構及其製法
TWI394500B (zh) 電路板之製法
TWI470759B (zh) 封裝基板及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees