CN1344130A - 六层电路板压合方法及其成品 - Google Patents
六层电路板压合方法及其成品 Download PDFInfo
- Publication number
- CN1344130A CN1344130A CN 00127098 CN00127098A CN1344130A CN 1344130 A CN1344130 A CN 1344130A CN 00127098 CN00127098 CN 00127098 CN 00127098 A CN00127098 A CN 00127098A CN 1344130 A CN1344130 A CN 1344130A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- thickness
- laminate
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种六层电路板压合方法及其成品,该电路板板厚1.6mm(毫米),且其第一、三、四及六层为讯号走线层,第二层为接地层及第五层为电源层,其特征在于该电路板第三层与第四层间是压合有一厚度介于24.6±1.43mil的第一绝缘层,第三层与第二层及第四层与第五层间分别压合有一厚度介于8±0.4mil的第二绝缘层,且第二层与第一层及第五层与第六层间分别压合有一厚度介于5.7±0.285mil的第三绝缘层,使内外层达到阻抗匹配,进而降低高速讯号的反射及电磁波干扰。
Description
本发明涉及一种六层电路板压合方法及其成品,特别是涉及一种能达到电路板内外层阻抗匹配,以降低高速信号反射及电磁干扰的六层电路板。
一般板厚1.6mm的六层电路板1各层排列方式如图1所示,该电路板第一、三、四及六层板为讯号走线层S1、S2、S3及S4,第二层板为接地层GND及第五层板为电源层PWR,且第一层板S1及第六层板S4也为零件布设层,该第三层板S2与第四层板S3间是压合有一厚度5.7mil(1mil=0.00254cm)的第一绝缘层2,该第三层板S2与第二层板GND及第四层板S3与第五层板PWR间分别压合有一厚度16mil的第二绝缘层3,且该第二层板GND与第一层板S1及第五层板PWR与第六层板S4间分别压合有一厚度10mil的第三绝缘层4,而且,该第一绝缘层2与第三绝缘层4材质为一聚酯胶片,该第二绝缘层3材质为一纸质、玻璃纤维类基材,而如上所述的各层板间的压合方式会得到第一层板S1对第二层板GND阻抗值Rs1=第六层板S4对第五层板PWR阻抗值Rs4 78欧姆,第三层板S2对第二层板GND及第五层板PWR阻抗值Rs2=第四层板S3对第二层板GND及第五层板PWR阻抗值Rs369欧姆。由此我们可以看出,第一层板S1(外层板)及第六层板S4(外层板)阻抗值Rs1及Rs4分别与第三层板S2(内层板)及第四层板S3(内层板)阻抗值Rs2及Rs3相差9欧姆,而此一内外层板阻抗差距则会造成阻抗不匹配,以致当一高速讯号在此一电路板中传输时,该高速讯号从外层,也就是零件布设层(如第一层板S1或第六层板S4)穿层至内层(如第三层板S2或第四层板S3)时,会导致该高速讯号因行经内外层板阻抗不匹配而导致讯号反射,造成高速讯号传输品质不良;在这里我们可以算出该高速讯号的反射系数为:
而且,因为该高速讯号反射会产生驻波,且该持续产生驻波会加强该高速讯号的电磁波辐射,使其磁通抵消作用变差,造成电磁波干扰。
另外,此种电路板在走高速讯号时,其传输线路阻抗值设计,也就是层板与层板间的阻抗值,依照Intel设定规格理论值应在55Ω±10%左右最好,也就是在49.5Ω-60.5Ω附近,但是由一般电路板所算出的外层板,即第一层板S1及第六层板S4阻抗值Rs1(或Rs4)=78Ω,其内层板,即第三层板S2及第四层板S3阻抗值Rs2(或Rs3)=69Ω,皆超出了此一范围甚多,所以该电路板实不适于走高速讯号。
本发明的目的是在于提供一种可达到内外层阻抗匹配,以降低高速讯号反射及电磁波干扰的六层电路板的压合方法及其成品。
本发明提供的六层电路板,第一、三、四及六层板为讯号走线层,该第二层板为接地层且该第五层板为电源层,该第三层板与第四层板间压合有一第一绝缘层,该第三层板与第二层板及第四层板与第五层板间分别压合有一第二绝缘层,该第二层板与第一层板及第五层板与第六层板间分别压合有一第三绝缘层,本发明主要特征为:该第一绝缘层的厚度在24.6±1.23mil间,该第二绝缘层的厚度在8±0.4mil间,及该第三绝缘层的厚度在5.7±0.285间,且如上所示的压合厚度可使该电路板内外层板的阻抗能达到阻抗匹配,以降低高速讯号的讯号反射及电磁波干扰。
本发明提供的六层电路板压合方法,该电路板第一、三、四及六层为讯号走线层,第二层为接地层,第五层为电源层,其特征在于该方法包括有下列步骤:
(1).于该电路板第三层与第四层间压合一第一绝缘材,且该第一绝缘材厚度约在24.6±1.23mil间;
(2).于步骤(1)中该第三层与第二层间及第四层与第五层间分别压合一第二绝缘材,且该第二绝缘材厚度约在8±0.4mil间;及
(3).于步骤(2)中该第二层与第一层间及第五层与第六层间分别压合一第三绝缘材,且该第三绝缘材厚度约在5.7±0.285mil间。
本发明的作用效果将通过实施例加以说明。
下面结合附图及实施例对本发明进行详细说明:
图1一般六层电路板各层板间的压合及绝缘层厚度示意图。
图2本发明较佳实施例六层电路板各层板间的压合及绝缘层厚度示意图。
图3本发明较佳实施例六层电路板的部分剖面图。
图2所示本发明较佳实施例为一板厚1.6mm的六层电路板5,该电路板5第一、三、四及六层板为讯号走线层S1、S2、S3、S4,该第二层板为接地层GND,且该第五层板为电源层PWR,并且,该电路板5第一层板S1及第六层板S4也为零件布设层,另在该第三层板S2与第四层板S3间设有一第一绝缘层6,在该第三层板S2与第二层板GND及第四层板S3与第五层板PWR间分别设有一第二绝缘层7,及在该第二层板GND与第一层板S1及第五层板PWR与第六层板S4间分别设有一第三绝缘层8。
一般电路板层板与层板间的阻抗值,通常是依照英特尔公司(Intel)设定规格理论值来设计,而设计以走高速讯号的电路板,其层板与层板间的阻抗值规格应设计在55±10%Ω左右,较能符合高速线路的设计要求;并且为了改善上述一般性缺点,使内外层板间的阻抗能够匹配,本发明人发现可以调整各层板间的绝缘层6、7及8厚度来改变层板与层板间的阻抗值,以达到各层板间的阻抗匹配,所以提出下列计算公式:
公式一(求外层阻抗Rs1及Rs4计算公式):
ER=4.5,为介电常数,
请参照图3所示:
H,为介电厚度,也就是第一层板S1与第二层板GND及第五层板PWR与第六层板S4间的第三绝缘层8的厚度;
W=6mil,为走线线宽,
T=0.7mil,为走线厚度,
公式二(求内层阻抗Rs2及Rs3计算公式)
ER=4.5,为介电常数,
请再参照图3所示:
A,为介电厚度,也就是第三层板S2(讯号走线层)与第二层板GND(接地层)间及第三层板S3(讯号走线层)与第五层板PWR(电源层)间的第二绝缘层7的厚度;D,为介电厚度,也就是第三层板S2(讯号走线层)与第四层板S3(讯号走线层)间的第一绝缘层6的厚度;
T=1.4mil,为走线厚度。
Rs1(或Rs4)及Rs2(或Rs3)值必须落在49.5Ω-60.5Ω间才能符合设计要求,所以可先从公式一中,Rs1(或Rs4)分别以49.5Ω及60.5Ω代入,求得H值是介于一范围中,如5.5mil-6.0mil。又如图2所示,我们知道各层板板厚由上而下分别为0.7mil、1.4mil、1.4mil、1.4mil、1.4mil及0.7mil,由此可求得各层板总板厚为7mil,且因为电路板总板厚为1.6mm=64mil,所以可得出2H+2A+D=64mil-7mil=54mil,2A+D=54mil-2H,即2A+D介于42mil-43mil间,继而在公式二中,分别代入一A及D值计算出Rs2(或Rs3),并比较Rs1(或Rs4)与Rs2(或Rs3)两者数值的差距,及两者是否皆落在55±10%Ω(49.5Ω-60.5Ω)附近,并以此比较结果来分别调整H、A及D的数值,再代入公式一及公式二中计算出另一Rs1(或Rs4)及Rs2(或Rs3)值,再相互比较,利用如此反覆试误(Try andError)的方法来调整H、A及D的厚度大小,即能求出Rs1(或Rs4)与Rs2(或Rs3)最接近的,并且皆在55±10%Ω(49.5Ω-60.5Ω)附近,且分别代表第一绝缘层6、第二绝缘层7及第三绝缘层8厚度的D、A及H最适当厚度因而确定,使得2H+2A+D+各层板厚度和(7mil)=电路板板厚=1.6mm。
借由上述公式一、二运算及求解过程,可找出最佳值为当H=5.7mil,A=8mil及D=24.6mil时,Rs1(或Rs4)=61.4Ω,Rs2(或Rs3)=59Ω,皆落在55±10%Ω(49.5Ω-60.5Ω)附近,内外层阻抗值差距约为2.4Ω,相差甚少,所以能达到阻抗匹配的目的,使高速讯号在此电路板5中传输时,当该高速讯号从外层板,也就是零件布设层(如第一层板S1或第六层板S4)穿层至内层板(如第三层板S2或第四层板S3)时,因内外层阻抗匹配,该高速讯号的讯号反射量(驻波)大幅减少,可算出反射系数约为:
相对地比一般反射系数ρ=0.061明显地改善了许多,自然大大地降低了电磁波干扰,也提升了高速讯号的传输品质。
另外,在电路板布局时,虽然讯号线走线穿至不同层,但是由于已控制了电路板的压合厚度,使内外层阻抗达到阻抗匹配,所以不需改变讯号线的走线宽度即可达到阻抗控制的效果,提高了布局的时效性。
Claims (6)
1.一种六层电路板压合方法,该电路板第一、三、四及六层为讯号走线层,第二层为接地层,第五层为电源层,其特征在于该方法包括有下列步骤:
(1).于所述电路板第三层与第四层间压合一第一绝缘材,且该第一绝缘材厚度约在24.6±1.23mil间;
(2).于步骤(1)中所述第三层与第二层间及第四层与第五层间分别压合一第二绝缘材,且该第二绝缘材厚度约在8±0.4mil间;及
(3).于步骤(2)中所述第二层与第一层间及第五层与第六层间分别压合一第三绝缘材,且该第三绝缘材厚度约在5.7±0.285mil间。
2.如权利要求1所述的六层电路板压合方法,其特征在于:
所述第一绝缘材及第三绝缘材为聚酯胶片(prepreg),第二绝缘材为基材(core)。
3.如权利要求2所述的六层电路板压合方法,其特征在于:
所述第一绝缘材为24.6mil,所述第二绝缘材为8mil且所述第三绝缘材为5.7mil。
4.一种六层电路板,该电路板第一、三、四及六层为讯号走线层,第二层为接地层,第五层为电源层,且该电路板第三层与第四层间设有一第一绝缘层,该电路板第三层与第二层间及第四层与第五层间分别设有一第二绝缘层,及该电路板第二层与第一层间及第五层与第六层间分别设有一第三绝缘层;其特征在于:
所述第一绝缘层厚度约在24.6±1.23mil间,
所述第二绝缘层厚度约在8±0.4mil间,及
所述第三绝缘层厚度约在5.7±0.285mil间。
5.如权利要求4所述的六层电路板,其特征在于:
所述第一绝缘层与第三绝缘层为聚酯胶片(prepreg),且所述第二绝缘层为基材(core)。
6.如权利要求5所述的六层电路板,其特征在于:
所述第一绝缘层为24.6mil,所述第二绝缘层为8mil且所述第三绝缘层为5.7mil。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00127098 CN1344130A (zh) | 2000-09-15 | 2000-09-15 | 六层电路板压合方法及其成品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00127098 CN1344130A (zh) | 2000-09-15 | 2000-09-15 | 六层电路板压合方法及其成品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1344130A true CN1344130A (zh) | 2002-04-10 |
Family
ID=4592120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 00127098 Pending CN1344130A (zh) | 2000-09-15 | 2000-09-15 | 六层电路板压合方法及其成品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1344130A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101120623B (zh) * | 2005-01-27 | 2010-07-28 | 松下电器产业株式会社 | 多层电路基板的制造方法和多层电路基板 |
CN102742372A (zh) * | 2010-01-22 | 2012-10-17 | 揖斐电株式会社 | 电路板及其制造方法 |
CN106515626A (zh) * | 2016-12-02 | 2017-03-22 | 深圳巴斯巴科技发展有限公司 | 一种适用于电动汽车高压配电盒的新型高低压集成电路 |
-
2000
- 2000-09-15 CN CN 00127098 patent/CN1344130A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101120623B (zh) * | 2005-01-27 | 2010-07-28 | 松下电器产业株式会社 | 多层电路基板的制造方法和多层电路基板 |
CN102742372A (zh) * | 2010-01-22 | 2012-10-17 | 揖斐电株式会社 | 电路板及其制造方法 |
US8933556B2 (en) | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
CN102742372B (zh) * | 2010-01-22 | 2015-08-26 | 揖斐电株式会社 | 电路板及其制造方法 |
US9425137B2 (en) | 2010-01-22 | 2016-08-23 | Ibiden Co., Ltd. | Wiring board |
CN106515626A (zh) * | 2016-12-02 | 2017-03-22 | 深圳巴斯巴科技发展有限公司 | 一种适用于电动汽车高压配电盒的新型高低压集成电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684239B2 (ja) | 低emi電子機器 | |
WO2009028108A1 (en) | Multi-layer substrate | |
JPH1041637A (ja) | 高密度多層配線基板 | |
US20160120018A1 (en) | Multi-layer printed circuit boards suitable for layer reduction design | |
JP2013126029A (ja) | 高周波伝送線路 | |
WO2014199981A1 (ja) | 絶縁被覆ワイヤ及びマルチワイヤ配線板 | |
JPH0221672B2 (zh) | ||
US6489570B2 (en) | Multi-layer circuit board | |
CN1344130A (zh) | 六层电路板压合方法及其成品 | |
CN2448047Y (zh) | 六层电路板 | |
CN207969077U (zh) | 一种印制电路板 | |
US6417460B1 (en) | Multi-layer circuit board having signal, ground and power layers | |
US6326557B1 (en) | Multi-layer circuit board | |
JP2003309378A (ja) | 信号伝送用多層配線板 | |
WO2004051789A1 (en) | A circuit that taps a differential signal | |
CN2449446Y (zh) | 六层电路板 | |
WO2015129752A1 (ja) | マルチワイヤ配線板 | |
US6384340B1 (en) | Multi-layer circuit board | |
CN1248554C (zh) | 适用高速信号的六层电路板的压合方法及其成品 | |
CN1151707C (zh) | 八层电路板的压合方法及其成品 | |
CN2448046Y (zh) | 适用高速信号的六层电路板 | |
CN1344129A (zh) | 六层电路板的压合方法及其成品 | |
CN1248553C (zh) | 六层电路板的压合方法及其成品 | |
CN116321696B (zh) | 一种pcb板 | |
CN1148110C (zh) | 八层电路板的压合方法及其成品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |