CN101120623B - 多层电路基板的制造方法和多层电路基板 - Google Patents

多层电路基板的制造方法和多层电路基板 Download PDF

Info

Publication number
CN101120623B
CN101120623B CN2005800472618A CN200580047261A CN101120623B CN 101120623 B CN101120623 B CN 101120623B CN 2005800472618 A CN2005800472618 A CN 2005800472618A CN 200580047261 A CN200580047261 A CN 200580047261A CN 101120623 B CN101120623 B CN 101120623B
Authority
CN
China
Prior art keywords
sheet material
double
circuit substrate
circuit board
prepreg sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800472618A
Other languages
English (en)
Other versions
CN101120623A (zh
Inventor
上田洋二
松冈进
冲本力也
越智正三
留河悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101120623A publication Critical patent/CN101120623A/zh
Application granted granted Critical
Publication of CN101120623B publication Critical patent/CN101120623B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24843—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] with heat sealable or heat releasable adhesive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在过去的多层电路基板的制造方法中，特性阻抗会发生不匹配。本发明的多层电路基板的制造方法具有：在两面上形成接地布线G1及信号布线S1图形的双面电路基板的至少一面上、层叠规定厚度的预浸料(132)而制成层叠体的工序；以及加热加压层叠体、完成在双面电路基板和预浸料(132)的边界上向预浸料(132)内埋设信号布线S1的层结构的工序，在完成了的层结构中，采用双面电路基板的预浸料(131)的厚度t1小于预浸料(132)的不与双面电路基板对向一侧的面和埋设在预浸料(132)内的信号布线S1的距离t2那样的、规定厚度t2′的预浸料片材。

Description

多层电路基板的制造方法和多层电路基板
技术领域
本发明涉及多层电路基板的制造方法和多层电路基板。
背景技术
近些年，随着电子设备的小型、轻量化和高性能化，对于多层电路基板提出了小型、轻量化和高速信号处理化、甚至高密度安装的相应要求。针对该要求，电路基板技术需要快速发展高度多层化、通路孔的小直径化和窄间隔化、和电路图形的精密化技术等。但是，在利用过去的穿通孔结构来进行绝缘层内的电连接的多层电路基板中，要满足这些要求已经非常困难了。
因此开发了具有新结构的多层电路基板和其制造方法。作为其中的代表例子的一种，改变过去多层电路基板的绝缘层内连接的主流的穿通孔结构，从而开发出了具有利用导电性糊剂来确保绝缘层内的电连接的完全IVH(Inner ViaHole：内部穿通孔)结构的电路形成用基板(例如，参照专利第2601128号公报)。详细说明省略。
另外，开发了实现高生产率的多层电路基板的制造方法(例如，参照专利第3231537号公报(例如权利要求2、图7))。图8(a)～(c)表示的是以6层电路基板为例的过去的多层电路基板的制造顺序。
图8(a)表示6层电路基板的层叠剖面图。在图8(a)中，1a、1b、1c是由芳香族聚酰胺无纺布浸渍热固化性环氧树脂的复合材料组成的芳香族聚酰胺环氧片材(以下称为预浸料)，向利用激光等进行加工的穿通孔中填充由Cu粉末和热固化型环氧树脂构成的导电糊剂2。
5a、5b是双面电路基板，形成在该两面上的电路图形3通过向设置在固定位置上的穿通孔中填充的导电糊剂2进行电连接。另外，4a、4b是Cu等的金属箔。
首先，如图8(a)所示，在作业平台(未图示)上，按照金属箔4b、预浸料1c、双面电路基板5b、预浸料1b、双面电路基板5a、预浸料1a、金属箔4a的顺序来层叠。为了分别进行定位，采用定位图形(未图示)，并利用图像识别等来进行定位重叠。
接着，从最上面的金属箔4a的上面，用加热了的加热片等(未图示)进行加热加压，使预浸料1a、1b、1c的树脂成分熔融，之后通过树脂成分进行固化，从而使双面电路基板5a、5b与金属箔4a、4b粘接。
然后，通过热压，对上下两面进行加热加压，从而预浸料1a、1b、1c使双面电路基板5a、5b与金属箔4a、4b的整个面粘接。与此同时，双面电路基板5a的电路图形3和双面电路基板5b的电路图形3之间、双面电路基板5a的电路图形3和金属箔4a之间、以及双面电路基板5b的电路图形3和金属箔4b之间，分别通过导电性糊剂2与内部穿通孔连接。图8(b)中表示经过热压后的6层基板的剖面图。
然后，通过选择性地刻蚀最外层的金属箔4a和4b，形成电路图形3，从而一下子得到6层电路基板。图8(c)表示刻蚀后的6层电路基板的剖面图。
但是，用上述的过去制造方法制造的多层电路基板具有下面的问题。
近些年，随着安装在多层电路基板上的半导体元件等电子器件的高频化，出现了EMI(电磁干扰)噪声的问题。
作为该EMI噪声的对策之一，有一种对策是：在安装或者放置半导体元件等电子器件的多层电路基板或组件等的组件用基板中，用被称为整块图形的大面积的接地导体层覆盖内部的布线层，从而屏蔽EMI噪声。
另外，在作为EMI噪声的对策是在布线组的上下配置大面积的接地导体时，必须考虑阻抗匹配(例如50Ω)来设计和制作基板。
在取得阻抗匹配时，必须考虑导体宽度、导体厚度、导体层间厚度、导体层间使用的绝缘材料的介电常数来制作和设计多层电路基板。
图9(a)～(c)表示用过去的制造方法制作出的多层电路基板的内层部分的任意导体层3层部分的剖面图。如图所示，90表示在进行图8(a)中的层叠时、形成双面电路基板(相当于图8(a)中的5a、5b)的绝缘层，91表示预浸料(分别相当于图8(a)中的1a、1b、1c)的部分。S1～S3是信号布线，相当于图8(a)～8(c)中所示的双面电路基板的布线图形。
图9(a)的S1表示例如100μm以下的线宽较细的信号线，图9(b)的S2表示例如称为5mm的线宽较宽的信号线，图9(c)的S3表示大范围的整块层的部分的剖面。
T1是层叠时所用的双面电路基板的绝缘层90的厚度，即使是在经过热压之后该厚度也不改变，T2′～T4′是层叠时所用的预浸料90在经过热压之后的度。另外，T2～T4表示的是信号布线S1～S3的与接地布线G2对向的面、与预浸料的不与绝缘层的预浸料90接触侧的面之间的距离。即T2～T4分别表示由于利用双面电路基板的接合而嵌入预浸料侧的信号布线S1的厚度而引起的、预浸料90的减去凹陷部分的厚度。
另外，在经过热压之前，T1、T2～T4是相同的厚度。
如图9(a)、(b)所示，因为由于信号线的设计线宽的不同，则信号布线S1、S2的向预浸料侧嵌入的程度就不同，所以经过热压之后的各预浸料90和预浸料91的厚度产生T1＞T3＞T2的偏差。而且，图9(c)中因为加入面积大的整块层作为信号布线S3，且向预浸料91侧所加的压力更加小，凹陷也很难产生，所以
Figure DEST_PATH_G19860180150138000D000011
Figure DEST_PATH_G19860180150138000D000012
在多层电路基板中，如图8(a)～8(c)所示，配置在双面电路基板5a、5b的两主面上的电路图形3的布线宽度、甚至密度各不相同，由于该差异，对于作为层叠在双面电路基板5a、5b中的绝缘层的预浸料1a～1c，分别在其之中每个都具有很大的厚度偏差。同样地，即使是由于布线中所用的铜箔的厚度的不同，在预浸料1a～1c中也分别会产生厚度的偏差，因此会产生特性阻抗的不匹配。如果产生特性阻抗的不匹配，则会产生噪声和高频信号的传输损耗等，也可能会使安装的半导体元件等电子元器件的工作不稳定。
因此，本发明考虑到上述过去的问题，目的在于提供一种不会产生阻抗的不匹配、能够稳定地驱动高频的高性能的多层电路基板的制造方法和多层电路基板。
发明内容
为了到达上述目的，第1本发明是多层电路基板的制造方法，包括：
在两面上形成电极线图形的双面电路基板的至少一面上、层叠规定厚度的预浸料片材并制作层叠体的工序；
以及加热加压上述层叠体、完成在上述双面电路基板和上述预浸料片材的边界上向上述预浸料片材内埋设上述电极线的层结构的工序，
是制造包含上述层结构作为至少一个内层的多层电路基板的多层电路基板的制造方法，
在制作上述层叠体的上述工序中，
在完成了的上述层结构中，采用上述双面电路基板的基板本体的厚度成为小于上述预浸料片材的不与上述双面电路基板对向一侧的面和埋设入上述预浸料片材内的上述电极线之间的距离那样的、上述规定厚度的上述预浸料片材。
另外，第2本发明是第1本发明的多层电路基板的制造方法，若假定上述预浸料片材的上述规定厚度为t2′，上述双面电路基板的上述基板本体的厚度为t1，上述电极线的厚度为t0，则具有
(数学式1)
t2′＝α(α是满足1≤α的规定值)·t1+k(k是满足0＜k≤1的规定值)·t0的关系。
另外，第3本发明是第2本发明的多层电路基板的制造方法，上述规定值α是对应于上述电极线厚度t0的值。
另外，第4本发明是第3本发明的多层电路基板的制造方法，上述规定值α实际上为1.05。
另外，第5本发明是第1本发明的多层电路基板的制造方法，上述层叠体是通过将上述多个双面电路基板、以及其它多个预浸料片材交替定位并重叠的工序而制成的，
上述层结构是通过对上述层叠体的上下两面加热加压、并使上述其它多个预浸料片材固化的工序而制成的。
另外，第6本发明是第1本发明的多层电路基板的制造方法，上述层叠体是通过将上述多个双面电路基板、以及其它多个预浸料片材交替定位并重叠的工序而制成的，
上述层结构是通过对上述层叠体的任意部位进行部分加热加压而使上述其它多个预浸料片材含有的树脂熔融、在使其固化后粘接上述电路基板组的工序而制成的。
另外，第7本发明是第1本发明的多层电路基板的制造方法，上述层叠体是通过每隔1片重叠上述多个双面电路基板和上述其它多个预浸料片材中的某一片而制成多个层叠体，
上述层结构是通过重合上述多个层叠体并对其任意部位进行部分加热加压而使上述其它多个预浸料片材含有的树脂熔融、在使其固化之后相互粘接而制成的。
另外，第8本发明是第5或者第6本发明的多层电路基板的制造方法，将用于制成上述层叠体的上述多个双面电路基板和其它多个预浸料片材交替定位并重叠的工序，
具有在最初和最后配置铜箔、并配置上述其它的多个预浸料片材使其与上述铜箔邻接的过程。
另外，第9本发明是第5到第7的任一本发明的多层电路基板的制造方法，代替上述多个双面电路基板，而采用具有多个2层以上的电路图形的电路基板。
另外，第10本发明是第5到第7的任一本发明的多层电路基板的制造方法，将用于制成所述层叠体的工序换成将上述多个双面电路基板和其它多个预浸料片材交替定位并重叠的工序，
置换成在具有2层以上的电路图形的2块电路基板之间、夹住1块预浸料片材并使其重叠的工序。
另外，第11本发明是多层电路基板，是包含由在两面上形成电极线图形的双面电路基板、以及在上述双面电路基板的至少一面上层叠的预浸料片材构成的层结构作为至少一个内层的多层电路基板，
在上述双面电路基板和上述预浸料片材的边界处，上述电极线埋设在上述预浸料片材之中，
上述双面电路基板的基板本体厚度
小于上述预浸料片材的不与上述双面电路基板对向一侧的面、和埋设在上述预浸料片材内的上述电极线的距离。
另外，第12本发明是第11本发明的多层电路基板，若假定上述预浸料片材的上述规定厚度为t2′，上述双面电路基板的上述基板本体的厚度为t1，上述电极线的厚度为t0，则具有
(数学式1)
t2′＝α(α是满足1≤α的规定值)·t1+k(k是满足0＜k≤1的规定值)·t0的关系。
另外，第13本发明是第12本发明的多层电路基板，上述规定值α是对应于上述电极线的厚度的值。
另外，第14本发明是第13本发明的多层电路基板，上述规定值α实际上为1.05。
另外，第15本发明是第11本发明的多层电路基板，上述双面电路基板的电极线的一方是信号线，另一方是上述接地布线。
另外，第16本发明是第11本发明的多层电路基板，上述预浸料片材的厚度，比对于形成上述多个双面电路基板的上述预浸料片材的厚度再加上上述双面电路基板的上述电极线的厚度要厚。
另外，第17本发明是第11本发明的多层电路基板，上述预浸料片材的树脂浸渍量大于形成上述多个双面电路基板的预浸料片材的树脂浸渍量。
另外，第18本发明是第17本发明的多层电路基板，形成上述双面电路基板的上述预浸料片材的树脂浸渍量为45～70wt％。
另外，第19本发明是第18本发明的多层电路基板，上述预浸料片材的树脂浸渍量为55～80wt％。
另外，第20本发明是第11本发明的多层电路基板，上述预浸料片材的介电常数高于形成上述双面电路基板的预浸料片材的介电常数。
另外，第21本发明是第11本发明的多层电路基板，上述预浸料片材的介电常数低于形成上述双面电路基板的预浸料片材的介电常数。
另外，第22本发明是第11本发明的多层电路基板，上述预浸料片材和形成上述双面电路基板的预浸料片材，是使以耐热性有机纤维或无机纤维中的至少一种为主要成分的纺布或者无纺布浸渍热固化性树脂、且形成半固化状态下的复合材料。
另外，第23本发明是第22本发明的多层电路基板，上述热固化性树脂包含：环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、有机硅树脂、异氰酸酯树脂、聚亚苯基醚树脂、聚苯醚树脂、含氟树脂以及三聚氰胺树脂中的1种以上。
根据本发明，能够提供一种阻抗不匹配不会发生、并且稳定地驱动高频的、高性能的多层电路基板的制造方法及多层电路基板。
附图说明
图1(a)是表示本发明实施形态1中的双面电路基板的制造方法的图，(b)是表示本发明实施形态1中的双面电路基板的制造方法的图。
图2(a)是表示本发明实施形态1中的多层电路基板的制造工序的剖面图，(b)是表示本发明实施形态1中的多层电路基板的制造工序的剖面图，(c)是表示本发明实施形态1中的多层电路基板的完成状态的剖面图。
图3是示意表示本发明实施形态1中的多层电路基板的内层部分的高频特性评价部分(带状线结构)的剖面图。
图4(a)是示意表示本发明实施形态1中的多层电路基板的内层部分的高频特性评价部分(带状线结构)的剖面图，(b)是示意表示本发明实施形态1中的多层电路基板的内层部分的高频特性评价部分(带状线结构)的剖面图，(c)是示意表示本发明实施形态1中的多层电路基板的内层部分的高频特性评价部分(带状线结构)的剖面图。
图5是本发明实施形态1中的多层基板的2个信号布线夹在接地布线当中的部分的剖面图。
图6是本发明实施形态1中的采用多个层结构的多层电路基板的制造时的剖面图。
图7是本发明实施形态1中的用2个多层电路基板夹住的情况的多层电路基板的制造时的剖面图。
图8(a)是表示根据过去技术的多层电路基板的制造工序的剖面图，(b)表示根据过去技术的多层电路基板的制造工序的剖面图，(c)是表示根据过去技术的多层电路基板的完成状态的剖面图。
图9(a)是示意表示根据过去技术的多层电路基板的内层部分结构的剖面图，(b)是示意表示根据过去技术的多层电路基板的内层部分结构的剖面图，(c)是示意表示根据过去技术的多层电路基板的内层部分结构的剖面图。
标号说明
1a、1b、1c芳香族聚酰胺环氧片材(预浸料)
2导电糊剂
3电路图形
4a、4b金属箔(铜箔)
5a、5b双面电路基板
10、10a、10b、10c、10d、10e预浸料
20导电糊剂
30电路图形
40a、40b金属箔
50、50a、50b、50c、60a、60b双面电路基板
61 4层电路基板
62 8层电路基板
70a、70b多层电路基板
G1、G2接点布线
S1、S2、S3信号布线
具体实施方式
下面，用图来说明本发明的实施形态。
(实施形态1)
用图1、图2来说明本发明实施形态1的多层电路基板的制造顺序。
首先，用图1来说明在8层电路基板制作时所使用的双面电路基板的制造方法。
图1(a)是双面电路基板的层叠剖面图，在图1(a)中，10是由对厚度80μm的玻璃布浸渍添加了填充剂的环氧树脂的复合材料制成的玻璃环氧片材(下面称为预浸料)。预浸料10的树脂量使用54wt％的材料。预浸料10在利用激光等加工而形成的穿通孔中填充由Cu粉末和热固化型环氧树脂组成的导电糊剂20。
然后，在预浸料10的两面分别配置厚度为12μm的铜箔40，通过热压从两面进行加热加压(200℃、50kg/cm2)。在经过热压之后，通过刻蚀利用两面的铜箔40形成电路图形30，从而完成双面电路基板50。
图1(b)是制作完成的双面电路基板50的剖面图。
形成在双面电路基板50的两面上的电路图形30通过向设置在预浸料10的规定位置上的穿通孔中填充的导电糊剂20进行电连接。
然后，利用图2来说明本实施形态1的8层基板的多层化工序。
图2(a)是8层基板的层叠剖面图。在图1(a)中，10a、10b、10c、10d的任何一个都是由对100μm的玻璃布浸渍添加了填充剂的环氧树脂的复合材料制成的预浸料。预浸料10a、10b、10c、10d的树脂量使用60wt％的材料。预浸料10a、10b、10c、10d具有用激光等进行加工而形成的穿通孔，并向该穿通孔填充由Cu粉末和热固化型环氧树脂组成的导电糊剂20。
双面电路基板50a、50b、50c的电路图形30在经过热压时压入预浸料10a、10b、10c、10d的两个主面或者一个主面。虽然在经过热压之后的预浸料10a、10b、10c、10d的厚度与进行热压前相比分别变薄，但是受到该电路图形30压入的影响，会变得更薄。另外，因为与预浸料10a、10b、10c、10d对向的双面电路基板50a、50b、50c的电路图形30的各布线宽度不同，所以电路图形30的压入影响对于每个预浸料10a、10b、10c、10d都不同，则厚度的变化也不同。
另外，因为经过热压之后的预浸料10a、10b、10c、10d的厚度比形成双面电路基板50a、50b、50c的预浸料要厚，所以层叠用预浸料10a、10b、10c、10d的树脂量的百分比大于双面电路基板50a、50b、50c的预浸料。
首先，如图2(a)所示，在作业平台(未图示)上，按照厚度12μm的金属箔40b、预浸料10d、双面电路基板50c、预浸料10c、双面电路基板50b、预浸料10b、双面电路基板50a、预浸料10a、金属箔40a的顺序来层叠。为了进行各自的定位，采用定位图形(未图示)，并利用图像识别等来定位并重叠。
然后，从最上面的金属箔40a的上面用加热的加热片等(未图示)来进行加热加压，使预浸料10a、10b、10c、10d的树脂成分熔融，并利用之后的树脂成分的固化，使双面电路基板50a、50b、50c、与金属箔40a、40b粘接。
另外，上述的多层化层叠的顺序也可以是下面的方法。
首先，如图2(a)所示，在作业平台(未图示)上，固定金属箔40b，将预浸料10d进行定位置并安装。然后，用加热片等(未图示)加热加压外周部，使预浸料10d的树脂成分熔融，然后使其固化，与金属箔40b固定。接着，将双面电路基板50c进行定位并安装，用加热片等(未图示)加热加压外周部，使预浸料10d的树脂成分熔融，然后使其固化，与预浸料10d固定。同样地反复该顺序所期望的次数，最后安装金属箔40a，用加热片等(未图示)加热加压外周部，使预浸料10a的树脂成分熔融，然后使其固化，将金属箔40a与预浸料10a固定。
接着，用热压从多层化层叠的电路基板组的上下两面进行加热加压(200℃、50kg/cm2)。通过这样，预浸料10a、10b、10c、10d使双面电路基板50a、50b、50c与金属箔40a、40b粘接。与此同时，双面电路基板50a、50b、50c的各电路图形30与金属箔40a、40b之间，利用向夹在它们之间的预浸料10a、10b、10c、10d的穿通孔中填充的导电糊剂2来进行内部通路连接。
图2(b)是表示热压工序后的电路基板组的剖面图。
通过选择性地对图2(b)所示的电路基板组的最外层的金属箔40a、40b进行刻蚀，形成电路图形30，一下子得到8层电路基板。
图2(c)表示刻蚀之后制作的8层电路基板的剖面图。
如果观察图2(c)的制作完成的8层电路基板的剖面，则多层化层叠时作为心材使用的双面电路基板50a、50b、50c的绝缘层的厚度t1，都成为相同的厚度。这是因为如图1所说明的那样，用铜箔40夹住预浸料10的两面，并从其上下两面进行加热加压，制作作为心材所使用的双面电路基板50a、50b、50c。
另一方面，因为在作为心材所使用的双面电路基板50a、50b、50c上形成的电路图形30压入预浸料10b和10c的两主面，分别埋设在预浸料10b和10c内，所以它们的厚度t2在经过热压之后变薄。
另外，因为预浸料10a、10d在单侧配置金属箔40a、40b，而在一个侧配置双面电路基板50a、50c，所以仅单侧电路图形30压入，埋设在预浸料10a、10d内。因此，如果设经过热压之后的预浸料10a、10d的厚度为t3，则各绝缘层的厚度关系为：t1＜t2＜t3。
这里，t1为最薄的是因为，制作双面电路基板50a、50b、50c时所用的预浸料10的玻璃布的厚度比多层化层叠时所用的预浸料10a、10b、10c、10d的玻璃布的厚度要薄。
接着，关于上述t1和t2的厚度关系，实际制作基板加以确认。
图3是示意表示以上说明了的多层电路基板的内侧部分的一部分的部分剖面图。该结构是示意表示例如取出图2(c)所示的双面电路基板50a和预浸料10a的层叠状态的一部分的情况。
在图3中，双面电路基板是在预浸料131的两主面上具有接地布线G1和信号布线S1的基板，预浸料132在一个主面上具有接地布线G2，在与双面电路基板接合的一侧上信号布线S1压入，是具有将信号布线S1埋设在预浸料132内的结构。信号布线(带状线)S1形成于对向的接地布线G1和接地布线G2之间，使其阻抗为50Ω。另外，设信号布线S1的长度为30mm。
另外，在图3中，t1是作为心材所使用的双面电路基板的预浸料131的厚度，t2′是多层化层叠后的预浸料132的厚度。另外，t2是从多层化层叠后的预浸料132的厚度t2′中减去埋设在预浸料132内的信号布线S1的电极线的厚度t0后的部分，是随信号布线S1的线宽、即向预浸料132压入的程度而变化的量。另外，制作双面电路基板时所用的预浸料的玻璃布的厚度比多层化层叠时所用的预浸料的玻璃布的厚度要薄。
另外，在上述结构中，双面电路基板50a、50b、50c相当于本发明的双面电路基板。另外，预浸料10a、10b、10c、10d和132相当于本发明的预浸料片材。另外，预浸料131相当于本发明的基板本体。再者，电路图形30、接地布线G1、G2和信号布线S1相当于本发明的电极线。
另外，在热压前的状态下重合的、将双面电路基板50a、50b、50c和预浸料10a、10b、10c、10d进行多层化层叠的电路基板组相当于本发明的层叠体。另外，图2(c)所示的、完成后的多层电路基板的双面电路基板50a、50b、50c和预浸料10a、10b、10c、10d的层叠结构，或者图3所示的双面电路基板和预浸料的层叠结构，相当于本发明的层结构。再者，在本实施形态中，虽然双面电路基板是采用在各主面上设置接地布线G1和信号布线S1作为电极线的结构，但是本发明的双面电路基板不仅限于利用电极线来形成的布线图形的用途。即两面都可以是信号布线或者接地布线。
制作30块包含图3所示的内层部分的、相同规格的多层电路基板，分别测定每块基板的特性阻抗和上述的厚度t1、t2。
测定与制作出的各基板有关的厚度t1、t2的结果是：虽然t1的偏差最大为5μm，但是t2的偏差最大为20μm。即双面电路基板中所使用的预浸料131的厚度的偏差比多层化层叠时所使用的预浸料132的厚度的偏差要小。这可以认为是因为在制成整个多层电路基板前完成了双面电路基板，所以预浸料131在制成多层电路基板时不受到信号布线S1的压入的影响。另外，t1的偏差最大为5μm的值非常小，所以可以说信号布线S1和接地布线G1的距离能够一定。
接着，如果测定这些基板的特性阻抗，则在50～52Ω范围内，偏差小，是非常好的。
如用过去例所说明的那样，如果绝缘层即预浸料间的厚度、正确地说双面电路基板的布线与其下层的预浸料之间的距离产生偏差，则特性阻抗值发生大的变化，这样会出现不匹配的现象，会对安装的半导体元件等电子元器件的动作产生影响。
在本实施形态的多层电路基板中，特性阻抗的偏差能够控制在很小的范围内，其理由如下。
多层电路基板的内层部分的特性阻抗取决于电路图形30间的距离，特别在图3所示的结构中，在双面电路基板的预浸料131厚度t1和通过信号布线S1的预浸料132(的一部分的)厚度t2之间，与图2(c)的情况相同，保持着t1＜t2的关系。这意味着，对于特性阻抗，厚度更小的双面电路基板侧的厚度的作用更大。这抑制了特性阻抗的偏差。
下面更详细进行说明。在过去例中，如图9(a)～9(c)所示，与双面电路基板接合的一侧的预浸料91侧的厚度通常比双面电路基板的预浸料90的厚度要小。这意味着，即在过去例的特性阻抗中，厚度更小的预浸料90侧的厚度的作用更大。
然后，在制造整个多层电路基板时，由于该预浸料90受到线宽为各种各样的布线图形压入的影响，所以其厚度t2会产生很大的偏差。该偏差是使特性阻抗产生不匹配的原因。
本发明着眼于这一点，如上所述，使双面电路基板的预浸料131厚度t1小于通过信号布线S1的预浸料132(的一部分的)厚度t2。这时，在特性阻抗中，因为厚度更小的双面电路基板侧的厚度的作用变大，并且双面电路基板的预浸料131在制造整个多层电路基板前固化了，所以信号布线S1本身不会发生压入，因此上述厚度t1不会产生偏差。因而，利用具有稳定厚度的双面电路基板的影响，能够抑制特性阻抗的偏差。
接着，为了进一步验证根据上述实测的结果，考虑使上述厚度t2的条件改变的模型，用电路仿真器ADS(アジレントテクノロジ一公司)进行了仿真。在该仿真中，在特性阻抗的基准值为50Ω和75Ω两种、并且预浸料的介电常数ε为4.6、3.7两种的情况下，在两者中得到使厚度t2变化的情况下的计算值Z(Ω)，从而求得偏差的程度。预浸料131的厚度t1固定为一定的100μm。
另外，双面电路基板侧的厚度t1固定为一定的100μm，信号布线S1的厚度t0也可以为12μm、18μm、35μm这3种。
根据这些条件，像在图4(a)、(b)、(c)中分别示意表示的模型那样，在t1＞t2、t1＝t2、t1＜t2的条件下，求得偏差的程度。结果由(表1)(表2)来表示。
Figure G05847261820070801D000131
上述表1是表示：在预浸料的介电常数ε＝4.6的情况下，对于每个内部布线S1的厚度t0，在t1＞t2、t1＝t2、t1＜t2的各种条件下的特性阻抗Z的相对于基准值的偏差。如(表1)所示，例如内部布线S1的厚度t0为18μm、且特性阻抗为75Ω的情况下，即使t1和t2的差的绝对值同样为20μm，但是t1＞t2时(偏差量-2.44％)和t1＜t2时(偏差量1.65％)的偏差程度也是不同的，t1＜t2的情况能够将特性阻抗的偏差抑制得较低。即使差在20μm以下变化，t1＜t2的情况也能够将特性阻抗的偏差抑制得较低，该倾向在内部布线S 1的厚度t0为12μm且特性阻抗为50Ω的、线宽W更宽的情况下也相同。即不取决于内部布线S 1的线宽。另外，即使是内部布线t0的3种厚度的情况下，也维持着该倾向。因此，不取决于内部布线的形状，能够得到抑制特性阻抗的偏差的效果。
这样，我们知道了即使厚度差相同，但t1＜t2的情况下相对于基准值的偏离较小，能够抑制特性阻抗的偏差。
Figure G05847261820070801D000141
上述表2是表示：在预浸料的介电常数ε＝3.7的情况下，内部布线S 1的厚度t0与表1条件相同，使预浸料的厚度t1、t2以与表1相同的百分比变化时的、特性阻抗Z的相对于基准值的偏差。
我们知道了基本上表示与(表1)相同的倾向，t1＜t2的情况可以抑制特性阻抗的偏差。
这样，通过采用将偏差小且均匀的双面电路基板的预浸料131的厚度t1作为基准值、并且使t1＜t2的关系成立的层结构，从而能够提供一种抑制特性阻抗的偏差、稳定地驱动高频的多层电路基板。
然后，再次参照图3，考虑用于抑制特性阻抗的偏差的更适当的条件。
本来，使多层电路基板稳定工作的最适当的条件是：使制作多层电路基板后的双面电路基板的预浸料131的厚度t1、与预浸料132的信号布线S1正下方部分的厚度t2一致，使特性阻抗的偏移量为0。
但是，在制造时产生误差，厚度t1和t2达到一致的情况是很罕见的，在完成了的多层电路基板内，预浸料的厚度不可避免存在t1＜t2或者t1＞t2的关系。
因此，为了将制造时的误差尽量地保持在上述t1＜t2的范围内，预先设定使双面电路基板的预浸料的厚度小于理想值的条件。即，如果完成了的多层电路基板内的预浸料的厚度的关系为t1≤t2，则即使制造时产生厚度的错误，也能够得到抑制特性阻抗偏差的效果。
没有误差的情况的、多层电路基板的内层部分的理想条件是，当双面电路基板的信号布线S1的厚度为t0，且预浸料132的厚度为t2′时，满足
(数学式2)
t2＝t2′-t0＝t1
因为考虑到误差的条件为t2≥t1，因此将其代入(数学式2)，则满足
(数学式3)
t2′≥t1+t0
因为成为双面电路基板的基板本体的预浸料131、以及信号布线S1的厚度在制造多层电路基板时受到的变化较少，所以为了满足该条件，只要规定预浸料132的厚度t2′即可。
另一方面，如图2(c)所示，因为电路图形30具有各种各样的线宽、面积，所以不能唯一确定其厚度t0。例如，在线宽更大的情况下，由于向预浸料的压入少，因此理论上厚度必须在t0以下。因此对于t0必须乘上考虑了线宽、面积等的系数k(0＜k≤1)。但是，实质上系数k也可以近似为1。
另外，因为希望确保预浸料132的厚度t2′必须是大于成为双面电路基板的基板本体的预浸料131的厚度t1的厚度，所以对于t1要乘上考虑这一点的系数α(1≤α)。
如果将预浸料132的厚度t2′定义为
(数学式1)
t2′＝α·t1+k·t0
则能够得到满足上述(数学式3)条件的、能够抑制特性阻抗的偏差的多层电路基板的制造条件。
另外，希望系数α实质上大于1，进入预测范围的误差程度、具体是上限为1.05的程度。如表1、表2中所示的例子，如果t1＝100μm，则例如为表1的t0＝18μm的情况，则得到t2′＝1.05×100(μm)+18(μm)＝123，t2＝105(μm)。即使由于制造误差而使t2小于该值，也意味着其很接近基准值，能够将特性阻抗的偏差抑制得更小。另外，因为即使t2大于该值，它也是小于偏离量的、且在t1＜t2的范围内变动的值，所以比起过去例能够将特性阻抗的偏差抑制得较小。
另外，在上述结构中，必须要保证双面电路基板的精度。因此，在使预浸料131的厚度t1均匀化的情况下，可以用向片状的材料(例如聚酰亚胺薄膜)的上下涂敷粘接剂的材料，制作图2所示的双面电路基板50a、50b、50c。
另外，根据目的不同，通过改变图2(a)～(c)所示的双面电路基板50a、50b、50c的介电常数，还能够提供一种高性能的基板。根据使图1所示的预浸料10浸渍的热固化性树脂材料的种类，能够改变双面电路基板50a、50b、50c的介电常数。例如，作为是预浸料10浸渍的热固化性树脂，通过使用环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、有机硅树脂、异氰酸酯树脂、聚亚苯基醚树脂、聚苯醚树脂、含氟树脂以及三聚氰胺树脂中的至少1种以上的组合，能够制作具有所希望的介电常数的双面电路基板50a、50b、50c。
特别是在重视阻抗匹配的多层电路基板中，最好使双面电路基板50a、50b、50c的介电常数大于预浸料10a、10b、10c、10d。
另外，在重视信号传送速度的多层电路基板中，最好使双面电路基板50a、50b、50c的介电常数小于预浸料10a、10b、10c、10d。
另外，在制作作为心材使用的双面电路基板50a、50b、50c时用的预浸料10，虽然使用的是树脂浸渍量为54wt％的材料，但是也可以使用其它树脂浸渍量的材料。作为制作双面电路基板50a、50b、50c使所用的预浸料，最好采用树脂浸渍量为45～70wt％的材料。
如果作为心材使用的双面电路基板50a、50b、50c中使用的预浸料的树脂浸渍量低于45wt％，则由于树脂太少，使电路埋入性变差，会发生泛白现象(在基板内部产生空穴的现象)。如果产生泛白部，则在元器件安装时的回流工序中基板有膨胀并损坏的可能。另外，如果树脂浸渍量高于70wt％，则在加热加压时产生树脂流，连结用的导电糊剂流动，使得连接不稳定。
另外，层叠多层化时使用的预浸料10a、10b、10c、10d，虽然使用树脂浸渍量为60wt％的材料，但是也可以使用其它树脂浸渍量的材料。作为层叠多层化时使用的预浸料，最好使用树脂浸渍量为55～80wt％的材料。
如果层叠多层化时使用的预浸料的树脂浸渍量低于55wt％，则树脂太少，而使电路埋入性变差，并发生泛白现象(在基板内部产生空穴的现象)。另外，如果树脂的浸渍量高于80wt％，则加热加压时会产生树脂流。
另外，在本实施形态1中，作为预浸料虽然采用使玻璃布浸渍添加了填充剂的环氧树脂的复合材料，但是也可以采用使以耐热性有机纤维或者无机纤维中的至少一种作为主成分的纺布或者无纺布浸渍热固化性树脂、成为半固化状态的复合材料。另外，预浸料最好是多孔质材料。
另外，高频电路的驱动用多层电路基板的内层中所使用的铜箔、即制作图1中所示的双面电路基板50时使用的铜箔40的表面粗糙度最好要小，其厚度最好要薄。
另外，图5表示2块双面电路基板将预浸料夹在中间、并存在夹在接地布线和接地布线之间的2个信号布线的多层电路基板的内层部分的剖面图。这样，即使是在接地布线G1、G2之间具有2个信号布线S1、S2的情况下，也制作出具有t1＜t2的关系的多层电路基板，通过这样能够提供一种稳定驱动高频的多层电路基板。这时，信号布线S1和信号布线S2可以在内层部分的主面内平行，也可以垂直。
另外，在制作本实施形态1的多层电路基板时，作为心材虽然使用一块双面电路基板，但是也可以用其它多层基板作为心材来使用。图6表示使用双面电路基板60a、60b、4层电路基板61、8层电路基板62的情况的多层电路基板的层叠剖面图。这时所使用的多层电路基板最好使用本发明的多层电路基板中的层结构，即使用如图3和图5所示的层叠双面电路基板和预浸料的结构。另外，通过改变各多层电路基板中所使用材料的介电常数，还能够提供一种性能高且多功能的电路基板。
另外，也可以用2块多层电路基板再进行多层化。图7表示用预浸料10再对完成了的2块多层电路基板70a、70b进行多层化的情况的层叠剖面图。这时的多层电路基板最好使用本发明的结构的多层电路基板。另外，在图7中，虽然只在多层电路基板70a、70b的单面上形成电路图形30，但是也可以使用在两面上形成电路图形的多层电路基板。
另外，在本实施形态1中所使用的电路基板虽然是糊剂连接的电路基板，但也可以是具有穿通孔结构、组合结构等的多层电路基板。
由上述说明可知，在驱动高速高频信号的多层电路基板中，通过使接地布线和信号线间的绝缘层的厚度均匀，而能够提供一种高性能的多层电路基板。特别是对于夹在接地布线和接地布线中的信号布线，通过在基板内使接地布线和信号布线的绝缘层的较薄一方的厚度为一定，能够容易地提供一种高性能的基板。即，也可以不考虑对于接地布线和信号布线间的绝缘层的厚度较厚一方的控制，基板的设计、制作变得容易，且能够提供一种稳定高速高频驱动用的多层基板。
工业上的实用性
与本发明相关的多层电路基板的制造方法和多层电路基板，能够提供一种特性阻抗不会发生不匹配、且能够稳定地驱动高频的高性能的多层电路基板及其制造方法，作为多层电路基板的制造方法和多层电路基板是有用的。

Claims (17)

1.一种多层电路基板的制造方法，其特征在于，
具有：
在两面上形成电极线图形的双面电路基板的至少一面上、层叠规定厚度的预浸料片材而制成层叠体的工序；
以及加热加压所述层叠体、完成在所述双面电路基板和所述预浸料片材的边界上向所述预浸料片材内埋设所述电极线的层结构的工序，以制造包含所述层结构作为至少一个内层的多层电路基板，
在制成所述层叠体的上述工序中，采用所述规定厚度的所述预浸料片材，使得所述双面电路基板的基板本体的厚度小于等于所述预浸料片材的不与所述双面电路基板对向一侧的面和埋设在完成了的所述层结构中的所述预浸料片材内的所述电极线之间的距离，
若假定所述预浸料片材的所述规定厚度为t2′，所述双面电路基板的所述基板本体的厚度为t1，所述电极线的厚度为t0，则满足
数学式1
t2′＝α·t1+k·t0的关系，其中，α是满足1≤α≤1.2的规定值，k是满足0＜k≤1的规定值。
2.如权利要求1中所述的多层电路基板的制造方法，其特征在于，
所述规定值α为1.05。
3.如权利要求1中所述的多层电路基板的制造方法，其特征在于，
所述层叠体是通过将多块双面电路基板、以及其它多块预浸料片材交替定位并重叠的工序而制成的，
所述层结构是通过对所述层叠体的上下两面加热加压、并使所述其它多块预浸料片材固化的工序而制成的。
4.如权利要求3中所述的多层电路基板的制造方法，其特征在于，
在制成所述层叠体的工序的最初和最后，具有配置铜箔、并配置所述其它多块预浸料片材使其与所述铜箔邻接的工序。
5.如权利要求3中所述的多层电路基板的制造方法，其特征在于，
代替所述多块双面电路基板，而采用多块具有2层以上的电路图形的电路基板。
6.如权利要求3中所述的多层电路基板的制造方法，其特征在于，
将用于制成所述层叠体的工序、以及将所述多块双面电路基板和其它多块预浸料片材交替定位并重叠的工序，
置换成在具有2层以上的电路图形的2块电路基板之间、夹住1块预浸料片材并使其重合的工序。
7.一种多层电路基板，其特征在于，
是包含由在两面上形成电极线图形的、由第1预浸料片材形成的双面电路基板和在所述双面电路基板的至少一面上层叠的第2预浸料片材构成的层结构作为至少一个内层的多层电路基板，
在所述双面电路基板和所述第2预浸料片材的边界上，向所述预浸料片材内埋设所述电极线，
所述双面电路基板的基板本体厚度小于等于所述第2预浸料片材的不与所述双面电路基板对向一侧的面、和埋设在所述第2预浸料片材内的所述电极线之间的距离，
若假定所述第2预浸料片材的所述规定厚度为t2′，所述双面电路基板的所述基板本体的厚度为t1，所述电极线的厚度为t0，则满足
数学式1
t2′＝α·t1+k·t0的关系，其中，α是满足1≤α≤1.2的规定值，k是满足0＜k≤1的规定值。
8.如权利要求7中所述的多层电路基板，其特征在于，
所述规定值α为1.05。
9.如权利要求7中所述的多层电路基板，其特征在于，
所述双面电路基板的一面上的电极线是信号线，与设有所述信号线的所述双面基板的面不同的面上的电极线是接地布线。
10.如权利要求7中所述的多层电路基板，其特征在于，
所述第2预浸料片材的厚度比起在形成所述双面电路基板的所述第1预浸料片材的厚度上增加所述双面电路基板的所述电极线的厚度要厚。
11.如权利要求7中所述的多层电路基板，其特征在于，
所述第2预浸料片材的树脂浸渍量比形成所述双面电路基板的第1预浸料片材的树脂浸渍量要多。
12.如权利要求11中所述的多层电路基板，其特征在于，
形成所述双面电路基板的所述第1预浸料片材的树脂浸渍量为45～70wt％。
13.如权利要求12中所述的多层电路基板，其特征在于，
所述第2预浸料片材的树脂浸渍量为55～80wt％。
14.如权利要求7中所述的多层电路基板，其特征在于，
所述第2预浸料片材的介电常数比形成所述双面电路基板的第1预浸料片材的介电常数要高。
15.如权利要求7中所述的多层电路基板，其特征在于，
所述第2预浸料片材的介电常数比形成所述双面电路基板的第1预浸料片材的介电常数要低。
16.如权利要求7中所述的多层电路基板，其特征在于，
所述第2预浸料片材和形成所述双面电路基板的第1预浸料片材是使以耐热性有机纤维或者无机纤维的至少一种为主成分的纺布或者无纺布浸渍热固化性树脂、且形成为半固化状态的复合材料。
17.如权利要求16中所述的多层电路基板，其特征在于，
所述热固化性树脂包含：环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、有机硅树脂、异氰酸酯树脂、聚亚苯基醚树脂、聚苯醚树脂、含氟树脂以及三聚氰胺树脂中的1种以上。
CN2005800472618A 2005-01-27 2005-01-27 多层电路基板的制造方法和多层电路基板 Expired - Fee Related CN101120623B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/001136 WO2006080073A1 (ja) 2005-01-27 2005-01-27 多層回路基板の製造方法、多層回路基板

Publications (2)

Publication Number Publication Date
CN101120623A CN101120623A (zh) 2008-02-06
CN101120623B true CN101120623B (zh) 2010-07-28

Family

ID=36740108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800472618A Expired - Fee Related CN101120623B (zh) 2005-01-27 2005-01-27 多层电路基板的制造方法和多层电路基板

Country Status (4)

Country Link
US (1) US20090032285A1 (zh)
JP (1) JP4819033B2 (zh)
CN (1) CN101120623B (zh)
WO (1) WO2006080073A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM292164U (en) * 2005-12-23 2006-06-11 Inpaq Technology Co Ltd Miniature electronic circuit protection element
US8723047B2 (en) 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
CN101031182A (zh) * 2007-03-23 2007-09-05 华为技术有限公司 印制线路板及其设计方法
US8549444B2 (en) * 2008-04-11 2013-10-01 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US8863046B2 (en) * 2008-04-11 2014-10-14 International Business Machines Corporation Controlling impedance and thickness variations for multilayer electronic structures
US20100200949A1 (en) 2009-02-12 2010-08-12 International Business Machines Corporation Method for tuning the threshold voltage of a metal gate and high-k device
KR101114058B1 (ko) * 2009-03-12 2012-03-13 다츠다 덴센 가부시키가이샤 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판
WO2011155162A1 (ja) * 2010-06-08 2011-12-15 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
KR20120067057A (ko) * 2010-12-15 2012-06-25 삼성전자주식회사 적어도 하나의 레이어를 포함하는 ｐｃｂ
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
US10297571B2 (en) 2013-09-06 2019-05-21 Toshiba Memory Corporation Semiconductor package
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
JP6627666B2 (ja) * 2016-07-07 2020-01-08 株式会社オートネットワーク技術研究所 回路基板及び電気接続箱
US10287506B2 (en) * 2016-11-21 2019-05-14 Beijing Huashi United Energy Technology and Development Co., Ltd Biomass liquefaction process, and fuel oils and chemical materials prepared by the same
KR102410197B1 (ko) * 2017-06-13 2022-06-17 삼성전자주식회사 전송 손실을 줄이기 위한 회로 기판 및 이를 구비한 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344130A (zh) * 2000-09-15 2002-04-10 神达电脑股份有限公司 六层电路板压合方法及其成品

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144957A (en) * 1980-04-15 1981-11-11 Matsushita Electric Works Ltd Manufacture of laminated board for multilayer printed wiring
US4900878A (en) * 1988-10-03 1990-02-13 Hughes Aircraft Company Circuit terminations having improved electrical and structural integrity
JPH0834348B2 (ja) * 1990-01-24 1996-03-29 新神戸電機株式会社 多層印刷配線板の製造法
JPH0748589B2 (ja) * 1990-05-15 1995-05-24 松下電工株式会社 多層プリント基板の製造方法
TW210422B (zh) * 1991-06-04 1993-08-01 Akzo Nv
US5365424A (en) * 1991-07-10 1994-11-15 Kenetech Windpower, Inc. High power laminated bus assembly for an electrical switching converter
US5219292A (en) * 1992-04-03 1993-06-15 Motorola, Inc. Printed circuit board interconnection
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5484647A (en) * 1993-09-21 1996-01-16 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JPH07111386A (ja) * 1993-10-12 1995-04-25 Hitachi Ltd 多層配線基板およびその製造方法
JP3231537B2 (ja) * 1994-03-09 2001-11-26 松下電器産業株式会社 多層基板の製造方法
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
US5566448A (en) * 1995-06-06 1996-10-22 International Business Machines Corporation Method of construction for multi-tiered cavities used in laminate carriers
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
KR100280298B1 (ko) * 1995-11-17 2001-02-01 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US5832596A (en) * 1996-12-31 1998-11-10 Stmicroelectronics, Inc. Method of making multiple-bond shelf plastic package
US6350387B2 (en) * 1997-02-14 2002-02-26 Teledyne Industries, Inc. Multilayer combined rigid/flex printed circuit board containing flexible soldermask
US5997983A (en) * 1997-05-30 1999-12-07 Teledyneindustries, Inc. Rigid/flex printed circuit board using angled prepreg
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6609297B1 (en) * 1997-12-11 2003-08-26 Ibiden Co., Ltd. Method of manufacturing multilayer printed wiring board
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
EP1121008B1 (en) * 1998-09-03 2008-07-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
KR19990073126A (ko) * 1999-05-26 1999-10-05 이형도 램버스용인쇄회로기판
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
US20020162685A1 (en) * 2001-05-07 2002-11-07 Jeffrey Gotro Thermal dissipating printed circuit board and methods
JP2003078244A (ja) * 2001-06-18 2003-03-14 Nitto Denko Corp 多層配線基板及びその製造方法
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
JP2003309378A (ja) * 2002-04-18 2003-10-31 Mitsubishi Electric Corp 信号伝送用多層配線板
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
JP2005051075A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
US7202419B2 (en) * 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344130A (zh) * 2000-09-15 2002-04-10 神达电脑股份有限公司 六层电路板压合方法及其成品

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP平1-222497A 1989.09.05
JP特开2001-7481A 2001.01.12
JP特开2003-309378A 2003.10.31

Also Published As

Publication number Publication date
JP4819033B2 (ja) 2011-11-16
JPWO2006080073A1 (ja) 2008-06-19
CN101120623A (zh) 2008-02-06
WO2006080073A1 (ja) 2006-08-03
US20090032285A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
CN101120623B (zh) 多层电路基板的制造方法和多层电路基板
CN103167727B (zh) 电路板及其制造方法
JP5121942B2 (ja) フレックスリジッド配線板及びその製造方法
US8735739B2 (en) Wiring board and method for manufacturing the same
US8934262B2 (en) Wiring board and method for manufacturing the same
CN101069459B (zh) 多层印刷线路基板及其制造方法
CN107211525A (zh) 用于印刷电路板的高速互连
EP2001271A2 (en) Method for making a multilayered circuitized substrate
CN101827494A (zh) 线路板及其制造方法
CN103517572A (zh) 布线板及其断开修复方法、布线形成方法和制造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US20120314389A1 (en) Wiring board and method for manufacturing same
US11019731B2 (en) Printed circuit board and method of fabricating the same
CN100558222C (zh) 多层布线板及其制造方法
US20170273195A1 (en) Recessed cavity in printed circuit board protected by lpi
US6834426B1 (en) Method of fabricating a laminate circuit structure
JP5075568B2 (ja) シールド付回路配線基板及びその製造方法
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
CN108419384B (zh) 半弯折印刷线路板及其制作方法
SE523150C2 (sv) Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
CN106664801A (zh) 用于制造电路载体的方法和用于电子器件的电路载体
US20120152595A1 (en) Multilayer printed circuit board and method of manufacturing the same
CN104604341A (zh) 布线基板及其制造方法
CN107567208A (zh) 一种印刷电路板制备方法及印刷电路板
KR100520261B1 (ko) Ｐｃｂ의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100728

Termination date: 20130127