JP2003309378A - 信号伝送用多層配線板 - Google Patents
信号伝送用多層配線板Info
- Publication number
- JP2003309378A JP2003309378A JP2002116169A JP2002116169A JP2003309378A JP 2003309378 A JP2003309378 A JP 2003309378A JP 2002116169 A JP2002116169 A JP 2002116169A JP 2002116169 A JP2002116169 A JP 2002116169A JP 2003309378 A JP2003309378 A JP 2003309378A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- wiring board
- multilayer wiring
- inner layer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 従来の多層配線板は、伝送ラインがグランド
／電源プレーンのアンチパッドから露出してインピーダ
ンス不整合、反射ノイズの増大、別層の伝送ラインと容
量結合してクロストークノイズの影響を受ける問題点が
あった。 【解決手段】 片面に信号用スルホール部側に内層クリ
アランス部を形成して設けられたグランド／電源プレー
ン層と、このグランド／電源プレーン層の反対面に前記
内層クリアランス面から一定の距離でセットバックされ
て設けられた伝送ライン信号配線とを備える多層配線板
用コア材を、前記内層グランド／電源プレーン間に前記
信号配線を挟んだ構造となるようプリプレグを介して複
数積層してなり、前記各グランド／電源プレーン層と前
記信号用スルホール部とは非接続にされるものである。
／電源プレーンのアンチパッドから露出してインピーダ
ンス不整合、反射ノイズの増大、別層の伝送ラインと容
量結合してクロストークノイズの影響を受ける問題点が
あった。 【解決手段】 片面に信号用スルホール部側に内層クリ
アランス部を形成して設けられたグランド／電源プレー
ン層と、このグランド／電源プレーン層の反対面に前記
内層クリアランス面から一定の距離でセットバックされ
て設けられた伝送ライン信号配線とを備える多層配線板
用コア材を、前記内層グランド／電源プレーン間に前記
信号配線を挟んだ構造となるようプリプレグを介して複
数積層してなり、前記各グランド／電源プレーン層と前
記信号用スルホール部とは非接続にされるものである。
Description
【０００１】
【発明の属する技術分野】この発明は、多層配線板の内
層グランド／電源プレーンに接続されない信号用スルホ
ール部に形成される内層クリアランス部と内層グランド
／電源プレーン間に挟まれた信号配線の構造に関するも
のである。
層グランド／電源プレーンに接続されない信号用スルホ
ール部に形成される内層クリアランス部と内層グランド
／電源プレーン間に挟まれた信号配線の構造に関するも
のである。
【０００２】
【従来の技術】図５は、従来の多層配線板の横断面面
（Ａ−Ａ）及び縦断面図（Ｂ−Ｂ）である。図中、１は
部品実装表面層、２は部品実装裏面層、３は信号用スル
ホール、４は内層クリアランス部（以下、アンチパッド
という）、５a，５b，５cはグランド／電源プレーン
層、６a，６b，７a，７bは高速信号用配線（以下、伝送
ラインという）、８は誘電体層である。
（Ａ−Ａ）及び縦断面図（Ｂ−Ｂ）である。図中、１は
部品実装表面層、２は部品実装裏面層、３は信号用スル
ホール、４は内層クリアランス部（以下、アンチパッド
という）、５a，５b，５cはグランド／電源プレーン
層、６a，６b，７a，７bは高速信号用配線（以下、伝送
ラインという）、８は誘電体層である。
【０００３】次に動作について説明する。高速信号伝送
を実現するために、伝送ラインとグランド／電源プレー
ン間を均一な厚さの誘電体で挟み構造になっており、伝
送ライン上下のグランド／電源プレーン間の誘電体厚さ
と伝送ラインの幅と厚さにより、インピーダンス整合を
図っている。
を実現するために、伝送ラインとグランド／電源プレー
ン間を均一な厚さの誘電体で挟み構造になっており、伝
送ライン上下のグランド／電源プレーン間の誘電体厚さ
と伝送ラインの幅と厚さにより、インピーダンス整合を
図っている。
【０００４】
【発明が解決しようとする課題】従来の多層配線板構造
では、多層配線板製造プロセスの積層工程で各層間のず
れが生じ、伝送ラインが該伝送ラインを挟むグランド／
電源プレーンのアンチパッドから露出してインピーダン
ス不整合による反射ノイズの増大及び該伝送ラインでは
ない別層の伝送ラインと容量結合してクロストークノイ
ズの影響を受けるという問題点があった。
では、多層配線板製造プロセスの積層工程で各層間のず
れが生じ、伝送ラインが該伝送ラインを挟むグランド／
電源プレーンのアンチパッドから露出してインピーダン
ス不整合による反射ノイズの増大及び該伝送ラインでは
ない別層の伝送ラインと容量結合してクロストークノイ
ズの影響を受けるという問題点があった。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、伝送ラインとグランド／電源プ
レーンを多層配線板用材料のコア材の両面に各々配置
し、これらのコア材とプリグレグを積層して多層配線板
にする際に生じる層間ずれがあっても伝送ラインがアン
チパッドから露出せず、インピーダンス整合とクロスト
ークノイズの抑制を図って、高速信号伝送を実現する多
層配線板を提供することを目的とする。
ためになされたもので、伝送ラインとグランド／電源プ
レーンを多層配線板用材料のコア材の両面に各々配置
し、これらのコア材とプリグレグを積層して多層配線板
にする際に生じる層間ずれがあっても伝送ラインがアン
チパッドから露出せず、インピーダンス整合とクロスト
ークノイズの抑制を図って、高速信号伝送を実現する多
層配線板を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る信号伝送
用多層配線板は、片面に信号用スルホール部側に内層ク
リアランス部を形成して設けられたグランド／電源プレ
ーン層と、このグランド／電源プレーン層の反対面に前
記内層クリアランス面から一定の距離でセットバックさ
れて設けられた伝送ライン信号配線とを備える多層配線
板用コア材を、前記内層グランド／電源プレーン間に前
記信号配線を挟んだ構造となるようプリプレグを介して
複数積層してなり、前記各グランド／電源プレーン層と
前記信号用スルホール部とは非接続にされるものであ
る。
用多層配線板は、片面に信号用スルホール部側に内層ク
リアランス部を形成して設けられたグランド／電源プレ
ーン層と、このグランド／電源プレーン層の反対面に前
記内層クリアランス面から一定の距離でセットバックさ
れて設けられた伝送ライン信号配線とを備える多層配線
板用コア材を、前記内層グランド／電源プレーン間に前
記信号配線を挟んだ構造となるようプリプレグを介して
複数積層してなり、前記各グランド／電源プレーン層と
前記信号用スルホール部とは非接続にされるものであ
る。
【０００７】また、この発明に係る信号伝送用多層配線
板は、前記グランド／電源プレーン層で形成される内層
クリアランス部の大きさが異なる多層配線板用コア材を
有するものである。
板は、前記グランド／電源プレーン層で形成される内層
クリアランス部の大きさが異なる多層配線板用コア材を
有するものである。
【０００８】この発明に係る信号伝送用多層配線板は、
前記多層配線板用コア材は、コア材の厚さを異にし、か
つプリプレグの厚さを内層グランド／電源プレーン間の
インピーダンス整合が図れるよう調整したものである。
前記多層配線板用コア材は、コア材の厚さを異にし、か
つプリプレグの厚さを内層グランド／電源プレーン間の
インピーダンス整合が図れるよう調整したものである。
【０００９】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示す多層配線板の断面図である。図にお
いて、１は部品実装表面層、２は部品実装裏面層、３は
信号用スルホール、４a，４b，４cはアンチパッド、５
a，５b，５cはグランド／電源プレーン層、６a，６b，
７a，７bは伝送ライン、９a，９b，９c，９dは誘電体層
の両面全域に銅箔を形成した多層配線板用材料のコア
材、１０a，１０b，１０cは多層配線板用材料のコア材
を接着する誘電体層で構成されるプリプレグ材である。
コア材９b，９cは、エッチング工程によりそれぞれ片面
にアンチパッド４a，４bを有したグランド／電源プレー
ン層５a，５bが、また反対面に伝送ライン６aと６b，伝
送ライン７aと７bが形成される。また、同様なエッチン
グ工程で、コア材９aの片面は部品実装表面層１、コア
材９dはアンチパッド４cを有したグランド／電源プレー
ン層５cと部品実装裏面層２が形成される。配線が形成
されたコア材９a，９b，９c，９dがプリプレグ材１０
a，１０b，１０cを介して積層され、穴明け工程、メッ
キ工程を経て、信号用スルホール３が形成される。
実施の形態１を示す多層配線板の断面図である。図にお
いて、１は部品実装表面層、２は部品実装裏面層、３は
信号用スルホール、４a，４b，４cはアンチパッド、５
a，５b，５cはグランド／電源プレーン層、６a，６b，
７a，７bは伝送ライン、９a，９b，９c，９dは誘電体層
の両面全域に銅箔を形成した多層配線板用材料のコア
材、１０a，１０b，１０cは多層配線板用材料のコア材
を接着する誘電体層で構成されるプリプレグ材である。
コア材９b，９cは、エッチング工程によりそれぞれ片面
にアンチパッド４a，４bを有したグランド／電源プレー
ン層５a，５bが、また反対面に伝送ライン６aと６b，伝
送ライン７aと７bが形成される。また、同様なエッチン
グ工程で、コア材９aの片面は部品実装表面層１、コア
材９dはアンチパッド４cを有したグランド／電源プレー
ン層５cと部品実装裏面層２が形成される。配線が形成
されたコア材９a，９b，９c，９dがプリプレグ材１０
a，１０b，１０cを介して積層され、穴明け工程、メッ
キ工程を経て、信号用スルホール３が形成される。
【００１０】図に示すように、伝送ライン６aと6bは、
その伝送ライン６a、6bの幅と厚さ、アンチパッド４a，
４bを有したグランド／電源プレーン層５a，５bに挟ま
れたコア材９bとプリプレグ１０bの誘電体層厚さとその
誘電体９b，１０bの誘電率でインピーダンスが整合され
る。ここで、伝送ライン６aは、アンチパッド４aに露出
しないようアンチパッド４aから一定の距離をセットバ
ックさせて配置している。伝送ライン７aと７bについて
も、伝送ライン６aと６bと同様にインピーダンスが整合
される。なお、伝送ライン６a、６b、７a、７bは高速信
号用に限るものではないことは論をまたない。
その伝送ライン６a、6bの幅と厚さ、アンチパッド４a，
４bを有したグランド／電源プレーン層５a，５bに挟ま
れたコア材９bとプリプレグ１０bの誘電体層厚さとその
誘電体９b，１０bの誘電率でインピーダンスが整合され
る。ここで、伝送ライン６aは、アンチパッド４aに露出
しないようアンチパッド４aから一定の距離をセットバ
ックさせて配置している。伝送ライン７aと７bについて
も、伝送ライン６aと６bと同様にインピーダンスが整合
される。なお、伝送ライン６a、６b、７a、７bは高速信
号用に限るものではないことは論をまたない。
【００１１】以上のように、コア材９bの両面にアンチ
パッド４aを有したグランド／電源プレーン層５aと伝送
ライン６aをアンチパッド４aから一定の距離でセットバ
ックさせる構成にするようにしているので、伝送ライン
６aがアンチパッド４aから露出せずインピーダンス整合
が図れ反射ノイズの軽減と伝送ライン７aとのクロスト
ークノイズを防止することで高速信号伝送を実現でき
る。
パッド４aを有したグランド／電源プレーン層５aと伝送
ライン６aをアンチパッド４aから一定の距離でセットバ
ックさせる構成にするようにしているので、伝送ライン
６aがアンチパッド４aから露出せずインピーダンス整合
が図れ反射ノイズの軽減と伝送ライン７aとのクロスト
ークノイズを防止することで高速信号伝送を実現でき
る。
【００１２】実施の形態２．図２は、この発明の実施の
形態２を示す多層配線板の断面図である。多層配線板の
構成は実施の形態１の図１とほぼ同じだが、コア材９c
の両面にアンチパッド４bを有したグランド／電源プレ
ーン層５bと伝送ライン７aをアンチパッド４bから一定
の距離でセットバックさせる構成にするようにしたもの
を更にそのセットバックの大きさを積層プロセスの製造
公差を見込んで伝送ライン１１ａ，１１ｂに移したもの
である。これにより、実施の形態１と同様な効果が得ら
れる。
形態２を示す多層配線板の断面図である。多層配線板の
構成は実施の形態１の図１とほぼ同じだが、コア材９c
の両面にアンチパッド４bを有したグランド／電源プレ
ーン層５bと伝送ライン７aをアンチパッド４bから一定
の距離でセットバックさせる構成にするようにしたもの
を更にそのセットバックの大きさを積層プロセスの製造
公差を見込んで伝送ライン１１ａ，１１ｂに移したもの
である。これにより、実施の形態１と同様な効果が得ら
れる。
【００１３】実施の形態３．図３は、この発明の実施の
形態３を示す多層配線板の断面図である。多層配線板の
構成は実施形態1の図2とほぼ同じだが、コア材９dに形
成されたアンチパッド４eの大きさを他のアンチパッド
４a，４bより小さくし、伝送ライン７aをアンチパッド
４eから露出させないようにしたものである。これによ
り、実施形態１と同様な効果が得られる。
形態３を示す多層配線板の断面図である。多層配線板の
構成は実施形態1の図2とほぼ同じだが、コア材９dに形
成されたアンチパッド４eの大きさを他のアンチパッド
４a，４bより小さくし、伝送ライン７aをアンチパッド
４eから露出させないようにしたものである。これによ
り、実施形態１と同様な効果が得られる。
【００１４】実施の形態４．図４は、この発明の実施の
形態４を示す多層配線板の断面図である。多層配線板の
構成は実施の形態１の図１とほぼ同じだが、コア材９e
の厚さを薄くし、プリプレグ１０dの厚さを厚くするこ
とで、グランド／電源プレーン層５b，５cに挟まれたコ
ア材９eとプリプレグ１０dの誘電体層厚さを変えずイン
ピーダンス整合が図れ反射ノイズが軽減される。また、
コア材９eの厚さを薄くしたことで、伝送ライン７a，７
bとグランド／電源プレーン層５bの結合容量が増し、伝
送ライン１２aとのクロストークンノイズが軽減され
る。
形態４を示す多層配線板の断面図である。多層配線板の
構成は実施の形態１の図１とほぼ同じだが、コア材９e
の厚さを薄くし、プリプレグ１０dの厚さを厚くするこ
とで、グランド／電源プレーン層５b，５cに挟まれたコ
ア材９eとプリプレグ１０dの誘電体層厚さを変えずイン
ピーダンス整合が図れ反射ノイズが軽減される。また、
コア材９eの厚さを薄くしたことで、伝送ライン７a，７
bとグランド／電源プレーン層５bの結合容量が増し、伝
送ライン１２aとのクロストークンノイズが軽減され
る。
【００１５】
【発明の効果】この発明は、以下に示すような効果を奏
する。
する。
【００１６】多層配線板用コア材の片面に内層グランド
／電源プレーンに接続されない信号用スルホール部に形
成される内層クリアランス部を有したグランド／電源プ
レーン層を、その反対面に内層クリアランス面から一定
の距離でセットバックさせた伝送ラインを配置し、複数
の該多層配線板用コア材をプリプレグを介して積層し、
内層グランド／電源プレーン間に信号配線を挟んだ構造
とすることで、信号配線が内層クリアランス部から露出
せずインピーダンス整合を図れることによる反射ノイズ
の軽減と該信号配線以外の信号配線とのクロストークノ
イズを防止できる。
／電源プレーンに接続されない信号用スルホール部に形
成される内層クリアランス部を有したグランド／電源プ
レーン層を、その反対面に内層クリアランス面から一定
の距離でセットバックさせた伝送ラインを配置し、複数
の該多層配線板用コア材をプリプレグを介して積層し、
内層グランド／電源プレーン間に信号配線を挟んだ構造
とすることで、信号配線が内層クリアランス部から露出
せずインピーダンス整合を図れることによる反射ノイズ
の軽減と該信号配線以外の信号配線とのクロストークノ
イズを防止できる。
【００１７】多層配線板用コア材の片面に内層グランド
／電源プレーンに接続されない信号用スルホール部に形
成される内層クリアランス部を有したグランド／電源プ
レーン層を、その反対面に内層クリアランス面から一定
の距離ででセットバックさせた伝送ラインを配置し、複
数の内層クリアランス部の大きさが異なる該多層配線板
用コア材をプリプレグを介して積層し、内層グランド／
電源プレーン間に信号配線を挟んだ構造とすることで、
信号配線が内層クリアランス部から露出せずインピーダ
ンス整合を図れることによる反射ノイズの軽減と該信号
配線以外の信号配線とのクロストークノイズを防止でき
る。
／電源プレーンに接続されない信号用スルホール部に形
成される内層クリアランス部を有したグランド／電源プ
レーン層を、その反対面に内層クリアランス面から一定
の距離ででセットバックさせた伝送ラインを配置し、複
数の内層クリアランス部の大きさが異なる該多層配線板
用コア材をプリプレグを介して積層し、内層グランド／
電源プレーン間に信号配線を挟んだ構造とすることで、
信号配線が内層クリアランス部から露出せずインピーダ
ンス整合を図れることによる反射ノイズの軽減と該信号
配線以外の信号配線とのクロストークノイズを防止でき
る。
【００１８】多層配線板用コア材の片面に内層グランド
／電源プレーンに接続されない信号用スルホール部に形
成される内層クリアランス部を有したグランド／電源プ
レーン層を、その反対面に内層クリアランス面から一定
の距離ででセットバックさせた伝送ラインを配置し、複
数のコア材の厚さが異なる該多層配線板用コア材を信号
配線を挟む内層グランド／電源プレーン間の距離をイン
ピーダンス整合が図れるようプリプレグ厚さ調整した構
造とすることで、インピーダンス整合が図れ反射ノイズ
を軽減されるし、グランド／電源プレーン層に近づいた
信号配線とグランド／電源プレーン層との結合容量が増
し該信号配線以外の信号配線とのクロストークノイズを
軽減できる。
／電源プレーンに接続されない信号用スルホール部に形
成される内層クリアランス部を有したグランド／電源プ
レーン層を、その反対面に内層クリアランス面から一定
の距離ででセットバックさせた伝送ラインを配置し、複
数のコア材の厚さが異なる該多層配線板用コア材を信号
配線を挟む内層グランド／電源プレーン間の距離をイン
ピーダンス整合が図れるようプリプレグ厚さ調整した構
造とすることで、インピーダンス整合が図れ反射ノイズ
を軽減されるし、グランド／電源プレーン層に近づいた
信号配線とグランド／電源プレーン層との結合容量が増
し該信号配線以外の信号配線とのクロストークノイズを
軽減できる。
【図１】 この発明の実施の形態１を示す多層配線板の
断面図である。
断面図である。
【図２】 この発明の実施の形態２を示す多層配線板の
断面図である。
断面図である。
【図３】 この発明の実施の形態３を示す多層配線板の
断面図である。
断面図である。
【図４】 この発明の実施の形態４を示す多層配線板の
断面図である。
断面図である。
【図５】 従来の多層配線板の横断面図及び縦断面図で
ある。
ある。
１ 部品実装表面層
２ 部品実装裏面層
３ 信号用スルホール
４，４a，４b，４c，４d，４e，４f アンチパッド
５a，５b，５c グランド／電源プレーン層
６a，６b 伝送ライン
７a，７b 伝送ライン
８ 誘電体層
９a，９b，９c，９d，９e 多層配線板用材料のコア材
１０a，１０b，１０c，１０d プリプレグ材
１１a，１１b 伝送ライン
１２a，１２b 伝送ライン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 立石 徹
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5E338 AA03 BB02 BB13 BB25 CC02
CC04 CC06 CD12 EE13
5E346 AA06 AA12 AA13 AA15 AA22
AA26 AA35 AA42 AA45 BB02
BB03 BB04 BB07 BB11 CC02
CC08 CC31 DD02 DD12 EE02
EE06 EE07 EE09 FF01 GG28
HH03
Claims (3)
- 【請求項１】 片面に信号用スルホール部側に内層クリ
アランス部を形成して設けられたグランド／電源プレー
ン層と、このグランド／電源プレーン層の反対面に前記
内層クリアランス面から一定の距離でセットバックされ
て設けられた伝送信号用配線とを備える多層配線板用コ
ア材を、前記内層グランド／電源プレーン間に前記伝送
信号用配線を挟んだ構造となるようプリプレグを介して
複数積層してなることを特徴とする信号伝送用多層配線
板。 - 【請求項２】 前記グランド／電源プレーン層で形成さ
れる内層クリアランス部の大きさが異なる多層配線板用
コア材を有することを特徴とする請求項１記載の信号伝
送用多層配線板。 - 【請求項３】 前記多層配線板用コア材はコア材の厚さ
を異にし、かつプリプレグの厚さを内層グランド／電源
プレーン間のインピーダンス整合が図れるよう調整した
ことを特徴とする請求項１または請求項２記載の信号伝
送用多層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116169A JP2003309378A (ja) | 2002-04-18 | 2002-04-18 | 信号伝送用多層配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116169A JP2003309378A (ja) | 2002-04-18 | 2002-04-18 | 信号伝送用多層配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309378A true JP2003309378A (ja) | 2003-10-31 |
Family
ID=29397091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116169A Pending JP2003309378A (ja) | 2002-04-18 | 2002-04-18 | 信号伝送用多層配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003309378A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2404092A (en) * | 2003-07-17 | 2005-01-19 | Hewlett Packard Development Co | Partially voided anti-pads |
| WO2006080073A1 (ja) * | 2005-01-27 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 多層回路基板の製造方法、多層回路基板 |
| US7276668B2 (en) * | 2004-02-17 | 2007-10-02 | Via Technologies, Inc. | Circuit board with mounting pads for reducing parasitic effect |
| KR100771268B1 (ko) | 2005-02-03 | 2007-10-29 | 인피니언 테크놀로지스 아게 | 신호 혼선 감소 기판 |
| JP2008513998A (ja) * | 2004-09-17 | 2008-05-01 | テラダイン・インコーポレーテッド | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー |
| JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
| US20090066624A1 (en) * | 2007-09-11 | 2009-03-12 | Samsung Electronics Co., Ltd. | Printed circuit board, display apparatus having a printed circuit board and method of manufacturing the printed circuit board |
| JP2011521439A (ja) * | 2008-05-26 | 2011-07-21 | 日本電気株式会社 | 多層基板 |
| WO2016163436A1 (ja) * | 2015-04-09 | 2016-10-13 | 株式会社村田製作所 | 複合伝送線路および電子機器 |
| CN108650777A (zh) * | 2018-05-16 | 2018-10-12 | 新华三技术有限公司 | 印制电路板及通信设备 |
-
2002
- 2002-04-18 JP JP2002116169A patent/JP2003309378A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141742B2 (en) | 2003-07-17 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Alternating voided areas of anti-pads |
| GB2404092A (en) * | 2003-07-17 | 2005-01-19 | Hewlett Packard Development Co | Partially voided anti-pads |
| US7276668B2 (en) * | 2004-02-17 | 2007-10-02 | Via Technologies, Inc. | Circuit board with mounting pads for reducing parasitic effect |
| JP2008513998A (ja) * | 2004-09-17 | 2008-05-01 | テラダイン・インコーポレーテッド | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー |
| JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
| JP4668277B2 (ja) * | 2004-10-29 | 2011-04-13 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
| JP4819033B2 (ja) * | 2005-01-27 | 2011-11-16 | パナソニック株式会社 | 多層回路基板の製造方法 |
| WO2006080073A1 (ja) * | 2005-01-27 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 多層回路基板の製造方法、多層回路基板 |
| JPWO2006080073A1 (ja) * | 2005-01-27 | 2008-06-19 | 松下電器産業株式会社 | 多層回路基板の製造方法、多層回路基板 |
| KR100771268B1 (ko) | 2005-02-03 | 2007-10-29 | 인피니언 테크놀로지스 아게 | 신호 혼선 감소 기판 |
| US20090066624A1 (en) * | 2007-09-11 | 2009-03-12 | Samsung Electronics Co., Ltd. | Printed circuit board, display apparatus having a printed circuit board and method of manufacturing the printed circuit board |
| US8254136B2 (en) * | 2007-09-11 | 2012-08-28 | Samsung Electronics Co., Ltd. | Printed circuit board, display apparatus having a printed circuit board and method of manufacturing the printed circuit board |
| US9930770B2 (en) | 2007-09-11 | 2018-03-27 | Samsung Display Co., Ltd. | Printed circuit board, display apparatus having a printed circuit board and method of manufacturing the printed circuit board |
| JP2011521439A (ja) * | 2008-05-26 | 2011-07-21 | 日本電気株式会社 | 多層基板 |
| WO2016163436A1 (ja) * | 2015-04-09 | 2016-10-13 | 株式会社村田製作所 | 複合伝送線路および電子機器 |
| JP6048633B1 (ja) * | 2015-04-09 | 2016-12-21 | 株式会社村田製作所 | 複合伝送線路および電子機器 |
| US9935352B2 (en) | 2015-04-09 | 2018-04-03 | Murata Manufacturing Co., Ltd. | Composite transmission line and electronic device |
| CN108650777A (zh) * | 2018-05-16 | 2018-10-12 | 新华三技术有限公司 | 印制电路板及通信设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505285B2 (en) | Main board for backplane buses | |
| US8889999B2 (en) | Multiple layer printed circuit board with unplated vias | |
| US8049118B2 (en) | Printed circuit board | |
| US6444922B1 (en) | Zero cross-talk signal line design | |
| JP5881400B2 (ja) | 高周波伝送線路 | |
| JP5506737B2 (ja) | 信号伝送回路 | |
| EP1443811A2 (en) | High speed circuit board and method for fabrication | |
| US7635814B2 (en) | Printed circuit board | |
| CA2690339A1 (en) | Split wave compensation for open stubs | |
| US20090294168A1 (en) | Printed circuit board | |
| WO2009028108A1 (en) | Multi-layer substrate | |
| WO2014115578A1 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
| US6484299B1 (en) | Method and apparatus for PCB array with compensated signal propagation | |
| JP2003309378A (ja) | 信号伝送用多層配線板 | |
| JP2006278429A (ja) | インターコネクト基板 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JPH0221672B2 (ja) | ||
| JP2007096159A (ja) | 多層プリント配線板 | |
| JP2006210748A (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
| JPH11150371A (ja) | 多層回路基板 | |
| JP4834937B2 (ja) | 高周波回路用多層配線板 | |
| TWI396480B (zh) | 改良過孔阻抗匹配之方法及結構 | |
| JP2006080162A (ja) | プリント配線基板 | |
| JP6222747B2 (ja) | 回路構造体 | |
| JPH06152137A (ja) | 多層プリント板構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040707 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |