JP2006278429A - インターコネクト基板 - Google Patents

Abstract

【課題】 高価な基板材料の使用を限定することによって、コスト低減と通信品質の向上とを両立させた、インターコネクト基板を実現する。
【解決手段】 高周波信号の伝送線路を有する低誘電率の第１の基板７と、第１の基板７の周囲に配置され第１の基板７よりも高誘電率の第２の基板６と、第１の基板７と第２の基板６との境界線の周囲に設けられ接地された導電性シールド壁８とを、一体的に成形し多層に積層されたプリント配線基板と、第１の基板７に装着され、高周波信号を処理する基板が接続される高速伝送信号用コネクタ５と、第２の基板に装着され、低周波信号を処理する基板が接続される複数の低速信号伝送用コネクタ３,４とを備える。
【選択図】 図２

Description

この発明は、複数のプリント配線基板を相互接続し、各プリント配線基板に搭載されたプロセッサ間で、高速に信号伝送を行うマザーボード用のインターコネクト基板に関する。

近年、プロセッサの演算量や演算処理速度の増加により、プロセッサ間を接続するインターコネクト基板の信号伝送速度が高速化している。これに伴い、信号波形の乱れが少なく、かつ伝送損失の少ないものが要望されている。
この種のインターコネクト基板で用いられる高速伝送用プリント配線基板として、基板内層の信号回路線とグランド回路層との間に空気層をもうけ、誘電率および誘電正接を低下させることにより、波形変形および信号伝送損失を減少させて、高周波特性を良好にした構造が知られている（例えば、特許文献１参照）。

特開２００３−１３３６６１号公報（第４図）

従来のインターコネクト基板は基板内層に空気層を設けるので、高度な加工技術を要し、また十分な強度を得られない可能性がある。このため、実用化が困難であって量産性に乏しい。したがって、通常は、基板全面に高周波特性に適合した誘電率を有する基板材料を用いている。

しかしながら、この種の基板材料は、従来バス用に用いられていた一般的な基板材料に比べて高価であり、用途が限定されるので、入手性や量産性が悪くコスト低減効果が低いという問題があった。
なお、全ての基板材料を、高周波特性に適合した誘電率を持つものとする必要は無く、従来のバスラインであれば、一般的な誘電率をもつ基板材料で十分であった。

この発明は係る課題を解決するために成されたものであり、高価な基板材料の使用を限定することによって、コスト低減と通信品質の向上とを両立させた、インターコネクト基板を実現することを目的とする。

この発明によるインターコネクト基板は、高周波信号の伝送線路を有する低誘電率の第１の基板と、前記第１の基板の周囲に配置され前記第１の基板よりも高誘電率の第２の基板と、前記第１の基板と前記第２の基板との境界線の周囲に設けられ接地された導電性シールド壁とを、一体的に成形し多層に積層されたプリント配線基板と、前記第１の基板に装着され、高周波信号を処理する基板が接続される高速伝送信号用コネクタと、前記第２の基板に装着され、低周波信号を処理する基板が接続される複数の低速信号伝送用コネクタと、を備え、前記高速伝送信号用コネクタは、前記第１の基板に形成されるトリプレート線路に接続されたものである。

この発明によれば、高周波特性に適合した高価な基板材料の面積を、インターコネクト基板上の導電性シールド壁で囲まれた特定領域に限定することによって、基板全体を低価格化するとともに、基板間のクロストークを抑圧する効果がある。

実施の形態１．
以下、図を用いてこの発明に係る実施の形態１について説明する。
図１は、実施の形態１によるインターコネクト基板を示す斜視図であり、図１（ａ）はインターコネクト基板とドータボードの接続形態を示す図、図１（ｂ）はインターコネクト基板に設けられたコネクタ５の接続形態を示し、図１（ｃ）はコネクタ基板の一部を示す図である。
図において、インターコネクト基板１は、高速インターコネクト用のプリント配線基板を構成している。インターコネクト基板１は、各スロット２００に、低周波数の低速伝送信号を伝送する低速インターコネクト用のコネクタ３（Ｊ１コネクタ）およびコネクタ４（Ｊ２コネクタ）と、高周波数の高速伝送信号を伝送する高速インターコネクト用のコネクタ５（Ｊ０コネクタ）とを備える。インターコネクト基板１はラック（図示せず）に収納される。コネクタ５はコネクタ３とコネクタ４の間に配置される。

インターコネクト基板１は、コネクタ３、４、５を通じて、垂直に立設された複数のプリント配線基板２（以下、基板２）を、ドータボードとして接続する。各基板２は、側面にガイドレール（図示せず）が付設されて上述のラック内に固定される。
基板２は、コネクタ３およびコネクタ４に接続される低速系の信号処理回路とデータバスを備える。同時に、基板２は、コネクタ５に接続される高速系の信号処理を行う高速演算プロセッサと、高速データを伝送可能な高周波信号の伝送線路を備える。

図１（ｂ）に示すように、コネクタ５は、裏面に設けられたコネクタピンが、インターコネクト基板１と電気的および機械的に接続される。コネクタ５はコネクタ基板３１が嵌合する複数の嵌合溝３３を備えており、各嵌合溝３３のそれぞれに、各コネクタ基板３１が電気的および機械的に接続される。コネクタ基板３１はコネクタケース３２に収容されて、基板２に接続される。また、図１（ｃ）に示すように、コネクタ基板３１は複数の電極端子３４が設けられている。

図２は、インターコネクト基板１の構造を示す図であり、図２（ａ）は基板全体を示す上面図、図２（ｂ）は導電性シールド壁の構成を示す上面図である。
インターコネクト基板１は、各スロット２００にそれぞれ基板２を接続して、各基板２に搭載されたプロセッサ間で、低速伝送信号と高速伝送信号をそれぞれ伝送する共通のマザーボードとして機能する。
ここで、低速伝送信号は、インターコネクト基板１に設けられた例えばＩＥＥＥ規格Ｐ１０１４に基づくＶＭＥバスラインを介在として、ＤＣレベル〜１００ＭＨｚ程度の低速ビットレートのデータを基板内に伝送する。コネクタ３はＶＭＥバスライン４３に接続されて、アドレス、データなどを伝送する。コネクタ４はＶＭＥバスライン４４に接続されて、ユーザＩ／Ｏなどを入出力する。なお、低速伝送信号を伝送するバスラインはＶＭＥバスライン４３、４４に限ることはなく、コンパクトＰＣＩのような他の規格のバスラインであっても良く、要するに低速伝送信号用のバスラインを用いれば良いのである。
また、高速伝送信号は、インターコネクト基板１に設けられた高速伝送信号ラインを介在として、１Ｇｂｐｓ〜１０Ｇｂｐｓ程度の高速ビットレートのデータを基板内に伝送する。Ｊ０コネクタ５は高速伝送信号ライン４５に接続される。

図２（ａ）において、インターコネクト基板１は、第２のプリント配線基板６（以下基板６）と、第１のプリント配線基板７（以下基板７）を、一体的に成形して構成される。基板７は基板６に嵌め込まれるようにして、基板６内に配置されている。言い方を換えると基板７の周囲に基板６が配置されている。図の例では２枚の基板６の間に、１枚の基板７が挟みこまれた構造を示している。

基板６は、一般的な誘電率をもつ多層に積層した基板材料から成る。基板７は高周波特性に適合する多層に積層した低誘電率の基板材料から成る。基板６は、入手の容易な比誘電率４．６のガラスエポキシ系の基板材料を用いるのが好ましく、一般的に比誘電率は４〜５の間になる。基板７は、比誘電率３．７のガラスエポキシ系の基板材料を用いるのが好ましく、比誘電率を３〜４の間とするのが良い。したがって、基板６は基板７よりも低誘電率となる。

基板６には複数のコネクタ３が装着され、それぞれのコネクタ３が所定の間隔で平行に配列されている。コネクタ３は雌形コネクタであり、雄形コネクタのコネクタピンが嵌合されるコネクタピン穴１０が設けられている。コネクタピン穴１０には、各基板２に設けられたコネクタピンが嵌合されて、電気的および機械的に接続される。

また、基板６には複数のコネクタ４が装着され、それぞれのコネクタ４が所定の間隔で平行に配列されている。コネクタ３と同様、コネクタ３は雌形コネクタであり、雄形コネクタのコネクタピンが嵌合されるコネクタピン穴１０が設けられている。コネクタピン穴１０には、各基板２に設けられたコネクタピンが嵌合されて、電気的および機械的に接続される。

基板７には複数のコネクタ５が装着され、コネクタ３、４の間に挟まれて平行に配置されている。コネクタ５は雌形のコネクタであり、基板２に設けられた複数のコネクタ基板３１が図１（ｂ）で説明した嵌合溝３３に嵌合する。コネクタ基板３１は、図１（ｃ）で説明したように短冊状の複数の電極端子３４が配列されており、同じく嵌合溝３３内に配置された複数の電極端子（図示省略）とそれぞれ接触することによって、コネクタ基板７が嵌合溝３３に電気的および機械的に接続される。基板７はコネクタ５から入出力される高周波信号を伝送する高速伝送信号ラインを構成している。

また、基板７は、外周に沿って導電性シールド壁８が設けられる。図２（ｂ）に示すように、導電性シールド壁８は、所定の間隔で複数配列されたグランドビア９から構成される。各グランドビア９は、隣接するグランドビア９に対して、基板内における信号伝搬波長λの４分の１以下の間隔で配置されグランドに接続される。この導電性シールド壁は、基板７を伝搬する高周波信号が基板６へ漏れ出ることを抑制する、電磁界の遮蔽板として機能する。

図３はインタコネクト基板１の断面を示す図である。図３（ａ）は基板６と基板７によって一体的に成形された、図２（ａ）のインタコネクト基板１におけるＡＡ断面構造を示している。図３（ｂ）は基板７とコネクタ５の断面構造の詳細を示している。
図３（ａ）において、基板７にはグランドパターン２３で挟まれた高周波の高速伝送信号を伝送する信号線路２２が設けられている。信号線路２２とグランドパターン２３はトリプレート線路を構成する。信号線路２２は信号ビア１４に接続されている。信号ビア１４はコネクタ５の信号ピンに接続されている。グランドパターン２３はグランドビア１３とグランドビア９に接続されている。グランドビア１３はコネクタ５のグランドピンに接続されている。基板７の周囲はグランドビア９で囲まれている。

また、基板６には低周波の低速伝送信号を伝送する信号線路２１と、接地されたグランドパターン２３が設けられている。信号線路２１は信号ビア１５に接続され、信号ビア１５はコネクタ３、４の信号ピンに接続されている。グランドパターン２３はグランドビア１３に接続され、グランドビア１３はコネクタ３、４のグランド面に接続している。

図３（ｂ）において、コネクタ５は、最下部の信号ピン５２が基板７のピン穴に接続される。基板２に設けられたコネクタ基板３１は、嵌合溝３３を構成する導体５１に接続される。導体５１はコネクタ５の信号ピン５２を介して信号ビア１４に接続される。グランドピン９０はグランドパターン２３に接続され、接地される。グランドパターン２３はグランドビア９に接続される。すなわち、コネクタ５は、基板２に設けられたコネクタ基板３１を、基板７の嵌合溝３３に対して、電気的および機械的に接続する。基板７と基板６の間には隙間が所在し、この隙間には一体成形時に樹脂が充填される。その他の構成については、図３（ａ）で説明した通りである。

次に、インターコネクト基板１の一体化成形について簡単に説明する。
図４は、インターコネクト基板１の成形前後の形態を示す図である。図４（ａ）は一体化前の状態、図４（ｂ）は一体化後の状態を示す。
この一体化成形は、基板６を構成する基材６０と基板７を構成する基材７０を用いて、例えば次に示す（１）〜（４）のような工程順序で行う。
（１）基材６０と基材７０に対して、エッチングによって配線パターンを形成する。
また、基材６０と基材７０に対して、レーザでビアを穴加工した後、フィルドビア技術によって穴加工したビアをめっきで埋め込んだり、導電性ペーストを充填してビアを埋め込む。
（２）工程（１）の実施後、基材６０に基材７０を嵌め込むための溝６１を設ける。２つの基材６０を、間隙を空けて配置することによって、溝６１を設けても良い。基材６０の溝６１内に基材７０を嵌め込んで混成体を得る。基材６０と基材７０の混成体は、ガラスエポキシに樹脂を含浸した共通のプリプレグ８０の上に載せる。この際、基材７０の側面と基材６０の側面との隙間に、樹脂接着剤８１を充填する。
（３）工程（２）で得られた基材７０と基材６０の混成体を複数積層し、多層に積層された積層体を得る。各混成体の間には、プリプレグ８０を挟み込んで、混成体とプリプレグ８０を交互に配置する。基材７０と基材６０は、各層毎に共通のプリプレグ８０に積層される。
この際、各層の基材６０、７０にそれぞれ設けられたビアと、他の層の基材６０、７０にそれぞれ設けられたビアの位置とが同じ位置で重なるように、ビアの層間ずれを抑えて積層する。
（４）工程（３）で得られた積層体を、真空プレスによって加熱加圧し、積層成形して一体化する。

次に、インターコネクト基板１の機能について説明する。
インターコネクト基板１における各スロットのＪ１、Ｊ２コネクタ、およびＪ０コネクタに対して、ドータボードである基板２を装着する。インターコネクト基板１と基板２の高速伝送信号ラインは、予め基板７に接続されたコネクタ５にて入出力インタフェースが取れるように配線設計されている。

また、アドレスやデータ等を伝送する低速バスラインや、ユーザーＩ／Ｏは、基板６に接続された対応するコネクタ３、４にて、それぞれ入出力インタフェースが取れるように配線設計されている。

基板２で信号処理された低周波の低速伝送信号は、Ｊ１、Ｊ２コネクタ（コネクタ３、４）を通じてインターコネクト基板１に伝送され、インターコネクト基板１を介して他の基板２に伝送される。また、基板２は、Ｊ０コネクタ（コネクタ５）を通じて、インターコネクト基板１から伝送された高速伝送信号を生成する。生成された高速伝送信号は、インターコネクト基板１を介して、高周波信号を処理する他の基板２へ伝送される。

この実施の形態によるインターコネクト基板１は、高周波特性に適合する誘電率を持つ基板材料を、高速伝送ラインを備えた基板７に限定して使用することが可能となる。したがって、高価な基板材料の使用を限定出来るので、コスト低減の効果が得られる。

また、低周波信号を伝送処理する基板６と高周波信号を伝送処理する基板７を一体化して、１枚の基板を構成することにより、部品数が少なく簡素な構造のインターコネクト基板１を得ることができる。

さらに、基板６と基板７の間に導電性シールド壁８を構成し、基板７内の信号線路をトリプレート線路で構成することによって、基板６と基板７間の信号伝搬によって生じる、クロストーク等のノイズの影響を減らすことができる。これによって、例えば基板６を通じて基板２のバスを伝送されるデータに対し、基板７を伝送される高周波信号がノイズとして混入することを抑制し、ノイズの混入による基板内回路の信号の誤処理や、誤ったデータの伝送を防ぐことができる。

以上説明したように、この実施の形態によれば、高価な基板材料の使用面積を限定出来るので、コスト低減の効果が得られるとともに、インターコネクト基板上での高速信号伝送用コネクタと低速信号伝送用コネクタ間の、クロストークによるノイズの影響を減らすことができるという効果がある。

実施の形態２．
図５は実施の形態２におけるインターコネクト基板１００の構成を示している。
図において、インターコネクト基板１００は、基板６と基板７の間に、ガードパターン８０が設けられている。ガードパターン８０は、基板７の側面外周をメタライズすることによって構成される。その他の構成については、実施の形態１と同じである。

この実施の形態では、ガードパターン８０をメタライズで構成することにより、基板７の外周縁部にグランドビア９を設ける手間が省け、基板７の周囲をより簡便にシールドすることができる。ガードパターン８０は、基板７から基板６へ伝搬するノイズを抑圧するので、基板６と基板７間で生じるクロストークを防止することができる。
また、ガードパターン８０からの信号漏れがないので、実施の形態１に比べてより確実にシールドすることができる。

実施の形態１によるインターコネクト基板の構成を示した斜視図である。 実施の形態１によるインターコネクト基板の構成を示した平面図である。 実施の形態１によるインターコネクト基板の構成を示した断面図である。 実施の形態１によるインターコネクト基板の成形例を示す図である。 実施の形態２によるインターコネクト基板の構成を示した平面図である。

符号の説明

１ インターコネクト基板（マザーボード）、２ プリント配線基板（ドータボード）、３、４ コネクタ（低速伝送信号用コネクタ）、５ コネクタ（高速伝送信号用コネクタ）、６ 基板（第２の基板）、７ 基板（第１の基板）、８ 導電性シールド壁、９ グランドビア、２２ 信号線路、２３ グランドパターン、８０ ガードパターン。

Claims (4)

1. 高周波信号の伝送線路を有する低誘電率の第１の基板と、前記第１の基板の周囲に配置され前記第１の基板よりも高誘電率の第２の基板と、前記第１の基板と前記第２の基板との境界線の周囲に設けられ接地された導電性シールド壁とを、一体的に成形し多層に積層されたプリント配線基板と、
   前記第１の基板に装着され、高周波信号を処理する基板が接続される高速伝送信号用コネクタと、
   前記第２の基板に装着され、低周波信号を処理する基板が接続される複数の低速信号伝送用コネクタと、
   を備え、
   前記高速伝送信号用コネクタは、前記第１の基板に形成されるトリプレート線路に接続されたことを特徴とするインターコネクト基板。
2. 前記第１の基板は比誘電率３〜４の多層基板で構成され、前記第２の基板は比誘電率４〜５の多層基板で構成されて、前記第１、第２の基板の各層を共通のプリプレグに交互に積層して一体成形したことを特徴とする請求項１記載のインターコネクト基板。
3. 前記導電性シールド壁は、所定の間隔で配列された複数のグランドビアで構成されることを特徴とする請求項１もしくは請求項２に記載のインターコネクト基板。
4. 前記導電性シールド壁は、前記第２の基板の側面をメタライズして構成されることを特徴とする請求項１もしくは請求項２に記載のインターコネクト基板。

Images