CN1148110C - 八层电路板的压合方法及其成品 - Google Patents
八层电路板的压合方法及其成品Info
- Publication number
- CN1148110C CN1148110C CNB991236920A CN99123692A CN1148110C CN 1148110 C CN1148110 C CN 1148110C CN B991236920 A CNB991236920 A CN B991236920A CN 99123692 A CN99123692 A CN 99123692A CN 1148110 C CN1148110 C CN 1148110C
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- thickness
- insulating barrier
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种八层电路板,其第二层及第七层为接地层,第五层为电源层,而第一、三、四、六及八层为信号走线层,第四及第五层间设一厚度为0.1524mm的第一绝缘层、第三及第四层与第五及第六层间各设一厚度为0.1524mm的第二绝缘层、第二及第三层与第六及第七层间各设一厚度为0.1524mm的第三绝缘层以及第一及第二层与第七及第八层间各设一厚度为0.1143mm的第四绝缘层,各信号走线层之间达到阻抗匹配,而降低高速信号的反射及电磁波干扰。
Description
技术领域
本发明涉及一种八层电路板的压合方法及其成品,特别是涉及一种可降低高速信号的反射及电磁波干扰与适用于高速信号的八层电路板的压合方法及其成品。
背景技术
一般八层电路板,以电路板的工业标准厚度为1.2mm来说,其各层的排列方式如图1所示,该电路板的第一、三、四、六及八层为信号走线层S1、S2、S3、S4及S5,第二及七层为接地层GND1、GND2及第五层为电源层Power,且第一层及第八层为零件布设层,第四层与第五层之间隔着一厚度为0.2032mm(8mil,1mil=0.00254cm)的第一绝缘层H1压合,第四层与第三层及第五层与第六层之间分别隔着有一厚度0.1270mm(5mil)的第二绝缘层H2压合,第三层与第二层及第六层与第七层之间分别隔着一厚度为0.2032mm(8mil)的第三绝缘层H3压合,第二层与第一层及第七层及第八层之间分别隔着一厚度为0.0635mm(2.5mil)的第四绝缘层H4压合;一般来说,第一绝缘层H1与第三绝缘层H3为基材(core),第二及四绝缘层H2、H4为一聚酯胶片(prepreg),而如上所述的各层间的压合方式会使得电路板的第一层S1对电路板第二层GND1的阻抗值Rs1=电路板的第八层S5对电路板第七层GND2的阻抗值Rs5≈44欧姆(Ω),电路板第三层S2对电路板第二层GND1与电路板第五层Power的阻抗值Rs2=电路板第四层S3对电路板第二层GND及电路板第五层Power的阻抗值Rs3≈55欧姆(Ω),电路板第六层S4对电路板第五层Power与电路板第七层GND2的阻抗值Rs4≈51欧姆(Ω),由此我们可以看出,第一层S1(外层板)及第八层S5(外层板)的阻抗值Rs1及Rs5分别与第三层S2(内层板)及第四层S3(内层板)的阻抗值Rs2及Rs3相差11欧姆(Ω),而此一内外层板阻抗的差距会造成阻抗不匹配,导致当一高速信号在此一电路板中传输时,高速信号从外层,也就是零件布设层(如第一层或第八层)穿层至内层(如第三层板或第四层板)时,会导致该高速信号的信号反射,造成信号传输品质不良,在这里我们可以算出该高速信号的反射系数为
而且,因为该高速信号的反射会产生驻波,且该驻波会加强高速信号的电磁波辐射,使其磁通抵消作用变差,而造成过高的电磁波干扰,所以如果能使电路板的第一、三、四及八层为信号走线层S1、S2、S3及S5相对阻抗值Rs1、Rs2、Rs3、Rs5较接近或相同,将可降低反射系数,而使电磁波干扰减少。
另外,这种电路板在走高速信号时,其传输线路的阻抗值设计,也就是层与层之间的阻抗值,依照Intel设定的规格理论值最好应在55Ω±10%最好,也就是最好在49.5Ω~60.5Ω之间,但由以往电路板所算出的外层阻抗值Rs1(Rs5)=44Ω,内层阻抗值Rs2(Rs3)=55Ω、Rs4=51Ω,外层阻抗值远超出了此一范围,不适于走高速信号,所以如果使电路板的第一、三、四、六及八层为信号走线层S1、S2、S3、S4及S5的相对阻抗值Rs1、Rs2、Rs3、Rs4、Rs5在此范围将更适用于高速线路,而提高产品的利用价值,使布局时,因为阻抗已控制,所以当走线穿至不同层,并不需改变走线线宽来使阻抗匹配,提高布局的时效性。
发明内容
本发明的目的在于提供一种使各层信号走线层阻抗匹配,而达到降低高速信号的反射及电磁波干扰与适用于高速信号效果的八层电路板的压合方法及其成品。
实现本发明的目的的技术方案是:一种八层电路板的压合方法,该电路板的第二及七层为接地层,第五层为电源层,而第一、三、四、六及八层为信号走线层,其特征在于,该方法包括下列步骤:a.该电路板的第四层是隔着一厚度为0.1524mm(6mil)的第一绝缘层与电路板的第五层压合;b.步骤a中已压合的电路板的两表面是分别隔着一厚度为0.1524mm(6mil)的第二绝缘层与该电路板的第三及六层压合;c.步骤b中已压合的电路板的两表面是分别隔着一厚度为0.1524mm(6mil)的第三绝缘层与该电路板的第二及七层压合;d.步骤c中已压合的电路板的两表面是分别隔着一厚度为0.1143mm(4.5mil)的第四绝缘层与该电路板的第一及八层压合。
一种八层电路板,该电路板的第二及七层为接地层,第五层为电源层,而第一、三、四、六及八层为信号走线层,其特征在于:所述电路板还包括一第一绝缘层、两第二绝缘层、两第三绝缘层及两第四绝缘层;所述第一绝缘层位于电路板的第四层及第五层之间,其厚度为0.1524mm(6mil);各第二绝缘层分别位于电路板的第三层及第四层与第五层及第六层之间,其厚度为0.1524mm(6mil);各第三绝缘层分别位于电路板的第二层及第三层与第六层及第七层之间,其厚度为0.1524mm(6mil);各第四绝缘层分别位于电路板的第一层及第二层与第七层及第八层之间,其厚度为0.1143mm(4.5mil)。
由于本发明采用了以上的技术方案,将八层电路板第一、二及三绝缘层的厚度设计为0.1524mm(6mil),及第四绝缘层的厚度设计为0.1143mm(4.5mil),因此可使各信号走线层阻抗匹配,以及可达到降低高速信号的反射及电磁波干扰与适用于高速信号的效果。
附图说明
下面结合附图及实施例对本发明进行详细说明:
图1是已有技术八层电路板的各层间的压合及厚度示意图。
图2是本发明较佳实施例的各层间的压合及厚度示意图。
图3是本发明较佳实施例的局部之一示意图。
图4是本发明较佳实施例的局部之二示意图。
图5是本发明较佳实施例的局部之三示意图。
具体实施方式
如图2所示,本发明的八层电路板,该电路板的第二及七层为接地层GND1、GND2,第五层为电源层Power,及第一、三、四、六及八层为信号走线层S1、S2、S3、S4、S5,电路板的第一层S1及第八层S5是供电子零件布设,且各信号走线层S1、S2、S3、S4、S5多利用铜铂,此外,该电路板还具有:一第一绝缘层位于该电路板的第四层及第五层之间、两第二绝缘层分别位于该电路板的第三层及第四层与第五层及第六层之间、两第三绝缘层分别位于该电路板的第二层及第三层与第六层及第七层之间,及两第四绝缘层分别位于该电路板的第一层及第二层与第七层及第八层之间,该第一绝缘层与第三绝缘层为一基材(core),该第二绝缘层及第四绝缘层为一聚酯胶片(prepreg)。
如上所述,该电路板的各信号走线层S1、S2、S3、S4、S5的相对阻抗值最好相等或相近,且最好是在Intel规定的高速线路理论阻抗值49.5~60.5欧姆(Ω)范围内,因此可通过改变各绝缘层的厚度而使各信号走线层S1、S2、S3、S4、S5的相对阻抗值随之改变,而达到各层阻抗匹配的目的。另外,因八层电路板的压合方法,首先为第四层与第五层之间夹置第一绝缘层压合,接着第三层及第四层与第五层及第六层之间分别夹置一第二绝缘层后压合,然后在第二层及第三层与第六层及第七层之间分别夹置一第三绝缘层压合,最后在第一层及第二层与第七层及第八层之间分别夹置一第四绝缘层后压合,构成八层电路板,所以为了方便对称性压合,厂商设计大都使两第二绝缘层的厚度相同、两第三绝缘层厚度相同及两第四绝缘层厚度相同的方式,不但制造上较为方便,也较符合现今的制造方式。
为使本发明更加明了,现借由下列的公式来说明本发明的研发过程,且在本实施例中,八层电路板是以工业标准的板厚为1.2mm来说明,但本发明并不限于板厚1.2mm的八层电路板。
首先,如图3所示,电路板外层的相对阻抗值为第一信号走线层S1相对于接地层GND1的阻抗值R1(也可为第五信号走线层S5相对于接地层GND2的阻抗值R5)可先设定第四绝缘层的适当厚度H4再利用下列公式1求出阻抗值R1(或R5,因在本实施例中,两第四绝缘层厚度相同,所以R1=R5): ……公式1
其中:ER=介电系数=4.5
H4=第四绝缘层的厚度
W=线宽=可在0.0508mm~0.2032mm(2~8mil)范围内,在本实施例线宽为0.1270mm(5mil)
T1=第一信号走线层S1的厚度=0.0356mm(1.4mil)(=10Z)
另外,在本实施例中,电路板各层的厚度除外层(也就是第一信号走线层S1及第五信号走线层S5)的厚度为0.0356mm(1.4mil),此外各层的厚度都是0.0178mm(0.7mil),如图4所示,为夹置在接地层GND1及电源层Power之间两相邻的信号走线层S2、S3,而第二信号走线层S2相对于接地层GND1与电源层Power的相对阻抗R2(也可为第三信号走线层S3相对于电源层Power与接地层GND1的相对阻抗R3),同样地也可先假设第三绝缘层的厚度H3及第二绝缘层的厚度H2及第一绝缘层的厚度H1与第三绝缘层厚度H3相同的情况下,然后假设H2、H3的值,再利用下列公式2及3求出阻抗值R2(或R3,因在本实施例中,R2=R3): ……公式2 ……公式3
其中:ER=介电值系数=4.5
H3=第三绝缘层厚度=H1
H2=第二绝缘层厚度
T2=第二信号走线层的厚度=0.0178mm(0.7mil)
=第三信号走线层的厚度
W=线宽=是可在0.0508mm~0.2032mm(2~8mil)范围内,在本实施例中线宽为0.1270(5mil)。
如图5所示,当信号走线层夹置在一电源层Power及接地层GND的情况下,也就是第四信号走线层S4的情况下,先假设第二、三绝缘层的厚度H2、H3值,再利用下列的公式4进行运算求出第四信号走线层S4相对接地层Power及接地层GND2的阻抗值R4: ……公式4其中:ER=介电值系数=4.5
H3=第三绝缘层厚度
H2=第二绝缘层厚度
T2=为第四信号走线层的厚度=0.0178mm(0.7mil)
W=线宽=可在0.0508mm~0.2032mm(2~8mil)范围内,在本实施例中线宽为0.1270mm(5mil)2H4+2H3+2H2+1H1+2T1+6T2
1.2mm(48mil)……公式5
此外,在本实施例中,电路板的总厚度必须为1.2mm(即为48mil)或在其误差范围内,也可说如公式5所表示,利用上列的方式,求出本发明的一较佳实施例,也就是当第一绝缘层的厚度H1在0.0762mm~0.2286mm(3-9mil)范围内,在此以H1=0.1524mm(6mil)为佳、第二绝缘层厚度H2在0.0762mm~0.2286mm(3-9mil)范围内,以H2=0.1524mm(6mil)为佳、第三绝缘层厚度H3在0.0762mm~0.2286mm(3-9mil)范围内,以H3=0.1524mm(6mil)为佳,及第四绝缘层厚度H4在0.0635mm~0.1651mm(2.5-6.5mil)范围内,以H4=0.1143mm(4.5mil)为佳,在此情况下,第一信号走线层S1相对於接地层GND1的阻抗值R1=第五信号走线层S5相对于接地层GND2的阻抗值R5=58欧姆(Ω),第二信号走线层S2相对于接地层GND1与电源层Power的相对阻抗R2=第三信号走线层S3相对于电源层Power与接地层GND1的相对阻抗R3=57欧姆(Ω),且符合2H4+2H3+2H2+1H1+2T1+6T2=2×0.1143mm(4.5mil)+2×0.1524mm(6mil)+2×0.1524mm(6mil)+1×0.1524mm(6mil)+2×0.0356mm(1.4mil)+6×0.0178mm(0.7mil)≈1.2mm(46mil)(在容许误差内)及各阻抗值在Intel规定的高速线路理论阻抗值49.5~60.5范围内。
综上所述,本发明具有下列的优点:
1.降低高速信号反射:因本实施例中R1=R5=58欧姆(Ω)及R2=R3=57欧姆(Ω),所以反射系数为0.0087接近于0,较于以往反射系数为0.1111,本发明更能达到使高速信号不会反射,进而更适于高速信号行走。
2.降低电磁波干扰:因反射系数接近于0,所以高速信号几乎不会反射,也不会产生驻波,使其磁通抵消作用极佳,符合EMI的标准。
3.适用于高速信号:因降低高速信号反射即降低电磁波干扰,而使高速信号行走不会产生问题,符合现今制造业往高速信号发展的趋势,可提高产品的价值。
4.提高布局的时效性:布局时,在走线由外层穿至内层的情况下,因各绝缘层的厚度固定,及内、外层的相对阻抗已经达到阻抗匹配,所以不需改变走线线宽,就可达到阻抗控制的效果,而达到布局的时效性。
Claims (8)
1.一种八层电路板的压合方法,该电路板的第二及七层为接地层,第五层为电源层,而第一、三、四、六及八层为信号走线层,其特征在于,该方法包括下列步骤:a.该电路板的第四层是隔着一厚度为0.1524mm的第一绝缘层与电路板的第五层压合;b.步骤a中已压合的电路板的两表面是分别隔着一厚度为0.1524mm的第二绝缘层与该电路板的第三及六层压合;c.步骤b中已压合的电路板的两表面是分别隔着一厚度为0.1524mm的第三绝缘层与该电路板的第二及七层压合;d.步骤c中已压合的电路板的两表面是分别隔着一厚度为0.1143mm的第四绝缘层与该电路板的第一及八层压合。
2.如权利要求1所述的八层电路板的压合方法,其特征在于:所述的步骤a及c中第一及三绝缘层为基材。
3.如权利要求1所述的八层电路板的压合方法,其特征在于:所述步骤b及e中第二及四层绝缘层为聚酯胶片。
4.如权利要求1所述的八层电路板的压合方法,其特征在于:所述电路板的厚度是在1.2-1.7mm范围内。
5.一种八层电路板,该电路板的第二及七层为接地层,第五层为电源层,而第一、三、四、六及八层为信号走线层,其特征在于:所述电路板还包括一第一绝缘层、两第二绝缘层、两第三绝缘层及两第四绝缘层;所述第一绝缘层位于电路板的第四层及第五层之间,其厚度为0.1524mm;各第二绝缘层分别位于电路板的第三层及第四层与第五层及第六层之间,其厚度为0.1524mm;各第三绝缘层分别位于电路板的第二层及第三层与第六层及第七层之间,其厚度为0.1524mm;各第四绝缘层分别位于电路板的第一层及第二层与第七层及第八层之间,其厚度为0.1143mm。
6.如权利要求5所述的电路板,其特征在于:各第一及三层绝缘层为基材。
7.如权利要求5所述的电路板,其特征在于:各第二及四绝缘层为聚酯胶片。
8.如权利要求5所述的电路板,其特征在于:所述电路板的厚度为1.2-1.7mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB991236920A CN1148110C (zh) | 1999-11-04 | 1999-11-04 | 八层电路板的压合方法及其成品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB991236920A CN1148110C (zh) | 1999-11-04 | 1999-11-04 | 八层电路板的压合方法及其成品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1295427A CN1295427A (zh) | 2001-05-16 |
CN1148110C true CN1148110C (zh) | 2004-04-28 |
Family
ID=5282910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991236920A Expired - Fee Related CN1148110C (zh) | 1999-11-04 | 1999-11-04 | 八层电路板的压合方法及其成品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1148110C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106455295A (zh) * | 2016-10-14 | 2017-02-22 | 盛科网络(苏州)有限公司 | Pcb板 |
-
1999
- 1999-11-04 CN CNB991236920A patent/CN1148110C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1295427A (zh) | 2001-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5491301A (en) | Shielding method and circuit board employing the same | |
US20110079422A1 (en) | Multilayer substrate | |
CN110556198B (zh) | 屏蔽扁平电缆 | |
EP3334259A1 (en) | Pcb transmission lines having reduced loss | |
CN1148110C (zh) | 八层电路板的压合方法及其成品 | |
USRE39766E1 (en) | Multi-layer circuit board | |
CN1248554C (zh) | 适用高速信号的六层电路板的压合方法及其成品 | |
CN207969077U (zh) | 一种印制电路板 | |
CN1248553C (zh) | 六层电路板的压合方法及其成品 | |
CN1151707C (zh) | 八层电路板的压合方法及其成品 | |
CN110555228A (zh) | 一种传输线阻抗匹配设计方法 | |
CN1295429A (zh) | 八层电路板的压合方法及其成品 | |
CN2445544Y (zh) | 六层电路板 | |
CN2448046Y (zh) | 适用高速信号的六层电路板 | |
CN1159960C (zh) | 八层电路板压合方法及其成品 | |
US6417460B1 (en) | Multi-layer circuit board having signal, ground and power layers | |
US7298229B1 (en) | Multi-layered inductively coupled helical directional coupler | |
EP1568099A1 (en) | A circuit that taps a differential signal | |
CN2448047Y (zh) | 六层电路板 | |
CN1268181C (zh) | 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 | |
CN1344130A (zh) | 六层电路板压合方法及其成品 | |
US6548858B2 (en) | Multi-layer circuit board | |
US6384340B1 (en) | Multi-layer circuit board | |
CN2449446Y (zh) | 六层电路板 | |
CN1248551C (zh) | 抑制电磁波干扰的电路板及压制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040428 Termination date: 20151104 |
|
EXPY | Termination of patent right or utility model |