CN1159960C - 八层电路板压合方法及其成品 - Google Patents

八层电路板压合方法及其成品 Download PDF

Info

Publication number
CN1159960C
CN1159960C CNB991236963A CN99123696A CN1159960C CN 1159960 C CN1159960 C CN 1159960C CN B991236963 A CNB991236963 A CN B991236963A CN 99123696 A CN99123696 A CN 99123696A CN 1159960 C CN1159960 C CN 1159960C
Authority
CN
China
Prior art keywords
layer
circuit board
printed circuit
thickness
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991236963A
Other languages
English (en)
Other versions
CN1295430A (zh
Inventor
郑裕强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac International Corp
Original Assignee
Mitac International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac International Corp filed Critical Mitac International Corp
Priority to CNB991236963A priority Critical patent/CN1159960C/zh
Publication of CN1295430A publication Critical patent/CN1295430A/zh
Application granted granted Critical
Publication of CN1159960C publication Critical patent/CN1159960C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种八层电路板压合方法及其成品,电路板的第一、三、四及六层为信号走线层,第二层为接地层,第五层为电源层,第四层与第五层夹设一第一绝缘层,第四与第三层间及第五与第六层间分别夹设一第二绝缘层,第三与第二层间及第六与第七层间分别夹设一第三绝缘层,第二与第一层间及第七与第八层间分别夹设一第四绝缘层,通过改变各绝缘层的厚度,使电路板的内外层间的阻抗能匹配,从而降低传输信号的信号反射及电磁波干扰。

Description

八层电路板压合方法及其成品
技术领域
本发明涉及一种电路板压合方法及其成品,尤其涉及一种能使电路板内外层阻抗匹配,并且能降低高速信号反射及电磁干扰的八层电路板压合方法及其成品。
背景技术
一般的八层电路板,其各层的排列方式如图1所示,电路板1的第一、三、四、六及第八层为信号走线层S1、S2、S3、S4及S5,第二及第七层为接地层GND,第五层为电源层PWR,该第一层及第八层面向空气介质的一面可用于布设零件(图未示),该第四层S3与第五层PWR之间压合有一8mil(1mil=0.00254cm)厚的第一绝缘层10,该第四层S3与第三层S2及第五层PWR与第六层S4之间分别压合有一5mil厚的第二绝缘层11,该第三层与第二层及第五层与第六层之间分别压合有一8mil厚的第三绝缘层12,及该第二与第一层之间及第七层与第八层之间分别夹设有一9.5mil厚的第四绝缘层13,而且,该第一绝缘层10与第三绝缘层12的材质目前是以纸质、玻璃纤维之类的基材压合成型,该第二及第四绝缘层11、13的材质则为聚酯胶片(prepreg),而在真实布线(Layout)时,常会有信号线要穿层的需要,而如上述的各层板间压合后的结构,会使得该第一层板S1对第二层板GND的阻抗值Rs1和第八层板S5对第七层板GND的阻抗值Rs5均为76.4欧姆,而该第三层板S2对第二层板GND及第五层板PWR的阻抗值Rs2,该第四层板S3对第二层板GND及第五层板PWR的阻抗值Rs3则为51欧姆,而现有技术的压合构造有下列缺点:
(1)高速信号反射严重。当电路板在走高速信号时,其传输线路的阻抗值设计,也就是层与层之间的阻抗值,依照英特尔Intel所设定的规格理论值,应在55Ω±10%最好,也就是在49.5Ω~60.5Ω之间,由此我们可以看出,如果定义第一层板S1及第八层板S5为外层板,且第三层板S2及第四层板S3为内层板时,则该第一层板(外层板)S1及第八层板(外层板)S5的阻抗值S1及S5的阻抗值Rs1=76.4Ω分别与该第三层板(内层板)S2及第四层板(内层板)S3的阻抗值Rs2=51Ω相差25.4欧姆,而此一内外层板阻抗的差距会因阻抗差距过大而造成阻抗不匹配的状况,导致在真实的布线(layout)过程中,当一高速信号在此一电路板中传输时,该高速信号从外层(如第一层S1或第八层S5)穿层至内层(如第三层板S2或第四层板S3)时,会使该高速信号的信号反射,在这里我们可以算出该高速信号的反射系数为 ρ = Z 1 - Zo Z 1 + Zo = Rs 1 - Rs 2 Rs 1 + Rs 2 = 0.2 , 因此当该高速信号穿层时反射严重,导致波形严重变差,造成信号品质不良,而依照该高速线路设计要求的阻抗,其外层的阻抗值也超出了此一范围,所以不适于走高速信号。
(2)磁通抵消变差。由于该高速信号的反射会产生驻波,并且该驻波会使高速信号的电磁波辐射增强,使其磁通抵消作用变差,从而造成过高的电磁波干扰。
由上述说明可知,高速信号在电路板上传输时,会造成高速信号的信号反射及电磁波干扰的原因,主要是因为电路板的内外层阻抗不匹配所导致。
发明内容
本发明的目的在于提供一种能达到电路板内外层阻抗匹配,以降低高速信号反射及电磁干扰的八层电路板压合方法及其成品。
本发明的目的是这样实现的:
一种八层电路板压合方法,该电路板的第二层为接地层,第五层为电源层,第七层为接地层,而第一、三、四、六、八层为信号走线层,其特点是该方法包括下列步骤:
a.该电路板的第四层以相距该电路板的第五层在3mil-9mil范围内用绝缘材质压合;
b.步骤a中已压合的该电路板两表面分别以相距于该电路板的第三、六层在9mil-23mil范围内用绝缘材质压合;
c.步骤b中已压合的该电路板两表面分别以相距于该电路板的第二、七层在3mil-9mil范围内用绝缘材质压合;
d.步骤c中已压合的该电路板两表面分别以相距于该电路板的第一、八层在2.5-6.5mil范围内用绝缘材质压合。
一种用上述方法制造的八层电路板,该电路板的第一、三、四及六层为信号走线层,第二层为接地层,第五层为电源层,且该电路板的第四层与第五层夹设有一第一绝缘层,该电路板的第四层与第三层之间及第五层与第六层之间分别夹设有一第二绝缘层,该电路板的第三与第二层之间及第六层与第七层之间分别夹设有一第三绝缘层,及在该电路板的第二与第一层之间及第七层与第八层之间分别夹设有一第四绝缘层,其特点是:所述的第一绝缘层厚度为3-9mil;所述的第二绝缘层厚度为9-23mil;所述的第三绝缘层厚度为3-9mil;所述的第四绝缘层厚度为2.5-6.5mil。
本发明八层电路板压合方法及其成品由于通过改变各该绝缘层的厚度,使得该电路板的内外层间的阻抗能匹配,从而降低传输信号的信号反射及电磁波干扰;同时,由于内外层阻抗匹配,使高速信号的信号反射量(驻波)大幅减少,不仅信号品质得到很大的改善;另外,在线路布局时,由于压层厚度的控制,所以不需改变线宽,就可达到阻抗控制的优点,提高布局的时效性。
附图说明
通过以下对本发明八层电路板压合方法及其成品的一实施例结合其附图的描述,可以进一步理解本发明的目的、具体结构特征和优点。其中,附图为:
图1是现有技术八层电路板的各层间的压合及厚度示意图;
图2是依据本发明提出的八层电路板压合方法及其成品的各层间的压合及厚度示意图;
图3是本发明八层电路板压合方法及其成品的部分放大示意图(一);
图4是本发明八层电路板压合方法及其成品的部分放大示意图(二);
图5是本发明八层电路板压合方法及其成品的部分放大示意图(三)。
具体实施方式
如图2所示,本发明八层电路板的板厚在0.925mm至2.275mm的范围内,图2所示的是本发明一板厚为1.6mm的八层电路板的较佳实施例,该电路板的第一、三、四、六及第八层为信号走线层S6、S7、S8、S9及S10,而该第二及第七层为接地层GND,而第五层则为电源层PWR,该电路板第一层S6及第八层S10面向空气介质的一面可布设有零件(图未示)。
该电路板的第四层S8与第五层PWR之间压合有一第一绝缘层20,该第四层S8第三层S7及第五层PWR与第六层S9之间压合有一第二绝缘层21,且该第三层S7与第二层接地层GND及第六层S9与第七层接地层GND之间压合有一第三绝缘层22,该第二层接地层GND与第一层S6及该第七层接地层GND与第八层S10压合有一第四绝缘层23。
该第一层板S6对第二层板GND的阻抗值为Rs5,该第八层板S9对第七层板GND的阻抗值为Rs6,该第三、四层板S6、S7对第二层板GND及第五层板PWR的阻抗值为Rs7、Rs8,该第六层板S8对第五层板PWR及第七层板GND的阻抗值为Rs9。
为使达到阻抗匹配的目的,可通过由下列的公式,约略算出各绝缘层的厚度:
公式一(外层阻抗Rs5及Rs6的计算公式):
R 1 = 87 E R + 1.41 ln { 5.98 H 4 0.8 W + T }
其中,请配合参见图3所示(其是以该第一层板S6对第二层板GND做一代表):
ER=4.5,为介电常数;
H,为介电厚度,也就是该第一层S6与第二层GND间,该第七层GND与第八层S10间的第四绝缘层23的厚度;
W=5mil,为走线线宽(2-8mil均可,以5mil为最佳);
T=1.4mil,为走线厚度;
公式二(内层阻抗Rs7及Rs8的计算公式):
Zo 2 = [ 1 - ( A 4 ( A + D + T ) ) ] E R ln { 1.9 ( 2 A + T ) 0.8 W + T }
其中,请配合参见图4所示:
ER=4.5,为介电常数;
A,为介电厚度,也就是该第三层S7与第二层GND之间的第三绝缘层23的厚度及第四层S8与第五层PWR之间的第一绝缘层20厚度;
D1,为介电厚度,也就是信号第三层S7与第四层S8之间的第二绝缘层21;
T=0.7mil,为走线厚度;
公式三(内层阻抗Rs8的计算公式):
Zo 3 = 60 E R ln { 4 B 0.67 πW ( 0.8 + T W ) }
T = 1.017 × E R
其中,请配合参见图5所示:
ER=4.5,为介电常数;
D2,为介电厚度,也就是该第六层S9与第五层PWR间的第二绝缘层21;
E,为介电厚度,也就是该第六层S9与第七层GND间的第三绝缘层22的厚度;
T=0.7mil,为走线厚度;
首先,Zo1、Zo2及Zo3的值必须落在49.5Ω~60.5Ω之间才能符合设计要求,所以可先从公式一中,分别代入Zo1=49.5Ω及Zo1=60.5Ω,而求得H的值介于一范围中,而H即为该第四绝缘层23的厚度,如图2所示,再以公式二带入,并以上述方法算出A及D1的大小,其中D1即为该第二绝缘层21的厚度,而A则为该第一及第三绝缘层20、22的厚度,再经与公式三(对应至图3所示)算出D2及E的大小,而其中该D2因为与该D1同为第二绝缘层21,因此该D1的厚度与D2相同,即该D1=D2,而该E因为与该A同为第三绝缘层22,因此该E的厚度也应与A相同,即该E=A,算出并与公式二相互比较后,利用如同前述的方法,来调整每一绝缘层的厚度大小,就能求出Zo1、Zo2及Zo3最接近的值,并且两者的值均在55±10%Ω(49.5Ω~60.5Ω)之间,且H、A及D1的最适当厚度因而确定,使得3A+2H+2D+各层板厚(7mil)≈电路板的板厚=1.6mm。
通过由上述的公式及求解过程,再经测试找出最佳值,可求得当H=4.5mil,E=A=6mil及D1=D2=16mil时,Zo1=60Ω、Zo2=55Ω及Zo3=60Ω,均在55±10%Ω(49.5Ω~60.5Ω)之内,而且3A+2H+2D+各层板厚和(7mil)≈1.6mm(或在其允许的范围之内)。
综上所述,本发明八层电路板压合方法及其成品由于采用了上述的技术方案,使之与现有技术相比具有以下的优点和积极效果:
(1)降低高速信号的反射。本发明当高速信号在此电路板中传输时,由于内外层阻抗匹配,该高速信号的信号反射量(驻波)大幅减少,并且符合Intel设定其层与层之间的阻抗值规格在55Ω±10%的规格理论值,信号品质得到很大的改善。
(2)磁通抵消变佳。本发明由于内外层阻抗匹配,因而信号反射量变小,所以因此自然降低了电磁波的干扰。
(3)提高布局时效性。在线路布局(LayOut)时,虽然走线穿至不同层,因为压层厚度的控制,所以不需改变线宽,而既仍可达到阻抗控制的优点,又可达到layout的时效性。

Claims (11)

1.一种八层电路板压合方法,该电路板的第二层为接地层,第五层为电源层,第七层为接地层,而第一、三、四、六、八层为信号走线层,其特征在于该方法包括下列步骤:
a.该电路板的第四层以相距该电路板的第五层在3mil-9mil范围内用绝缘材质压合;
b.步骤a中已压合的该电路板两表面分别以相距于该电路板的第三、六层在9mil-23mil范围内用绝缘材质压合;
c.步骤b中已压合的该电路板两表面分别以相距于该电路板的第二、七层在3mil-9mil范围内用绝缘材质压合;
d.步骤c中已压合的该电路板两表面分别以相距于该电路板的第一、八层在2.5-6.5mil范围内用绝缘材质压合。
2.如权利要求1所述的八层电路板的压合方法,其特征在于:所述的步骤b或d中绝缘材质为聚酯胶片。
3.如权利要求1所述的八层电路板的压合方法,其特征在于:所述的步骤a或c中绝缘材质为基材。
4.如权利要求1所述的八层电路板的压合方法,其特征在于:所述的八层电路板的板厚在0.925-2.275mm的范围内。
5.如权利要求1所述的八层电路板的压合方法,其特征在于:所述的八层电路板的板厚为1.6mm。
6.一种用权利要求1所述的八层电路板压合方法制造的八层电路板,该电路板的第一、三、四及六层为信号走线层,第二层为接地层,第五层为电源层,且该电路板的第四层与第五层夹设有一第一绝缘层,该电路板的第四层与第三层之间及第五层与第六层之间分别夹设有一第二绝缘层,该电路板的第三与第二层之间及第六层与第七层之间分别夹设有一第三绝缘层,及在该电路板的第二与第一层之间及第七层与第八层之间分别夹设有一第四绝缘层,其特征在于:
所述的第一绝缘层厚度为3-9mil;所述的第二绝缘层厚度为9-23mil;所述的第三绝缘层厚度为3-9mil;所述的第四绝缘层厚度为2.5-6.5mil。
7.如权利要求6所述的八层电路板,其特征在于:所述的第一绝缘层与第三绝缘层为基材。
8.如权利要求6所述的八层电路板,其特征在于:所述的第二绝缘层及第四绝缘层为聚酯胶片。
9.如权利要求6所述的八层电路板,其特征在于:
所述的第一绝缘层的厚度为6mil;
所述的第二绝缘层的厚度为16mil;
所述的第三绝缘层的厚度为6mil;
所述的第四绝缘层的厚度为4.5mi。
10.如权利要求6所述的八层电路板,其特征在于:所述的八层电路板的板厚在0.925-2.275mm的范围内。
11.如权利要求6所述的八层电路板,其特征在于:所述的八层电路板的板厚为1.6mm。
CNB991236963A 1999-11-04 1999-11-04 八层电路板压合方法及其成品 Expired - Fee Related CN1159960C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB991236963A CN1159960C (zh) 1999-11-04 1999-11-04 八层电路板压合方法及其成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB991236963A CN1159960C (zh) 1999-11-04 1999-11-04 八层电路板压合方法及其成品

Publications (2)

Publication Number Publication Date
CN1295430A CN1295430A (zh) 2001-05-16
CN1159960C true CN1159960C (zh) 2004-07-28

Family

ID=5282913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991236963A Expired - Fee Related CN1159960C (zh) 1999-11-04 1999-11-04 八层电路板压合方法及其成品

Country Status (1)

Country Link
CN (1) CN1159960C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106455295A (zh) * 2016-10-14 2017-02-22 盛科网络(苏州)有限公司 Pcb板

Also Published As

Publication number Publication date
CN1295430A (zh) 2001-05-16

Similar Documents

Publication Publication Date Title
CN1812697A (zh) 高宽频阻抗匹配的传输孔
CN1486540A (zh) 电磁耦合器
JPH06302964A (ja) 高速信号伝送用回路基板
CN101384130A (zh) 印刷电路板
CN1159960C (zh) 八层电路板压合方法及其成品
CN1780524A (zh) 多层印刷电路板
CN108551010A (zh) 一种线缆与pcb板的连接结构
JPH0799397A (ja) プリント板構造
CN2896794Y (zh) 具有差动信号传输结构的线路板
CN1780536A (zh) 多层印刷电路板的阻抗控制方法
CN1248554C (zh) 适用高速信号的六层电路板的压合方法及其成品
JPH08242078A (ja) プリント基板
CN1148110C (zh) 八层电路板的压合方法及其成品
CN1151707C (zh) 八层电路板的压合方法及其成品
CN110555228A (zh) 一种传输线阻抗匹配设计方法
CN2449446Y (zh) 六层电路板
CN1295429A (zh) 八层电路板的压合方法及其成品
CN2448047Y (zh) 六层电路板
CN1248553C (zh) 六层电路板的压合方法及其成品
US6417460B1 (en) Multi-layer circuit board having signal, ground and power layers
CN1344130A (zh) 六层电路板压合方法及其成品
CN1344129A (zh) 六层电路板的压合方法及其成品
CN2448046Y (zh) 适用高速信号的六层电路板
CN107635349A (zh) 电路板及终端设备
CN106777846A (zh) 一种跨层参考管控阻抗的设计方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040728

Termination date: 20181104

CF01 Termination of patent right due to non-payment of annual fee