CN1268181C - 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 - Google Patents
用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 Download PDFInfo
- Publication number
- CN1268181C CN1268181C CN 01111239 CN01111239A CN1268181C CN 1268181 C CN1268181 C CN 1268181C CN 01111239 CN01111239 CN 01111239 CN 01111239 A CN01111239 A CN 01111239A CN 1268181 C CN1268181 C CN 1268181C
- Authority
- CN
- China
- Prior art keywords
- circuit board
- layer
- insulating barrier
- dielectric coefficient
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种利用低介电系数的绝缘材料抑制电磁干扰的电路板及压合方法,该电路板为四层电路板,第一及四层为信号走线层、第二层为电源层及第三层为接地层,且该电路板具有一位于该电路板的第二及三层之间的第一绝缘层及两分别位于该电路板的第一及二层与第三及四层之间的第二绝缘层,其特征是在于:该第一绝缘层的介电系数大于该第二绝缘层的介电系数,由此可使第二绝缘层的厚度下降,达到降低电磁干扰及适用于高速信号的效果。
Description
技术领域
本发明涉及一种利用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品,特别是指一种降低电磁干扰及适用于高速信号的电路板压合方法及其产品。
背景技术
现今科技进步,使生活中充满电子用品,然而这些电子用品在使用时,大多会产生电磁波干扰的问题,而可能造成邻近的电子用品无法正常运作,甚至对人体有不良影响,故对今日电子用品如电路板所能产生电磁干扰的值定下安全标准。
参照图1,为公知的四层电路板,该电路板的第一及四层为信号走线层S1、S2、第二层为电源层及第三层为接地层GND,且该电路板具有一位于该电路板的第二及三层之间的第一绝缘层I1及两分别位于该电路板的第一及二层与第三及四层之间的第二绝缘层I2,第一绝缘层I1为基材(thin core)且诸第二绝缘层I2为胶片(prepreg),第一绝缘层I1的厚度H1为47密尔与第二绝缘层I2的厚度H2为5密尔,一般厂商采用玻璃纤维强化环氧树脂来制成第一、二绝缘层I1、I2,故第一、二绝缘层I1、I2的介电系数为4.5,信号走线层S1对于电源层的相对阻抗值RS1=信号走线层S2对于接地层GND的阻抗值RS2=60欧姆,但由于电路板上的信号频率日渐提高(由33MHZ提高至133MHZ),且如下列公式1所示,电磁波干扰的磁场强度与频率平方成正比,故使电磁波干扰也随频率的增加而上升。
其中:|E|:电磁波干扰的磁场强度
f:信号的频率
I:信号的电流大小
A:信号流过的面积
d:与辐射源的距离
首先,上列公式1应用在电路板时,信号流过的面积A为:信号流过的走线长度L×信号走线层S2与接地层GND之间的距离(即为第二绝缘层I2的厚度H2,故亦为信号走线层S1与电源层之间的距离H2),参照图2所示,是为欧洲地区在与辐射源的距离d为10m(公尺)下,所能容许电磁波干扰的标准值,而公知的电路板在信号的频率为100MHZ、与辐射源的距离d=10m、信号流过走线长度L为100密尔(1密尔=0.00254cm)及电流值I=20mA的情况下,利用上列公式1所计算出电磁波干扰的磁场强度为34dBμV高于欧洲规定的标准值30dBμV,故公知的电路板并不符合标准,而根据上列的公式1,若能使信号流过的面积A缩小,将能让电磁波干扰的磁场强度随之缩小,因此,使第二绝缘层I2的H2厚度缩小(如将厚度缩小为3密尔时),则能使电磁波干扰的磁场强度下降至符合标准(电磁波干扰的磁场强度为29.56dBμV),但第二绝缘层I2的厚度H2缩小会造成下列的缺点:
1.电路板总厚度不符合标准:由于此种四层电路板的工业标准的总厚度应为一定值,但第二绝缘层I2的厚度H2缩小时,将使总厚度缩小而不再符合工业标准。
2.相对阻抗不符合高速信号的阻抗标准:由于厚度H2为3密尔时,信号走线层S1对于电源层的阻抗值RS1=信号走线层S2对于接地层GND的阻抗值RS=37欧姆,而此种电路板在走高速信号时,其传输线路的阻抗值设计,也就是层与层之间的阻抗值,依照Intel设定的规格理论值最好应在55Ω±10%最好,也就是最好在49.5Ω~60.5Ω之间,故并不符合高速信号的阻抗标准。
发明内容
有鉴于此,为有效避免公知技术存在的缺点,本案发明提供利用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品。
本发明的目的,就是提供一种能克服所述现有技术存在的问题的利用低介电系数的绝缘材料来抑制电磁干扰的电路板压合方法及其产品。
根据本发明的第一方面,本发明提供一种利用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法,该电路板为四层电路板,其中该电路板的第一及四层为信号走线层、第二层为电源层及第三层为接地层,且该电路板具有一位于第二及三层之间的第一绝缘层及两分别位于该电路板的第一及二与第三及四层之间的第二绝缘层,该方法包括如下步骤:(a)将所述电路板的电源层隔着该第一绝缘层与上述电路板的接地层进行压合;及(b)将步骤(a)中已压合的电路板的两表面分别隔着一介电系数低于该第一绝缘层的介电系数的第二绝缘层与所述电路板的两信号走线层压合。其中,所述的第二绝缘层材料是由下列群组中择一构成,该群组是由玻璃纤维强化聚酰胺、玻璃纤维强化氟化物,顺马来酰三嗪、热硬化钛酸钡复合物及氧化聚苯酚烯环氧树脂所构成。
根据本发明的第二方面,本发明提供一种利用低介电系数的绝缘材料来抑制电磁干扰的电路板,该电路板为四层电路板,该电路板的第一及四层为信号走线层、第二层为电源层及第三层为接地层,且该电路板具有一位于该电路板的第二及三层之间的第一绝缘层及两分别位于该电路板的第一及二层与第三及四层之间的第二绝缘层,其特征在于:该第二绝缘层的材料是由下列群组中择一构成,该群组是由玻璃纤维强化聚酰胺、玻璃纤维强化氟化物、顺马来酰三嗪、热硬化钛酸钡复合物及氧化聚苯酚烯环氧树脂所构成,致使该第一绝缘层的介电系数是大于该第二绝缘层的介电系数。
附图说明
有关本发明为达到上述目的、特征所采用的技术手段及其功效,现例举较佳实施例并结合附图说明如下:
图1是公知四层电路板的示意截面图。
图2是欧洲的电磁波干扰的标准值图表。
图3是本发明较佳实施例的示意截面图。
图4是本发明较佳实施例的局部放大示意图。
具体实施方式
首先,参照图3,为本发明的一较佳实施例,在本实施例中,该电路板为四层电路板,该电路板的第一、四层为信号走线层S1、S2,且该信号走线层S1、S2也供电子零件布设,而该电路板的第二层及第三层分别为电源层及接地层GND,此外,该电路板具有一位于第二及三层之间的第一绝缘层I1及两分别位于该电路板的第一及二与第三及四层之间的第二绝缘层I2,对厂商而言,第一绝缘层I1为基材(thin core)且各第二绝缘层I2为胶片(prepreg)。
如前所提及,电路板的各信号走线层S1、S2的相对阻抗值最好在Intel规定的高速线路理论阻抗值49.5~60.5欧姆范围内,及第二绝缘层I 2的厚度H2缩小时会使电磁波干扰的辐射强度值下降,但会使信号走线层S1、S2的相对阻抗值随之下降,而本发明可使第二绝缘层I2利用较低介电系数的材料制成,使各信号走线层S1、S2的相对阻抗值落在于Intel规定的高速线路理论阻抗值49.5~60.5欧姆范围内,而以往厂商所应用在绝缘层I1、I2的材料是介电系数为4.5的玻璃纤维强化环氧树脂,故本发明则采用介电系数低于4.5的材料来制造第二绝缘层,此外,一般而言,为了方便对称性压合,厂商设计大都使两第二绝缘层I2的厚度H2相同,不仅制造上较为方便,亦较符合现今的制造方式,故本发明依据所述的考量来进行对绝缘层的材料及板厚进行改进。
为使本发明更加容易明了,通过下列的公式来大致说明本发明,但应注意的是,下列说明是针对四层电路板的工业标准的板厚为1.6密尔来说明,但本发明的实施应不限于板厚1.6密尔的四层电路板:
首先,参照图4,来计算第一信号走线层S1相对于电源层的阻抗值R1(也可为第二信号走线层S2相对于接地层GND的阻抗值R2),可先假设第二绝缘层H2利用介电系数低于4.5的低介电系数的绝缘材料来制成,在本实施例的运算中,取介电系数为3.2来计算,及假设第二绝缘层H2的适当厚度,再利用下列公式2求出阻抗值R1(或R2,因在本实施例中,两第二绝缘层厚度相同,故R1=R2):
其中:ER=介电系数=3.2
H2=第二绝缘层的厚度
W=线宽=可在2~8密尔范围内,在本实施例中线宽为5密尔
T1=第一信号走线层S1的厚度
1H1+2H2+2T1+2T2=1.6密尔...公式3
此外,一般而言,电路板的外层即为第一、二信号走线层S1、S2的厚度T1为0.7密尔,而内层即电源层及接地层GND厚度T2为1.4密尔,且电路板的总厚度必须符合工业标准1.6mm(如公式3),故利用前述的条件及概念,本发明利用上列方式,求出本发明的一较佳实施例,即当第一绝缘层的厚度H1在38.25~63.75密尔范围内,在此以H1=51密尔为佳、第二绝缘层厚度H2在0.5-5.5密尔范围内,以H2=3密尔为佳,而第一绝缘层I1可利用以往介电系数为4.5的玻璃纤维强化环氧树脂,及第二绝缘层I2利用介电系数为3.2的低介电的绝缘材料来制成,在此情况下,第一信号走线层S 1相对于电源层的阻抗值R1=第二信号走线层S2相对于接地层GND的阻抗值R2=56欧姆,符合2H2+1H1+2T1+2T2=2×3密尔+1×51密尔+2×0.7密尔+2×1.4密尔=61.2密尔≈1.55mm及各阻抗值在Intel规定的高速线路理论阻抗值49.5~60.5欧姆范围内,且电磁波干扰的辐射强度值下降,故确实可利用低介电系数的绝缘材料来降低电磁干扰且适用于高速信号的目的。
再者,第二绝缘层I2的材料只要是介电系数小于第一绝缘层的介电系数即可,故第二绝缘层的材料可为玻璃纤维强化聚酰胺(polyamide)、玻璃纤维强化氟化物、顺马来酰三嗪(cis malaimide triazine)、热硬化钛酸钡复合物(如Rogers 4350)或氧化聚苯酚烯(polyphenolene)环氧树脂之类的低介电系数的绝缘材料,该等材料的介电系数大多在3.5左右皆小于第一绝缘层的介电系数(本实施例第一绝缘层的介电系数为4.5),如氟化物可为聚四氟乙烯(PTFE),其介电系数大约为2.8~3.0。
综上所述,因本发明有下列的优点:
1.电路板的厚度符合工业标准:由于在本实施例中,可调整电路板的总厚度为1.6mm,故本发明的电路板的总厚度确实可符合工业标准。
2.适用于高速信号:因阻抗值R1、R2在Intel规定的高速线路理论阻抗值49.5~60.5范围内,故适用于高速信号,符合现今制造业往高速信号发展的趋势,使产品的利用价值及竞争力可提高。
3.降低电磁波干扰的磁场强度:由于使第二绝缘层H2的厚度相较于公知由5密尔降至3密尔,使本发明的第二绝缘层H2的厚度为公知第二绝缘层厚度的五分之三,故在本实施例电磁波干扰的磁场强度可相较于公知减少五分之二,大致降为29.56dbμV,低于欧洲地区规定安全值,故本发明确实可达到降低电磁波干扰的磁场强度的功效。
4.符合经济效应:由于只需改变压合条件如绝缘层的厚度及材料,即可达到高速信号所要求的磁场强度及阻抗值,而不需花费大量人力、物力,来修改电路板上布局,因而可大幅降低修改所花费的人力及物力,达到符合经济效应。
综上所述,本发明的利用低介电系数的绝缘材料为抑制电磁干扰的电路板压合方法及其产品,确能通过上述所揭露的构造、装置,达到预期的目的与功效。
上述所示的附图及说明,仅为本发明的实施例而已,并非为限定本发明的实施;凡本领域的技术人员,依本发明的特征范畴,所作的其他等同变化或修饰,皆应涵盖在本发明权利要求所限定的范围内。
Claims (18)
1.一种利用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法,该电路板为四层电路板,其中该电路板的第一及四层为信号走线层、第二层为电源层及第三层为接地层,且该电路板具有一位于第二及三层之间的第一绝缘层及两分别位于该电路板的第一及二与第三及四层之间的第二绝缘层,该方法包括如下步骤:
(a)将所述电路板的电源层隔着该第一绝缘层与所述电路板的接地层进行压合;及
(b)将步骤(a)中已压合的电路板的两表面分别隔着一介电系数低于该第一绝缘层的介电系数的第二绝缘层与所述电路板的两信号走线层压合,其中,所述的第二绝缘层材料是由下列群组中择一构成,该群组是由玻璃纤维强化聚酰胺、玻璃纤维强化氟化物,顺马来酰三嗪、热硬化钛酸钡复合物及氧化聚苯酚烯环氧树脂所构成。
2.如权利要求1所述的方法,其中,该步骤(a)中第一绝缘层的介电系数为4.5。
3.如权利要求2所述的方法,其中,各所述步骤(b)中的第二绝缘层的介电系数小于4.5。
4.如权利要求3所述的方法,其中,各所述步骤(b)中的第二绝缘层的厚度在0.5密尔~5.5密尔范围内。
5.如权利要求4所述的方法,其中,该步骤(a)中的第一绝缘层的厚度是在38.25~63.75密尔范围内。
6.如权利要求4所述的方法,其中,各所述步骤(b)中的第二绝缘层的厚度为3密尔。
7.如权利要求5所述的方法,其中,该步骤(a)中的第一绝缘层的厚度为51密尔。
8.如权利要求1或2所述的方法,其中,该步骤(a)中的第一绝缘层的材料为玻璃纤维强化环氧树脂。
9.如权利要求1所述的方法,其中该玻璃纤维强化氟化物的氟化物为聚四氟乙烯。
10.一种利用低介电系数的绝缘材料抑制电磁干扰的电路板,该电路板为四层电路板,该电路板的第一及四层为信号走线层、第二层为电源层及第三层为接地层,且该电路板具有一位于该电路板的第二及三层之间的第一绝缘层及两分别位于该电路板的第一及二层与第三及四层之间的第二绝缘层,其特征在于:
该第二绝缘层的材料是由下列群组中择一构成,该群组是由玻璃纤维强化聚酰胺、玻璃纤维强化氟化物、顺马来酰三嗪、热硬化钛酸钡复合物及氧化聚苯酚烯环氧树脂所构成,致使该第一绝缘层的介电系数大于所述第二绝缘层的介电系数。
11.如权利要求10所述的电路板,其中,该第一绝缘层的介电系数为4.5。
12.如权利要求11所述的电路板,其中,所述第二绝缘层的介电系数是小于4.5。
13.如权利要求12所述的电路板,其中,各所述第二绝缘层的厚度在0.5密尔~5.5密尔范围内。
14.如权利要求13所述的电路板,其中,该第一绝缘层的厚度是在38.25~63.75密尔范围内。
15.如权利要求13所述的电路板,其中,各所述第二绝缘层的厚度为3密尔。
16.如权利要求15所述的电路板,其中,该第一绝缘层的厚度为51密尔。
17.如权利要求10所述的电路板,其中,该第一绝缘层的材料为玻璃纤维强化环氧树脂。
18.如权利要求10所述的电路板,其中该玻璃纤维强化氟化物的氟化物是为聚四氟乙烯。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01111239 CN1268181C (zh) | 2001-03-08 | 2001-03-08 | 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01111239 CN1268181C (zh) | 2001-03-08 | 2001-03-08 | 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1374826A CN1374826A (zh) | 2002-10-16 |
CN1268181C true CN1268181C (zh) | 2006-08-02 |
Family
ID=4659011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01111239 Expired - Fee Related CN1268181C (zh) | 2001-03-08 | 2001-03-08 | 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1268181C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8057887B2 (en) * | 2005-08-17 | 2011-11-15 | Rampart Fibers, LLC | Composite materials including high modulus polyolefin fibers |
EP2820929A4 (en) * | 2012-03-01 | 2015-09-30 | Autoliv Dev | ELECTRONIC UNIT WITH PCB AND TWO PARTS OF HOUSING |
CN105271786A (zh) * | 2015-10-12 | 2016-01-27 | 东华大学 | 一种具有低介电常数的玻璃纤维复合材料及其制备方法 |
-
2001
- 2001-03-08 CN CN 01111239 patent/CN1268181C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1374826A (zh) | 2002-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ouyang et al. | Overview of planar magnetic technology—Fundamental properties | |
US5491301A (en) | Shielding method and circuit board employing the same | |
Quinn et al. | A review of planar magnetic techniques and technologies | |
US8049301B2 (en) | Semiconductor transformers | |
US6501364B1 (en) | Planar printed-circuit-board transformers with effective electromagnetic interference (EMI) shielding | |
US7102256B2 (en) | Distribution line structure for electric power supply | |
JP3055488B2 (ja) | 多層プリント基板及びその製造方法 | |
CN1154645A (zh) | 多层印刷电路板 | |
US20180131239A1 (en) | Passive magnetic field attenuation | |
EP3334259A1 (en) | Pcb transmission lines having reduced loss | |
CN1268181C (zh) | 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 | |
US6999330B2 (en) | Power converter and system using the same | |
Zhu et al. | Surface spiral parallel and antiparallel winding designs for high efficiency, low spatial voltage stress, and inductive wireless power transfer systems | |
Kim et al. | Design of robust capacitive power transfer systems using high-frequency resonant inverters | |
CN1248551C (zh) | 抑制电磁波干扰的电路板及压制方法 | |
CN1248554C (zh) | 适用高速信号的六层电路板的压合方法及其成品 | |
JP2009260088A (ja) | パルストランス | |
CN1295432A (zh) | 可抑制电磁干扰的电路板及其压合方法 | |
CN1248553C (zh) | 六层电路板的压合方法及其成品 | |
CN1148110C (zh) | 八层电路板的压合方法及其成品 | |
CN2672876Y (zh) | 接地屏蔽结构 | |
US6703909B2 (en) | Covering sheet, triplate line using the sheet, signal bus for computer using the sheet and covering structure of electronic circuit using the sheet | |
CN1295428A (zh) | 可抑制电磁干扰的电路板及其压合方法 | |
CN2445544Y (zh) | 六层电路板 | |
CN1151707C (zh) | 八层电路板的压合方法及其成品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060802 Termination date: 20140308 |