CN108010721B - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN108010721B
CN108010721B CN201710904770.2A CN201710904770A CN108010721B CN 108010721 B CN108010721 B CN 108010721B CN 201710904770 A CN201710904770 A CN 201710904770A CN 108010721 B CN108010721 B CN 108010721B
Authority
CN
China
Prior art keywords
external electrode
disposed
electrode
hole
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710904770.2A
Other languages
English (en)
Other versions
CN108010721A (zh
Inventor
张荣洙
丁元植
黄敏夏
林俊范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108010721A publication Critical patent/CN108010721A/zh
Application granted granted Critical
Publication of CN108010721B publication Critical patent/CN108010721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电子组件，所述多层电子组件包括设置在所述主体的一个表面上的第一外电极和第二外电极，所述第一内电极和所述第一外电极通过设置在所述主体内的第一过孔连接，所述第二内电极和所述第二外电极通过设置在所述主体内的第二过孔连接，所述第一内电极包括第一贯通部和第二贯通部，所述第二内电极包括第三贯通部和第四贯通部，所述第一过孔交替地穿过所述第一贯通部和所述第三贯通部，所述第二过孔交替地穿过所述第二贯通部和所述第四贯通部，并且所述第一过孔的引出部连接到所述第一外电极的一个端部，所述第二过孔的引出部连接到所述第二外电极的一个端部。

Description

多层电子组件
本申请要求于2016年11月1日在韩国知识产权局提交的第10-2016-0144710号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件，更具体地说，涉及一种包括陶瓷层和至少一对内电极的多层陶瓷电容器。
背景技术
作为多层电子组件的多层陶瓷电容器(MLCC)是安装在诸如包括液晶显示器(LCD)、等离子显示面板(PDP)的视频显示器、计算机、个人数字助理(PDA)、智能电话、移动电话等的各种电子产品的板上以充电和放电的片式电容器。
如第2013-0006798号韩国公开专利公布所示出的，MLCC通常被构造为使得内电极和外电极在电容器的侧表面上连接。然而，当外电极和内电极在电容器的侧表面上连接时，无法在电容器的侧表面上进一步设置介电层或内电极并且保持相同的片尺寸，导致电容器的电容受到限制。
发明内容
本公开的一方面可提供一种具有减小与电流路径有关的ESL同时增大其电容的结构的多层电子组件。
根据本公开的一方面，一种二端子多层电子组件可包括：主体，具有包括多个介电层以及通过所述多个介电层分开的第一内电极和第二内电极的多层结构；及第一外电极和第二外电极，设置在所述主体的一个表面上并且分别连接到所述第一内电极和所述第二内电极，其中，所述第一内电极和所述第一外电极通过设置在所述主体内的第一过孔连接，所述第二内电极和所述第二外电极通过设置在所述主体内的第二过孔连接，所述第一内电极包括第一贯通部和第二贯通部，所述第二内电极包括第三贯通部和第四贯通部，所述第一过孔交替地穿过所述第一贯通部和所述第三贯通部，所述第二过孔交替地穿过所述第二贯通部和所述第四贯通部，并且所述第一过孔的引出部连接到所述第一外电极的一个端部，所述第二过孔的引出部连接到所述第二外电极的一个端部。
根据本公开的另一方面，一种三端子多层电子组件可包括：主体，具有包括多个介电层以及通过所述多个介电层分开的第一内电极和第二内电极的多层结构；第一外电极和第二外电极，设置在所述主体的一个表面上并且连接到所述第一内电极；及第三外电极，在所述主体的所述一个表面上设置在所述第一外电极和所述第二外电极之间并且连接到所述第二内电极。
所述第一内电极通过设置在所述主体内的第一过孔连接到所述第一外电极并且通过设置在所述主体内的第二过孔连接到所述第二外电极；所述第二内电极通过设置在所述主体内的第三过孔连接到所述第三外电极并且通过设置在所述主体内的第四过孔连接到所述第三外电极，所述第一内电极包括第一贯通部、第二贯通部、第三贯通部和第四贯通部，所述第二内电极包括第五贯通部、第六贯通部、第七贯通部和第八贯通部，所述第一过孔交替地穿过所述第一贯通部和所述第五贯通部，并且所述第一过孔的引出部连接到所述第一外电极的一个端部，所述第二过孔交替地穿过所述第四贯通部和所述第八贯通部，并且所述第二过孔的引出部连接到所述第二外电极的一个端部，所述第三过孔交替地穿过所述第二贯通部和所述第六贯通部，并且所述第三过孔的引出部连接到所述第三外电极的一个端部，所述第四过孔交替地穿过所述第三贯通部和所述第七贯通部，并且所述第四过孔的引出部连接到所述第三外电极的面对所述第三外电极的所述一个端部的另一端部。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是示出根据本公开的示例性实施例的多层电子组件的示例的透视图；
图2是沿着图1的I-I’线截取的多层电子组件的截面图；
图3A是示出图1的第一内电极的示例的示图，图3B是示出图1的第二内电极的示例的示图；
图4A和图4B分别是示出图3A和图3B的内电极的变型示例的示图；
图5A和图5B分别是示出图3A和图3B的内电极的其它变型示例的示图；
图6是根据本公开的示例性实施例的多层电子组件的示意性透视图；
图7A是示出图6的第一内电极的示图，图7B是示出图6的第二内电极的示图；
图8A和图8B分别是示出图7A和图7B的示例性电极图案的示图；以及
图9A和图9B分别是示出图7A和7B的示例性电极图案的示图。
具体实施方式
现在将参照附图详细地描述本公开的示例性实施例。
在下文中，将描述根据本公开的示例性实施例的多层电子组件，但本公开不限于此。
出于描述的目的，首先将描述2端子多层电子组件，接着将描述三端子多层电子组件。
二端子多层电子组件
图1是示出根据本公开的示例性实施例的多层电子组件的透视图，具体地，图1是在多层陶瓷电容器中包括两个外电极的2端子电容器的示意性透视图。
参照图1，根据本公开的示例性实施例的多层电子组件包括：主体1，形成整体外观；第一外电极21和第二外电极22，设置在主体1的外表面上。
主体1包括：有效区域1a，在有效区域1a中，第一内电极和第二内电极重叠；上覆盖层1b，设置在有效区域1a上方并且包括没有印刷内电极的多个介电层。
具有大体六面体形状的主体1包括：上表面11和下表面12，沿厚度(T)方向彼此面对；第一侧表面13和第二侧表面14，沿长度(L)方向彼此面对；第一端表面15和第二端表面16，沿宽度(W)方向彼此面对，但不限于此。主体1的厚度方向指的是多个介电层在其中堆叠的堆叠方向，主体1的下表面指的是当将多层电子组件安装在板上时被设置为以面对的方式最靠近该板的安装表面。
第一外电极21和第二外电极22设置在主体1的下表面上，并且仅接触主体1的下表面而不接触外表面11、13、14、15和16。第一外电极21的一个端部21a被设置为面对主体1的下表面12上的第二外电极的一个端部22a。同时，第一外电极21的与第一外电极21的一个端部21a背对的另一端部21b设置在主体1的下表面12的一个边缘的内侧上。同时，虽然未示出，但是第一外电极21的另一端部21b可能无需延伸到除了下表面12之外的外表面，并且可被设置为与下表面12的一个边缘重叠。
类似地，第二外电极22的与第二外电极22的一个端部22a背对的另一端部22b设置在主体1的下表面12的一个边缘的内侧上。同时，虽然未示出，但是第二外电极22的另一端部22b可能不延伸到除了下表面12之外的外表面，并且第二外电极22的另一端部22b可被设置为与下表面12的一个边缘重叠。
图2是沿着图1的I-I’线截取的多层电子组件的截面图。参照图2，示出了设置在主体1内的第一内电极和第二内电极与第一过孔和第二过孔之间的具体的设置关系。
参照图2，多个介电层以及通过多个介电层分开的第一内电极111和第二内电极112设置在主体1内。
例如，介电层通过烧结包括诸如BaTiO3基陶瓷、Ba(Ti,Zr)O3基陶瓷或(Ba,Ca)TiO3基陶瓷的介电陶瓷的陶瓷生片形成，并且在主体内，介电层一体化使得其之间的边界可能不容易被看见。
第一内电极111和第二内电极112承担相反的极性，并且通过在陶瓷生片上印刷包括例如镍(Ni)的导电膏来形成图案并且烧结包括图案的陶瓷生片而形成。第一内电极111和第二内电极112沿堆叠方向交替地设置，并且多层主体内的第一内电极111和第二内电极112彼此重叠的区域是大体形成电容的有效区域。
第一内电极111和第二内电极112分别通过第一过孔121和第二过孔122电连接到第一外电极21和第二外电极22。
第一过孔121被设置为大体垂直于第一内电极111，第二过孔122被设置为大体垂直于第二内电极112。
参照第一过孔121和第二过孔122与第一内电极111和第二内电极112连接的结构，第一过孔121交替地穿过第一内电极111中包括的第一贯通部111a和第二内电极112中包括的第三贯通部112a，第二过孔122交替地穿过第一内电极111中包括的第二贯通部111b和第二内电极112中包括的第四贯通部112b。
第一过孔121用于连接第一内电极111和第一外电极21，因此第一过孔121需要与第二内电极112电分离。因此，需要在被第一过孔121穿过的第三贯通部112a的边缘设置介电材料。可使用任何材料作为介电材料，只要其使得第二内电极112和第一过孔121不电连接即可。例如，介电材料可包括包含诸如BaTiO3基介电陶瓷、Ba(Ti,Zr)O3基介电陶瓷或(Ba,Ca)TiO3基介电陶瓷的介电陶瓷的材料。
类似地，由于第二过孔122用于连接第二内电极112和第二外电极22，因此第二过孔122需要与第一内电极111电分离。因此，需要在被第二过孔122穿过的第二贯通部111b的边缘设置介电材料。可使用任何材料作为介电材料，只要其使得第一内电极111和第二过孔122不电连接即可。例如，介电材料可包括包含诸如BaTiO3基介电陶瓷、Ba(Ti,Zr)O3基介电陶瓷或(Ba,Ca)TiO3基介电陶瓷的介电陶瓷的材料。
由于第一过孔121需要电连接到第一内电极111，因此第一内电极111的被第一过孔121穿过的第一贯通部111a的边缘可与第一过孔121的外表面接触。在第一贯通部111a的边缘与第一过孔121的外表面不接触的情况下，导电材料可设置在第一贯通部111a的边缘，以电连接第一过孔121和第一贯通部111a。这里，例如，导电材料可包括形成第一内电极111的镍(Ni)。
由于第二过孔122需要电连接到第二内电极112，因此第二内电极112的被第二过孔122穿过的第四贯通部112b的边缘可与第二过孔122的外表面接触。在第四贯通部112b的边缘与第二过孔122的外表面不接触的情况下，导电材料可设置在第四贯通部112b的边缘，以电连接第二过孔122和第四贯通部112b。这里，例如，导电材料可包括形成第二内电极112的镍(Ni)。
当第一过孔121连接到第一外电极21时，第一过孔121的引出到主体1的外表面的引出部连接到第一外电极21的一个端部21a，当第二过孔122连接到第二外电极22时，第二过孔122的引出到主体1的外表面的引出部连接到第二外电极22的一个端部22a。
由于第一过孔121的引出部连接到第一外电极21的一个端部21a，并且第二过孔122的引出部连接到第二外电极22的一个端部22a，因此第一过孔121和第二过孔122之间的距离大体等于第一外电极21和第二外电极22之间的距离。
由于第一过孔121和第二过孔122分开至大体等于第一外电极21和第二外电极22之间的距离的程度，因此在第一外电极21和第二外电极22之间流动的电流的路径形成最短路径。结果，多层电子组件的电流路径被缩短，ESL可被减小。
参照图2，第一过孔121和第一外电极21连接为形成“L”形状，类似地，第二过孔122和第二外电极22也连接为形成“L”形状。
此外，第一过孔121从主体1的下表面延伸到最上边的第一内电极111所设置的点，第二过孔122从主体1的下表面延伸到最上边的第二内电极112所设置的点。虽然未示出，但是根据本领域技术人员设计的改变，第一过孔121的过孔的最上边的部分和第二过孔122的过孔的最上边的部分可分别延伸到第一内电极111的上方和第二内电极112的上方，以达到上覆盖层1b的内部，但在这种情况下，第一过孔121和第二过孔122不暴露于主体1的上表面。
图3A是示出图1的第一内电极的示例的示图，图3B是示出图1的第二内电极的示例的示图。第一内电极111和第二内电极112被示出为设置在介电层上。
参照图3A，第一内电极111具有与主体1的下表面的截面大体对应的截面形状，第一内电极111的边缘设置在其上印刷有第一内电极111的介电层的边缘的内侧上。结果，不存在第一内电极111会直接暴露于主体1的外表面的可能性。
第一内电极111包括第一贯通部111a和第二贯通部111b。第一贯通部111a和第二贯通部111b具有沿主体1的宽度(W)方向延伸的长方形截面。在第一贯通部111a和第二贯通部111b中，主体1在宽度方向上的长度比主体1在长度方向上的长度长，因此第一贯通部111a和第二贯通部111b整体上可具有狭缝形状。
由于第一贯通部111a和第二贯通部111b沿着主体1的宽度(W)方向延伸的长度比第一内电极121沿着主体1的宽度(W)方向延伸的长度短，因此第一贯通部111a和第二贯通部111b二者可设置在第一内电极111的边缘的内侧上。
由于第一内电极111的第一贯通部111a的边缘由导电材料形成，并且第二贯通部111b的边缘由介电材料形成，因此第一贯通部111a和第二贯通部111b可在外观上被区分。
同时，第一内电极111的第一贯通部111a和第二贯通部111b之间的距离L1可大体等于形成最小电流路径长度的第一外电极21的一个端部21a与第二外电极22的一个端部22a之间的距离。
这里，第一贯通部111a和第二贯通部111b二者之间的距离指的是仅第一贯通部111a和第二贯通部111b的不包括设置在贯通部的边缘的导电材料(这里，导电材料还包括在包括贯通部的内电极中包含的导电材料)和介电材料的边缘之间的距离。
参照图3B，第二内电极112包括第三贯通部112a和第四贯通部112b。由于第三贯通部112a与第一内电极111的第二贯通部111b具有大体相同的截面形状并且起到大体相同的作用，并且第四贯通部112b与第一内电极111的第一贯通部111a具有大体相同的截面形状并且起到大体相同的作用，因此该申请中的应用于第二贯通部111b和第一贯通部111a的描述也可按照原样应用于第三贯通部112a和第四贯通部112b，因此将省略冗余的描述。
同时，第二内电极112的第三贯通部112a和第四贯通部112b之间的距离L2可大体等于形成最小的电流路径长度的第一外电极21的一个端部21a和第二外电极22的一个端部22a之间的距离。
图4A和图4B分别是示出图3A和图3B的内电极的变型示例的示图。图4A和图4B的与如上图3A和图3B的描述相似或相同的描述将被省略。
在图4A中，与上面描述的第一贯通部111a和第二贯通部111b不同，第一内电极111’的第一贯通部111a’和第二贯通部111b’具有其沿主体1的长度L方向延伸的长度比沿主体1的宽度W方向延伸的长度长的长方形截面。
类似地，在图4B中，与上面描述的第三贯通部112a和第四贯通部112b不同，第二内电极112’的第三贯通部112a’和第四贯通部112b’具有其沿主体1的长度L方向延伸的长度比沿主体1的宽度W方向延伸的长度长的长方形截面。
参照图4A和图4B，第一内电极111’的第一贯通部111a’和第二贯通部111b’之间的距离L1’大体与第一外电极21的一个端部21a和第二外电极22的一个端部22a之间的距离相同，第二内电极112’的第三贯通部112a’和第四贯通部112b’之间的距离L2’大体与第一外电极21的一个端部21a和第二外电极22的一个端部22a之间的距离相同。
图5A和图5B分别是示出图3A和图3B的内电极的变型示例的示图。
参照图5A，第一内电极111”的第一贯通部111a”包括多个圆形通孔。圆形通孔沿主体1的宽度W方向成排布置并且彼此分开预定间距。类似地，第一内电极111”的第二贯通部111b”包括多个圆形通孔。圆形通孔沿主体1的宽度W方向成排布置并且彼此分开预定间距。
参照图5B，第二内电极112”的第三贯通部112a”和第四贯通部112b”中的每个包括多个圆形通孔，圆形通孔沿主体1的宽度W方向成排布置并且彼此分开预定间距。
此外，在图5A和图5B中，第一内电极111”的第一贯通部111a”和第二贯通部111b”之间的距离L1”以及第二内电极112”的第三贯通部112a”和第四贯通部112b”之间的距离L2”大体与第一外电极21的一个端部21a和第二外电极22的一个端部22a之间的距离相同，因此将第一外电极21和第二外电极22之间的电流路径控制为最短距离。
根据上面描述的二端子多层电容器，可通过将外电极形成为下表面电极来去除产生的不必要的寄生电流，在与现有技术中使用的片尺寸相同的片尺寸内可最大化地利用内电极重叠的区域，并且在与现有技术中形成相同电容的情况下，片尺寸可被最小化。此外，由于第一过孔和第二过孔之间的距离被控制至最小，同时还使形成相反极性的第一外电极和第二外电极之间的距离最小化，因此可使电流环路和ESL最小化。
三端子多层电子组件
将描述根据本公开的示例的三端子多层电子组件。三端子多层电子组件的与上面描述的二端子多层电子组件的描述相同的描述将被省略。
图6是根据本公开的示例性实施例的多层电子组件的透视图。参照图6，根据本公开的示例的三端子多层电子组件200包括主体3以及设置在主体3的下表面上的第一外电极41、第二外电极42和第三外电极43。
在主体3的下表面上，第三外电极43介于第一外电极41和第二外电极42之间。
第一外电极41和第二外电极42承担相同的极性，第三外电极43具有与第一外电极41和第二外电极42的极性相反的极性。
第一外电极41和第二外电极42电连接到第一内电极，第三外电极43电连接到第二内电极。
第一内电极通过第一过孔(未示出)电连接到第一外电极41，第一内电极通过第二过孔(未示出)电连接到第二外电极42。第一过孔和第二过孔被设置为垂直于第一外电极41和第二外电极42，第一过孔的引出部连接到第一外电极41的一个端部，第二过孔的引出部连接到第二外电极42的一个端部。
第二内电极通过第三过孔和第四过孔(未示出)电连接到第三外电极43。第三过孔的引出部连接到第三外电极43的一个端部，第四过孔的引出部连接到第三外电极43的沿主体3的长度方向面对第三外电极43的所述一个端部的另一端部。结果，第三外电极43沿长度方向延伸的长度大体等于第三过孔和第四过孔之间沿长度方向的距离。
图7A是示出图6的第一内电极的示例的示图，图7B是示出图6的第二内电极的示例的示图。第一内电极和第二内电极处于被印刷在介电层上的状态。
参照图7A，第一内电极311包括第一贯通部311a、第二贯通部311b、第三贯通部311c和第四贯通部311d。导电材料被设置到第一内电极311的第一贯通部311a和第四贯通部311d的边缘，以使分别穿过第一贯通部311a和第四贯通部311d的第一过孔和第二过孔电连接第一内电极311与第一外电极41和第二外电极42。同时，介电材料被设置到第一内电极311的第二贯通部311b和第三贯通部311c的边缘，以使分别穿过第二贯通部311b和第三贯通部311c的第三过孔和第四过孔不电连接到第一内电极311。第一内电极311的第一贯通部311a、第二贯通部311b、第三贯通部311c和第四贯通部311d中的每个具有沿主体3的宽度W方向延伸的长方形狭缝形状。第一贯通部311a、第二贯通部311b、第三贯通部311c和第四贯通部311d沿主体3的长度方向彼此分开。
参照图7B，第二内电极312包括第五贯通部312a、第六贯通部312b、第七贯通部312c和第八贯通部312d。导电材料被设置到第二内电极312的第六贯通部321b和第七贯通部312c的边缘，以使分别穿过第六贯通部312b和第七贯通部312c的第三过孔和第四过孔电连接第二内电极312与第三外电极43。同时，介电材料被设置到第二内电极312的第五贯通部312a和第八贯通部312d的边缘，以使分别穿过第五贯通部312a和第八贯通部312d的第一过孔和第二过孔不电连接到第二内电极312。第二内电极312的第五贯通部312a、第六贯通部312b、第七贯通部312c和第八贯通部312d中的每个具有沿主体3的宽度W方向延伸的长方形狭缝形状。第五贯通部312a、第六贯通部312b、第七贯通部312c和第八贯通部312d沿主体3的长度方向彼此分开。
图8A和图8B分别是示出图7A和图7B的示例性图案的示图。
参照图8A，就第一内电极311’的贯通部而言，图7A的第二贯通部311b和第三贯通部311c被合并。这里，合并指的是第二贯通部311b和第三贯通部311c结合为形成单个贯通部。这里，当第一内电极311’的通过将第二贯通部311b和第三贯通部311c合并而形成的贯通部为第一合并贯通部311p时，第一合并贯通部311p具有沿主体3的长度方向延伸的长方形狭缝形状。电连接第二内电极312’和第三外电极43的第三过孔和第四过孔二者(未示出)穿过第一合并贯通部311p，介电材料可设置到第一合并贯通部311p的边缘，以防止第一内电极311’与第三过孔和第四过孔电连接。虽然未示出，但是由于第三过孔和第四过孔二者穿过第一合并贯通部311p，因此第三过孔和第四过孔也可与第一合并贯通部311p类似地被合并。
参照图8B，就第二内电极312’的贯通部而言，图7B的第六贯通部312b和第七贯通部312c被合并。这里，合并指的是第六贯通部312b和第七贯通部312c结合为形成与第一合并贯通部311p类似的单个贯通部。这里，当第二内电极312’的通过将第六贯通部312b和第七贯通部312c合并而形成的贯通部为第二合并贯通部312q时，第二合并贯通部312q具有沿主体3的长度方向延伸的长方形狭缝形状。电连接第二内电极312’和第三外电极43的第三过孔和第四过孔二者(未示出)穿过第二合并贯通部312q，导电材料可设置到第二合并贯通部312q的边缘，以使第二内电极312’与第三过孔和第四过孔电连接。
图9A和图9B分别是示出图7A和图7B的示例性图案的示图。
图7A的第一内电极311的第一贯通部311a、第二贯通部311b、第三贯通部311c和第四贯通部311d被变型成为图9A的第一内电极311”的第一贯通部311a”、第二贯通部311b”、第三贯通部311c”和第四贯通部311d”。图9A的第一贯通部311a”、第二贯通部311b”、第三贯通部311c”和第四贯通部311d”包括多个通孔，贯通部的通孔被布置为沿主体3的宽度方向彼此分开。
图7B的第二内电极312的第五贯通部312a、第六贯通部312b、第七贯通部312c和第八贯通部312d被变型成为图9B的第二内电极312”的第五贯通部312a”、第六贯通部312b”、第七贯通部312c”和第八贯通部312d”。图9B的第五贯通部312a”、第六贯通部312b”、第七贯通部312c”和第八贯通部312d”包括多个通孔，贯通部的通孔被布置为沿主体3的宽度方向彼此分开。
图8A、图8B、图9A和图9B示出了多个贯通部的形状的变型示例，这里，在图8A、图8B、图9A和图9B中，参照相邻过孔之间的距离，贯通部之间的距离可被控制为使得电连接到过孔的相邻的外电极之间的距离大体相同。
根据上面描述的三端子多层电容器，可通过将外电极形成为下表面电极来去除产生的不必要的寄生电流，在与现有技术中使用的片尺寸相同的片尺寸内可最大化地利用内电极重叠的区域，并且在与现有技术中形成相同电容的情况下，片尺寸可被最小化。此外，由于连接到外电极的过孔之间的距离被控制至最小，同时使形成相反极性的第一外电极和第三外电极之间的距离以及第二外电极与第三外电极之间的距离最小化，因此可使整个电流环路和ESL最小化。
如上所述，根据本公开的示例性实施例，可提供具有减小的寄生电流和ESL同时在相同片尺寸下使内电极的形成电容的重叠区域最大化的多层电子组件。
虽然上面已示出并且描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离由所附的权利要求限定的本公开的范围的情况下，可做出修改和变型。

Claims (12)

1.一种多层电子组件，包括：
主体，具有包括多个介电层以及通过所述多个介电层分开的第一内电极和第二内电极的多层结构；及
第一外电极和第二外电极，设置在所述主体的一个表面上并且分别连接到所述第一内电极和所述第二内电极，所述第一内电极和所述第一外电极通过设置在所述主体内的第一过孔连接，所述第二内电极和所述第二外电极通过设置在所述主体内的第二过孔连接，所述第一内电极包括第一贯通部和第二贯通部，所述第二内电极包括第三贯通部和第四贯通部，所述第一过孔交替地穿过所述第一贯通部和所述第三贯通部，所述第二过孔交替地穿过所述第二贯通部和所述第四贯通部，所述第一过孔的引出部连接到所述第一外电极的一个端部，所述第二过孔的引出部连接到所述第二外电极的一个端部，
其中，所述第一过孔和所述第二过孔彼此平行，并且所述第一过孔和所述第二过孔之间的距离等于所述第一外电极的所述一个端部和所述第二外电极的所述一个端部之间的距离，
其中，所述第一贯通部的边缘直接连接到所述第一过孔或通过设置在所述第一贯通部的所述边缘的导电材料间接连接到所述第一过孔，所述第四贯通部的边缘直接连接到所述第二过孔或通过设置在所述第四贯通部的所述边缘的导电材料间接连接到所述第二过孔，介电材料设置在所述第二贯通部和所述第三贯通部的边缘。
2.如权利要求1所述的多层电子组件，其中，
所述第一外电极的所述一个端部和所述第二外电极的所述一个端部被设置为在所述主体的所述一个表面上彼此面对，
所述第一外电极的面对所述第一外电极的所述一个端部的另一端部被设置为与所述主体的所述一个表面的边缘重叠或设置在所述边缘的内侧上，并且
所述第二外电极的面对所述第二外电极的所述一个端部的另一端部被设置为与所述主体的所述一个表面的另一边缘重叠或设置在所述另一边缘的内侧上，其中，所述主体的所述一个表面的所述另一边缘被设置为与所述主体的所述一个表面的所述边缘面对。
3.如权利要求1所述的多层电子组件，其中，
所述第一内电极和所述第二内电极平行于所述主体的所述一个表面，并且
所述第一过孔垂直于所述第一内电极，所述第二过孔垂直于所述第二内电极。
4.如权利要求1所述的多层电子组件，其中，所述第一过孔和所述第一外电极彼此垂直，所述第二过孔和所述第二外电极彼此垂直。
5.如权利要求1所述的多层电子组件，其中，所述第一过孔从所述主体的所述一个表面延伸到最上边的第一内电极所设置的点或延伸到所述最上边的第一内电极上方的上覆盖层的内部，所述第二过孔从所述主体的所述一个表面延伸到最上边的第二内电极所设置的点或延伸到所述最上边的第二内电极上方的上覆盖层的内部。
6.如权利要求1所述的多层电子组件，其中，
所述主体包括沿厚度方向彼此面对的上表面和下表面、沿长度方向彼此面对的第一表面和第二表面以及沿宽度方向彼此面对的第三表面和第四表面，并且
所述主体的其上设置有所述第一外电极和所述第二外电极的所述一个表面被设置为所述主体的所述下表面。
7.如权利要求6所述的多层电子组件，其中，所述第一贯通部至所述第四贯通部具有长方形截面，所述长方形截面沿所述主体的所述宽度方向延伸的长度比所述长方形截面沿所述主体的所述长度方向延伸的长度长。
8.如权利要求6所述的多层电子组件，其中，所述第一贯通部至所述第四贯通部具有长方形截面，所述长方形截面沿所述主体的所述长度方向延伸的长度比所述长方形截面沿所述主体的所述宽度方向延伸的长度长。
9.如权利要求6所述的多层电子组件，其中，所述第一贯通部至所述第四贯通部均包括多个圆形通孔，所述第一贯通部至所述第四贯通部中的每个的所述圆形通孔沿所述主体的所述宽度方向成排布置并且彼此分开预定间距。
10.一种多层电子组件，包括：
主体，具有包括多个介电层以及通过所述多个介电层分开的第一内电极和第二内电极的多层结构；
第一外电极和第二外电极，设置在所述主体的一个表面上并且连接到所述第一内电极；及
第三外电极，在所述主体的所述一个表面上设置在所述第一外电极和所述第二外电极之间并且连接到所述第二内电极，所述第一内电极通过设置在所述主体内的第一过孔连接到所述第一外电极并且通过设置在所述主体内的第二过孔连接到所述第二外电极，所述第二内电极通过设置在所述主体内的第三过孔连接到所述第三外电极并且通过设置在所述主体内的第四过孔连接到所述第三外电极，所述第一内电极包括第一贯通部、第二贯通部、第三贯通部和第四贯通部，所述第二内电极包括第五贯通部、第六贯通部、第七贯通部和第八贯通部，所述第一过孔交替地穿过所述第一贯通部和所述第五贯通部，并且所述第一过孔的引出部连接到所述第一外电极的一个端部，所述第二过孔交替地穿过所述第四贯通部和所述第八贯通部，并且所述第二过孔的引出部连接到所述第二外电极的一个端部，所述第三过孔交替地穿过所述第二贯通部和所述第六贯通部，并且所述第三过孔的引出部连接到所述第三外电极的一个端部，所述第四过孔交替地穿过所述第三贯通部和所述第七贯通部，并且所述第四过孔的引出部连接到所述第三外电极的面对所述第三外电极的所述一个端部的另一端部，
其中，所述第一过孔和所述第三过孔之间的距离等于所述第一外电极的所述一个端部和所述第三外电极的所述一个端部之间的距离，并且
所述第二过孔和所述第四过孔之间的距离等于所述第二外电极的所述一个端部和所述第三外电极的所述另一端部之间的距离，
所述第一贯通部的边缘直接连接到所述第一过孔或通过设置在所述第一贯通部的所述边缘的导电材料间接连接到所述第一过孔，所述第四贯通部的边缘直接连接到所述第二过孔或通过设置在所述第四贯通部的所述边缘的导电材料间接连接到所述第二过孔，所述第六贯通部的边缘直接连接到所述第三过孔或通过设置在所述第六贯通部的所述边缘的导电材料间接连接到所述第三过孔，所述第七贯通部的边缘直接连接到所述第四过孔或通过设置在所述第七贯通部的所述边缘的导电材料间接连接到所述第四过孔，介电材料设置在所述第二贯通部、所述第三贯通部、所述第五贯通部和所述第八贯通部的边缘。
11.如权利要求10所述的多层电子组件，其中，所述第一内电极和所述第二内电极平行于所述主体的所述一个表面，所述第一过孔至所述第四过孔垂直于所述第一内电极和所述第二内电极并且垂直于连接到所述第一过孔至所述第四过孔的外电极。
12.如权利要求10所述的多层电子组件，其中，所述第二贯通部和所述第三贯通部合并为形成第一合并贯通部，所述第六贯通部和所述第七贯通部合并为形成第二合并贯通部，所述第三过孔和所述第四过孔交替地穿过所述第一合并贯通部和所述第二合并贯通部。
CN201710904770.2A 2016-11-01 2017-09-29 多层电子组件 Active CN108010721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160144710A KR102691325B1 (ko) 2016-11-01 2016-11-01 적층 전자부품
KR10-2016-0144710 2016-11-01

Publications (2)

Publication Number Publication Date
CN108010721A CN108010721A (zh) 2018-05-08
CN108010721B true CN108010721B (zh) 2020-12-22

Family

ID=62020558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710904770.2A Active CN108010721B (zh) 2016-11-01 2017-09-29 多层电子组件

Country Status (3)

Country Link
US (1) US10971303B2 (zh)
KR (1) KR102691325B1 (zh)
CN (1) CN108010721B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620521B1 (ko) 2019-07-05 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터
KR102333095B1 (ko) * 2019-08-19 2021-12-01 삼성전기주식회사 적층 세라믹 커패시터
CN116075913A (zh) * 2020-08-12 2023-05-05 株式会社村田制作所 多端子层叠电容器
CN113517137B (zh) * 2021-07-15 2022-08-09 江门市东有科技有限公司 一种多层陶瓷电容器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270282A (ja) * 1997-03-21 1998-10-09 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
CN1832070A (zh) * 2005-03-07 2006-09-13 三星电机株式会社 嵌入式多层片形电容器及具有其的印刷电路板
CN101752084A (zh) * 2008-11-27 2010-06-23 株式会社村田制作所 电子部件以及电子部件内置基板
CN102655055A (zh) * 2012-04-23 2012-09-05 苏州达方电子有限公司 制造积层电容器的方法
CN104637680A (zh) * 2013-11-06 2015-05-20 三星电机株式会社 多层陶瓷电容器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214249A (ja) 1998-01-29 1999-08-06 Kyocera Corp 薄膜コンデンサ
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
JP4757587B2 (ja) * 2005-09-21 2011-08-24 Ｔｄｋ株式会社 積層コンデンサ、及び、その製造方法
JP4760789B2 (ja) 2006-08-21 2011-08-31 株式会社村田製作所 積層コンデンサ、回路基板及び回路モジュール
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Ｔｄｋ株式会社 薄膜デバイス
JP5120426B2 (ja) * 2010-08-11 2013-01-16 Ｔｄｋ株式会社 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR102632352B1 (ko) * 2016-09-08 2024-02-02 삼성전기주식회사 커패시터 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270282A (ja) * 1997-03-21 1998-10-09 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
CN1832070A (zh) * 2005-03-07 2006-09-13 三星电机株式会社 嵌入式多层片形电容器及具有其的印刷电路板
CN101752084A (zh) * 2008-11-27 2010-06-23 株式会社村田制作所 电子部件以及电子部件内置基板
CN102655055A (zh) * 2012-04-23 2012-09-05 苏州达方电子有限公司 制造积层电容器的方法
CN104637680A (zh) * 2013-11-06 2015-05-20 三星电机株式会社 多层陶瓷电容器

Also Published As

Publication number Publication date
CN108010721A (zh) 2018-05-08
US20180122575A1 (en) 2018-05-03
KR102691325B1 (ko) 2024-08-05
KR20180047888A (ko) 2018-05-10
US10971303B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
TWI479520B (zh) 多層陶瓷電容
KR101548813B1 (ko) 적층 세라믹 커패시터
CN108010721B (zh) 多层电子组件
KR102319596B1 (ko) 적층형 커패시터 및 그 실장 기판
US10076036B2 (en) Multilayer capacitor with via electrodes interconnecting internal electrodes and board having the same
KR101963283B1 (ko) 커패시터 부품
KR100826410B1 (ko) 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
JP2018011047A (ja) 積層型キャパシタ及びその実装基板並びにその製造方法
KR102427927B1 (ko) 3단자 적층형 커패시터
KR102064008B1 (ko) 적층 커패시터, 적층 커패시터가 실장된 기판
KR102067174B1 (ko) 3단자 적층형 커패시터
CN108364785B (zh) 层叠电容器及电子部件装置
KR102538899B1 (ko) 커패시터 부품
JP2011018758A (ja) 積層型電子部品
JP7193201B2 (ja) キャパシター部品
KR102061505B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US10770235B2 (en) Multilayer capacitor
US9773618B2 (en) Capacitor
KR20180068911A (ko) 커패시터 및 그 실장 기판
KR20180055579A (ko) 커패시터 부품
JP6459717B2 (ja) 積層セラミックコンデンサ
KR100916480B1 (ko) 적층 세라믹 캐패시터
JP2006286842A (ja) コンデンサ構造及び実装基板
JP2013235976A (ja) 積層コンデンサ
KR102584975B1 (ko) 적층형 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant