CN107068251A - 绝缘母线、绝缘母线的制造方法及电子设备 - Google Patents

绝缘母线、绝缘母线的制造方法及电子设备 Download PDF

Info

Publication number
CN107068251A
CN107068251A CN201611243225.5A CN201611243225A CN107068251A CN 107068251 A CN107068251 A CN 107068251A CN 201611243225 A CN201611243225 A CN 201611243225A CN 107068251 A CN107068251 A CN 107068251A
Authority
CN
China
Prior art keywords
conductor
conductive film
dielectric film
isolated bus
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611243225.5A
Other languages
English (en)
Other versions
CN107068251B (zh
Inventor
早濑悠二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107068251A publication Critical patent/CN107068251A/zh
Application granted granted Critical
Publication of CN107068251B publication Critical patent/CN107068251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/06—Insulating conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/02—Disposition of insulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G5/00—Installations of bus-bars
    • H02G5/005—Laminated bus-bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H01L2924/13092—Dual Gate Metal-Oxide-Semiconductor Field-Effect Transistor [DGMOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Insulated Switchgears (AREA)
  • Insulated Conductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种绝缘母线、绝缘母线的制造方法及电子设备，能提高绝缘母线的耐电压性能。绝缘母线(1)具有：板状导体(2、3)；以及绝缘膜(4a、4b、5a、5b)，所述绝缘膜(4a、4b、5a、5b)覆盖导体(2、3)。绝缘母线(1)还具有导电性膜(9a～9d、10a～10d)，所述导电性膜(9a～9d、10a～10d)以与导体(2、3)接触的方式形成在绝缘膜(4a、4b、5a、5b)的内侧的面，将导体(2、3)的端部(2c、2d，3c、3d)与绝缘膜(4a、4b、5a、5b)之间的空隙(7a、7b、8a、8b)覆盖。

Description

绝缘母线、绝缘母线的制造方法及电子设备
技术领域
本发明涉及一种绝缘母线、绝缘母线的制造方法及电子设备。
背景技术
使用半导体元件(功率半导体等)的电子设备(功率转换装置等)中，为了应对电子设备内部所收发信号近年来的高频化，有时使用绝缘母线作为配线。
作为绝缘母线的1种，具有将利用绝缘膜实施了层压加工的板状导体夹着绝缘板(垫片)层压多层而成的绝缘母线。这种绝缘母线(亦称为层压母线)中，导体间的距离越短，导体间的互感越大，结果能够降低电感。
另外，随着近年来SiC元件的开发推进，要求电子设备的高耐电压化。为了实现绝缘母线的高耐电压化，过去已提出一种技术，其向板状导体间流入熔融树脂，为了避免导体与树脂的粘接界面发生剥离，抑制剥离部分的局部放电(例如，参照专利文献1、2)。此外，已提供一种技术，其用热固性粘接材料覆盖导体端部，来抑制与绝缘膜之间形成孔隙(空隙)，缓和电场集中(例如，参照专利文献3)。
现有技术文献
专利文献
专利文献1：日本专利特开2010-274602号公报
专利文献2：日本专利特开2010-274603号公报
专利文献3：日本专利特许第4618211号说明书
发明内容
发明所要解决的技术问题
然而，例如，处理大功率的电气设备所使用的绝缘母线的面积较大，因此难以用绝缘膜将导体端部完全覆盖以免产生空隙。因此，该空隙中电场会集中且产生局部放电，反复放电会导致产生意料外的气体，或者导致绝缘材料劣化，存在无法稳定输电的问题。另外，若使导体间的绝缘材料的厚度增加，则能够实现高耐电压化，但是会使电感增加，因此不优选。
如此，过去的绝缘母线的高耐电压化有改善余地。
解决技术问题所采用的技术方案
根据发明的一观点，提供一种绝缘母线，其具有：板状导体；绝缘膜，所述绝缘膜覆盖所述导体；以及导电性膜，所述导电性膜以与所述导体接触的方式形成在所述绝缘膜的内侧的面，将所述导体的端部与所述绝缘膜之间的空隙覆盖。
此外，根据发明的一观点，提供一种绝缘母线的制造方法，其在第一绝缘膜的一个面的一部分形成第一导电性膜，在第二绝缘膜的一个面的一部分形成第二导电性膜，使用粘接剂将板状导体以与所述第一导电性膜接触的方式粘贴到所述第一绝缘膜上，使用所述粘接剂将所述第二绝缘膜以所述第二导电性膜与所述导体接触的方式粘贴到所述导体上，以用所述第一导电性膜及所述第二导电性膜将所述导体的端部与所述第一绝缘膜及所述第二绝缘膜之间的空隙覆盖的方式，将所述第一绝缘膜与所述第二绝缘膜贴合。
此外，根据发明的一观点，提供一种电子设备，其具有绝缘母线、以及半导体元件，所述绝缘母线具备：板状导体；绝缘膜，所述绝缘膜覆盖所述导体；以及导电性膜，所述导电性膜以与所述导体接触的方式形成在所述绝缘膜的内侧的面，将所述导体的端部与所述绝缘膜之间的空隙覆盖，所述半导体元件具备经由贯穿端子与所述导体电连接的端子。
发明效果
根据揭示的绝缘母线、绝缘母线的制造方法及电子设备，能够提高耐电压性能。
附图说明
图1是表示本实施方式的绝缘母线的一例的剖视图。
图2是表示本实施方式的绝缘母线的一例的俯视图。
图3是以等效电路表示不具有覆盖空隙的导电性膜的绝缘母线的一部分的图。
图4是以等效电路表示具有覆盖空隙的导电性膜的绝缘母线的一部分的图。
图5是表示绝缘母线的其他例的剖视图。
图6是表示绝缘母线的制造方法的一例的立体图(其一)。
图7是表示绝缘母线的制造方法的一例的立体图(其二)。
图8是表示绝缘母线的制造方法的一例的立体图(其三)。
图9是表示绝缘母线的制造方法的一例的立体图(其四)。
图10是表示绝缘母线的制造方法的一例的立体图(其五)。
图11是表示导体端部与绝缘膜之间所形成的空隙的一例的剖视图。
图12是表示使用绝缘母线的电子设备的一部分的一例的剖视图。
图13是表示绝缘母线的变形例的剖视图。
具体实施方式
以下参照附图对具体实施方式进行说明。
图1是表示本实施方式的绝缘母线的一例的剖视图。
此外，图2是表示本实施方式的绝缘母线的一例的俯视图。另外，图1表示图2的A-A线的剖面。
绝缘母线1具有板状的多个导体2、3。导体2、3例如是Cu(铜)板等。
导体2的上表面2a和下表面2b及端部2c、2d被绝缘膜4a、4b覆盖。导体3同样，其上表面3a和下表面3b及端部3c、3d被绝缘膜5a、5b覆盖。
作为绝缘膜4a、4b、5a、5b的材质，例如，可列举聚丙烯、聚对苯二甲酸乙二醇酯等。另外，绝缘膜4a、4b、5a、5b利用未图示的具有热熔接性的粘接剂被粘贴到导体2、3。绝缘膜4a、4b、5a、5b具有粘接层时，利用该粘接层同样地被粘贴到导体2、3。
如此被绝缘膜4a、4b、5a、5b覆盖的导体2、3经由绝缘板6被层压。作为绝缘板6，例如，可使用厚度数mm左右的树脂、陶瓷等。
另外，图1的例子中，表示具有2层导体2、3的绝缘母线1的例子，但也可以是层压有3层以上导体的结构。
本实施方式的绝缘母线1还具有以下所示导电性膜。
图1的例子中，导体2的端部2c、2d与绝缘膜4a、4b之间产生空隙7a、7b。此外，导体3的端部3c、3d与绝缘膜5a、5b之间也产生空隙8a、8b。
将导体2、3设为不同电位时，电场容易集中到空隙7a、7b、8a、8b，可能引起局部放电。为了抑制产生局部放电，本实施方式的绝缘母线1中，以与导体2接触的方式在绝缘膜4a、4b的内侧的面形成有覆盖端部2c侧的空隙7a的导电性膜9a、9b。此外，以与导体2接触的方式在绝缘膜4a、4b的内侧的面形成有覆盖端部2d侧的空隙7b的导电性膜9c、9d。导电性膜9a～9d以与导体2的接触电阻例如为1Ω以下的方式与导体2接触而形成。
此外，同样地以与导体3接触的方式在绝缘膜5a、5b的内侧的面形成有覆盖端部3c侧的空隙8a的导电性膜10a、10b。进而，以与导体3接触的方式在绝缘膜5a、5b的内侧的面形成有覆盖端部3d侧的空隙8b的导电性膜10c、10d。导电性膜10a～10d以与导体3的接触电阻例如为1Ω以下的方式与导体3接触而形成。
导电性膜9a～9d、10a～10d是金属、碳膜等，薄层电阻(表面电阻率)例如为数百Ω/sq左右以下。另外，绝缘膜4a、4b、5a、5b事先形成有粘接层时，导电性膜9a～9d、10a～10d可以在其粘接层上混合碳粉等来使其具有导电性。如此能够以低成本形成导电性膜。
上述所示的导电性膜9a～9d与导体2接触，因此与导体2为相同电位。因此，空隙7a、7b被相同电位的导体2与导电性膜9a～9d覆盖(包围)。如此，导体2与导体3之间产生的电场线不会进入空隙7a、7b。因此，能够降低空隙7a、7b内的电场强度，抑制产生局部放电。此外同样地，导电性膜10a～10d与导体3接触，因此与导体3为相同电位。因此，空隙8a、8b被相同电位的导体3与导电性膜10a～10d覆盖(包围)。如此，能够降低空隙8a、8b内的电场强度，抑制产生局部放电。
以下对有无上述所示的导电性膜9a～9d、10a～10d带来的电学差异进行说明。
图3是以等效电路表示不具有覆盖空隙的导电性膜的绝缘母线的一部分的图。另外，以下为简化说明，不考虑粘接层的电阻及电容器。
图3中，图1所示的绝缘膜4a用电阻R1和与电阻R1并联连接的电容器C1表示。此外，图3中，图1所示的绝缘板6用电阻R2和与电阻R2并联连接的电容器C2表示。进而，图3中，图1所示的绝缘膜5b用电阻R3和与电阻R3并联连接的电容器C3表示。
导体2、3之间没有空隙时，导体2、3之间用由上述所示的电阻R1～R3和电容器C1～C3组成的等效电路表示。
另一方面，图1所示的空隙7a在图3中，用电阻R4和与电阻R4并联连接的电容器C4表示。此外，图1所示的空隙8a在图3中，用电阻R5和与电阻R5并联连接的电容器C5表示。
导体2、3之间存在上述所示的空隙7a、8a时，导体2、3之间用由电阻R1～R5和电容器C1～C5组成的等效电路表示。
电容器C4、C5的电容大于电容器C1～C3的电容。此外，电阻R4、R5的电阻值是空隙7a、8a的空气的电阻值。
空隙7a、8a的阻抗Z4、Z5能够用总阻抗公式Z4＝1/{(1/r4)+jωc4}及Z5＝1/{(1/r5)+jωc5}表示。另外，该公式中，r4、r5表示电阻R4、R5的电阻值，c4、c5表示电容器C4、C5的电容。此时，空隙7a、8a越小，越满足jωc4＞＞1/r4及jωc5＞＞1/r5，阻抗Z4、Z5受空隙7a、8a的电容c4、c5支配。空隙7a、8a内的、绝缘膜4a、4b、5a、5b与导体2、3之间的距离相较于导体2、3之间的距离充分短，因此电容c4、c5为较大的值。
此外，施加到这些空隙7a、8a上的电压除以空隙7a、8a的绝缘膜4a、4b、5a、5b与导体2、3之间的距离得到的值为电场。该距离相较于导体2、3之间的距离充分短，因此导体2、3为不同电位时，空隙7a、8a中电场增强。如图3所示，例如，空隙7a的导体3侧的部分(纸面上侧)与空隙8a的导体2侧的部分(纸面下侧)为电场集中部位。图1所示的空隙7b、8b也相同。
图4是以等效电路表示具有覆盖空隙的导电性膜的绝缘母线的一部分的图。与图4所示要素相同的要素被赋予相同符号。
若设置图1所示的导电性膜9a～9d、10a～10d，则如图3所示，串联连接的电阻R1与电阻R4之间的节点与导体2电连接。此外，串联连接的电阻R3与电阻R5之间的节点与导体3电连接。如此，电阻R4、R5与电容器C4、C5可视作没有。因此，能够缓和空隙7a、8a内的电场集中，抑制产生局部放电。同样地，也能够缓和空隙7b、8b内的电场集中，抑制产生局部放电。
如以上所示，本实施方式的绝缘母线1中，能够抑制产生局部放电，因此耐电压性得以提高，还能够应对要求更高耐电压的产品。
此外，由于没有为了实现高耐电压化而使导体2、3之间的绝缘材料(例如，图1的绝缘板6)的厚度增加，因此也不会损害低电感特性。反过来说，本实施方式的绝缘母线1的耐电压性能较高，因此能够将导体2、3之间的绝缘材料的厚度做得更薄，能够进一步减小电感。因此，有望实现绝缘母线1的小型化。
另外，图1中，表示设有将2个导体2、3的端部2c、2d，3c、3d与绝缘膜4a、4b、5a、5b之间产生的全部空隙7a、7b、8a、8b覆盖的导电性膜9a～9d、10a～10d的例子，但并不限定于此。可以使用导电性膜将任意1个空隙覆盖。
图5是表示绝缘母线的其他例的剖视图。
绝缘母线20具有板状的多个导体21、22。导体21的上表面21a和下表面21b及端部21c被绝缘膜23a、23b覆盖。导体22同样，其上表面22a和下表面22b及端部22c被绝缘膜24a、24b覆盖。被绝缘膜23a、23b、24a、24b覆盖的导体21、22经由绝缘板25被层压。
图5所示的绝缘母线20中，导体21的端部21c与绝缘膜23a、23b之间产生空隙26。此外，导体22的端部22c与绝缘膜24a、24b之间产生空隙27。此处，空隙26相对于绝缘板25的端部25a位于外侧，空隙27相对于绝缘板25的端部25a位于内侧。
处于这种位置关系的空隙26、27中，空隙27与空隙26相比更容易发生电场集中。因此，绝缘母线20中，与空隙26相接的绝缘膜23a、23b未形成导电性膜，与空隙27相接的绝缘膜24a、24b形成有导电性膜28a、28b。
如此，通过限定形成导电性膜的部位，从而能够减少制造工序及制造成本。
(绝缘母线的制造方法例)
图6至图10是表示绝缘母线的制造方法的一例的立体图。
首先，例如，在聚丙烯、聚对苯二甲酸乙二醇酯等绝缘膜30的一个面的一部分形成导电性膜31(图6)。导电性膜31例如使用掩模，用喷雾器等涂布含有金属(Ag(银)等)、碳等的涂料而形成。
另外，绝缘膜30上事先形成有粘接层时，可以在其粘接层的一部分上混合碳粉等使其具有导电性，从而形成导电性膜31。如此能够以低成本形成导电性膜31。
此外，还能够通过电镀、蒸镀来形成导电性膜31。
绝缘膜30上未事先形成粘接层时，如图7所示，粘接层32以覆盖绝缘膜30上和导电性膜31的端部的方式形成。图7的例子中，在沿X方向以长度d1形成的导电性膜31的2边(沿Y方向延伸的2边)上，以导电性膜31的端部的一部分被覆盖的方式形成有粘接层32。如此，导电性膜31沿X方向露出长度d。这种粘接层32使用掩模形成。
在导电性膜31的2边上，以导电性膜31的一部分被覆盖的方式形成有粘接层32，从而能抑制导电性膜31从绝缘膜30上剥离。另外，在导电性膜31的1边上，即使使导电性膜31被覆盖，也能够在某种程度上抑制导电性膜31的剥离。因此，在导电性膜31的至少1边上，使导电性膜31的一部分被覆盖即可。
另外，X方向是后续工序中与绝缘膜30上配置的板状导体的端部垂直的方向。
然而，图7所示的导电性膜31露出的区域上，后续工序中与绝缘膜30上配置的板状导体的端部垂直的方向的边的长度d根据该导体的厚度t决定。这是因为所产生的空隙的大小会根据厚度t而发生变化的缘故。厚度t越大，所产生的空隙的大小越大。
此外，为了能够用导电性膜31和后述图11的导电性膜36覆盖厚度t时产生的空隙，长度d根据在将绝缘膜30与后述图11的绝缘膜34贴合的工序中导体的端部与导电性膜31、36之间所产生的角度决定。
进而，长度d根据后述与板状导体相接的导电性膜31的部分的X方向的长度与、后述图11的导电性膜36与导电性膜31相接的部分的X方向的长度的和决定。
另外，绝缘膜30上事先形成有粘接层时，长度d是该粘接层上所形成的导电性膜31中，后续工序中与绝缘膜30上配置的板状导体的端部垂直的方向的边的长度。
然后，如图8所示，以与露出的导电性膜31的一部分接触的方式，通过粘接层32在绝缘膜30上粘贴有板状导体33。导体33例如是铜板等金属板。也可以通过压接经由粘接层32在绝缘膜30上粘贴导体33。
接着，如图9所示，绝缘膜34被粘贴到导体33上。虽然未图示，但图9中的绝缘膜34的下表面在与图7所示结构相同的位置形成有导电性膜和粘接层。而且，以该导电性膜的一部分与导体33接触的方式，绝缘膜34经由未图示的粘接层被粘贴到导体33。
然后，在真空或常压下以粘接层32所使用材料的熔融温度(例如200℃左右)利用热压，如图10所示，将绝缘膜30、34和导体33及绝缘膜30、34彼此间焊接。
另外，可以不利用热压使绝缘膜30、34贴合，而使用粘接剂使绝缘膜30、34贴合。
后续工序的图示省略，但图10所示的结构形成有经由多个绝缘板(厚度数mm左右的树脂、陶瓷等)使用粘接剂被粘接且具有层压结构的绝缘母线(参照前述图1)。
图11是表示导体端部与绝缘膜之间所形成的空隙的一例的剖视图。
如图11所示，导体33的端部33a与绝缘膜30、34之间形成有空隙35。导体33的端部33a与导电性膜31、36之间的角度θ1、θ2取决于制造条件，例如为30°至70°的范围。
空隙35的2边的长度d0、d1由角度θ1、θ2决定。例如，角度θ1、θ2为45°时，长度d0、d1是2的平方根分之一乘以厚度t得到的值。角度θ1与角度θ2有时会不同。例如，角度θ1为90°，角度θ2为45°时，长度d0是2的平方根乘以厚度t得到的值，长度d1是与厚度t相同的值。
图7所示的导电性膜31上未被粘接层32覆盖的部分的X方向的长度d考虑到以上方面，根据由角度θ1、θ2决定的长度d1加上与导体33相接的导电性膜31的部分的X方向的长度x1、以及导电性膜31与导电性膜36相接的部分的X方向的长度x2而得到的值决定。图11的导电性膜36的X方向的长度也以同样方式决定。
在导电性膜31、36上，通过如上述所示决定X方向的长度，能够用导电性膜31、36覆盖空隙35。
如此，空隙35被相同电位的导体33与导电性膜31、36覆盖。如此，能够降低空隙35内的电场强度，抑制产生局部放电。因此，能够制造高耐电压的绝缘母线。
此外，上述的绝缘母线的制造方法可以不用对过去的制造工序、绝缘母线的设计做出太大改变，容易与过去的制造工序结合，能够抑制制造成本、制造时间的增加。
另外，上述的制造工序中，在绝缘膜34上形成导电性膜36的工序可以在绝缘膜30上形成导电性膜31的工序后立即进行，也可以在绝缘膜30上粘贴导体33的工序后进行。
(电子设备)
图12是表示使用绝缘母线的电子设备的一部分的一例的剖视图。与图1所示要素相同的要素被赋予相同符号。
电子设备40例如是铁道电源所使用的功率转换装置等。
电子设备40具有绝缘母线1、以及半导体元件41。例如，半导体元件41是功率MOSFET(Metal-Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等功率半导体。
半导体元件41具有与绝缘母线1的导体2、3电连接的端子41a、41b。
绝缘母线1形成有贯穿端子42、43，贯穿端子42与下层的导体2电连接，贯穿端子43与上层的导体3电连接。
端子41a经由贯穿端子42与导体2电连接，端子41b经由贯穿端子43与导体3电连接。
这种电子设备40中，绝缘母线1如前述所示，能够抑制空隙7a、7b、8a、8b中发生局部放电。因此，能够提供更高耐电压的电子设备40。
(变形例)
图13是表示绝缘母线的变形例的剖视图。与图5相同的要素被赋予相同符号。
图13所示绝缘母线20a中，未设置图5所示的导电性膜28b。此时，导电性膜28a覆盖空隙27的下表面。另外，导电性膜28a的端部中，贴合有绝缘膜24a、24b，从而未产生空隙。
这种绝缘母线20a也有望实现局部放电的抑制效果。
综上所述，根据实施方式，对本发明的绝缘母线、绝缘母线的制造方法及电子设备的一观点进行了说明，但这仅仅是一例，并不限定于上述的记载。
标号说明
1 绝缘母线
2、3 导体
4a、4b、5a、5b 绝缘膜
6 绝缘板
7a、7b、8a、8b 空隙
9a～9d、10a～10d 导电性膜

Claims (9)

1.一种绝缘母线，其特征在于，
具有：
板状导体；
绝缘膜，所述绝缘膜覆盖所述导体；以及
导电性膜，所述导电性膜以与所述导体接触的方式形成在所述绝缘膜的内侧的面，将所述导体的端部与所述绝缘膜之间的空隙覆盖。
2.如权利要求1所述的绝缘母线，其特征在于，
被所述绝缘膜覆盖的所述导体经由绝缘板层压有多层，
被层压多层的所述导体中，至少2个为相互不同的电位。
3.如权利要求2所述的绝缘母线，其特征在于，
较所述绝缘板的端部更靠内侧的所述空隙被所述导电性膜覆盖。
4.一种绝缘母线的制造方法，其特征在于，
在第一绝缘膜的一个面的一部分形成第一导电性膜，
在第二绝缘膜的一个面的一部分形成第二导电性膜，
使用粘接剂将板状导体以与所述第一导电性膜接触的方式粘贴到所述第一绝缘膜上，
使用所述粘接剂将所述第二绝缘膜以所述第二导电性膜与所述导体接触的方式粘贴到所述导体上，
以用所述第一导电性膜及所述第二导电性膜将所述导体的端部与所述第一绝缘膜之间的空隙及所述导体的端部与所述第二绝缘膜之间的空隙覆盖的方式，将所述第一绝缘膜与所述第二绝缘膜贴合。
5.如权利要求4所述的绝缘母线的制造方法，其特征在于，
所述第一导电性膜或所述第二导电性膜中，与所述导体的所述端部垂直的方向的边的长度根据所述导体的厚度决定。
6.如权利要求5所述的绝缘母线的制造方法，其特征在于，
所述边的长度根据将所述第一绝缘膜与所述第二绝缘膜贴合时产生的所述第一导电性膜或所述第二导电性膜与所述导体的所述端部之间的角度决定。
7.如权利要求5或6所述的绝缘母线的制造方法，其特征在于，
所述边的长度还根据所述第一导电性膜或所述第二导电性膜与所述导体相接的部分以及所述第一导电性膜与所述第二导电性膜相接的部分的、与所述导体的所述端部垂直的方向的长度决定。
8.如权利要求4至7中任一项所述的绝缘母线的制造方法，其特征在于，
所述第一导电性膜或所述第二导电性膜的至少1边的至少一部分被所述粘接剂覆盖。
9.一种电子设备，其特征在于，
具有：
绝缘母线，所述绝缘母线具备：板状导体；绝缘膜，所述绝缘膜覆盖所述导体；以及导电性膜，所述导电性膜以与所述导体接触的方式形成在所述绝缘膜的内侧的面，将所述导体的端部与所述绝缘膜之间的空隙覆盖；以及
半导体元件，所述半导体元件具备经由贯穿端子与所述导体电连接的端子。
CN201611243225.5A 2016-02-10 2016-12-29 绝缘母线、绝缘母线的制造方法及电子设备 Active CN107068251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-023691 2016-02-10
JP2016023691A JP6682894B2 (ja) 2016-02-10 2016-02-10 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器

Publications (2)

Publication Number Publication Date
CN107068251A true CN107068251A (zh) 2017-08-18
CN107068251B CN107068251B (zh) 2020-10-30

Family

ID=59382552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611243225.5A Active CN107068251B (zh) 2016-02-10 2016-12-29 绝缘母线、绝缘母线的制造方法及电子设备

Country Status (4)

Country Link
US (1) US10186475B2 (zh)
JP (1) JP6682894B2 (zh)
CN (1) CN107068251B (zh)
DE (1) DE102016226231A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628370A (zh) * 2019-02-28 2020-09-04 株式会社村田制作所 汇流条部件、汇流条部件的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3267571A1 (de) * 2016-07-07 2018-01-10 Siemens Aktiengesellschaft Vorrichtung zur elektrischen verbindung von mindestens einem elektrischen bauelement mit einer ersten und zweiten stromschiene
DE102017217352A1 (de) * 2017-09-28 2019-03-28 Danfoss Silicon Power Gmbh Stromschiene und leistungsmodul
EP3782246B1 (en) * 2018-04-16 2023-07-05 ABB Schweiz AG Apparatus for electrically interconnecting two laminated multi-phase busbars and switchgear cabinet including such an apparatus
US10741313B1 (en) 2019-02-06 2020-08-11 Eaton Intelligent Power Limited Bus bar assembly with integrated surge arrestor
DE102022207384A1 (de) 2022-07-19 2024-01-25 Leoni Bordnetz-Systeme Gmbh Stromschienen-Anordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201789251U (zh) * 2010-09-08 2011-04-06 上海索谷成套电气有限公司 扁形铜管母线槽
CN201985489U (zh) * 2010-12-29 2011-09-21 辽宁锦榜电气有限公司 风电专用母线槽
CN204189483U (zh) * 2014-10-15 2015-03-04 江苏华联电力器材有限公司 一种有机蒙脱土环氧树脂等电位屏蔽筒绝缘分裂式母线
CN105261418A (zh) * 2015-11-10 2016-01-20 江苏士林电气设备有限公司 一种三层共挤乙丙高压绝缘管母线

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3264403A (en) * 1963-10-15 1966-08-02 Eldre Components Electrical bus bar with non-adhering plastic inserts
JPS4949476U (zh) * 1972-08-09 1974-04-30
JPS6340824Y2 (zh) * 1987-07-23 1988-10-25
US5808240A (en) * 1996-05-24 1998-09-15 Otis Elevator Company Low-inductance planar bus arrangement
JP4618211B2 (ja) * 2006-07-31 2011-01-26 日立電線株式会社 モールド成形体の製造方法
JP2010259139A (ja) * 2009-04-21 2010-11-11 Fuji Electric Systems Co Ltd 絶縁ブスバー及びこれを使用した電力変換装置
JP2010274602A (ja) 2009-05-29 2010-12-09 Hitachi Cable Ltd モールド樹脂成形体
JP2010274603A (ja) 2009-05-29 2010-12-09 Hitachi Cable Ltd モールド樹脂成形体
JP5437397B2 (ja) * 2010-01-27 2014-03-12 株式会社日立製作所 配電実装部品及びそれを用いたインバータ装置
US9979173B2 (en) * 2011-04-29 2018-05-22 Ge Energy Power Conversion Technology Limited Bus bar assembly and method of manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201789251U (zh) * 2010-09-08 2011-04-06 上海索谷成套电气有限公司 扁形铜管母线槽
CN201985489U (zh) * 2010-12-29 2011-09-21 辽宁锦榜电气有限公司 风电专用母线槽
CN204189483U (zh) * 2014-10-15 2015-03-04 江苏华联电力器材有限公司 一种有机蒙脱土环氧树脂等电位屏蔽筒绝缘分裂式母线
CN105261418A (zh) * 2015-11-10 2016-01-20 江苏士林电气设备有限公司 一种三层共挤乙丙高压绝缘管母线

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628370A (zh) * 2019-02-28 2020-09-04 株式会社村田制作所 汇流条部件、汇流条部件的制造方法

Also Published As

Publication number Publication date
US20170229379A1 (en) 2017-08-10
US10186475B2 (en) 2019-01-22
CN107068251B (zh) 2020-10-30
JP2017142983A (ja) 2017-08-17
DE102016226231A1 (de) 2017-08-10
JP6682894B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
CN107068251A (zh) 绝缘母线、绝缘母线的制造方法及电子设备
CN1925210B (zh) 电子元件和电子电路
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
WO2008044482A1 (fr) Élément électrique
CN103985943B (zh) 双电容耦合同轴电缆到空气微带的转接装置
CN108289368A (zh) 高频信号传输结构及其制作方法
CN110402615A (zh) 高频传输用印刷线路板
CN1319085C (zh) 片式电容
TW200949875A (en) Multilayer capacitor and mounted structure thereof
CN105228343A (zh) 一种软硬结合板及其制作方法
CN108966478A (zh) 柔性电路板及其制作方法
CN105210462B (zh) 元器件内置基板的制造方法及元器件内置基板
CN105814682A (zh) 半导体装置
TWI334325B (zh)
EP2809135B1 (en) Electronic device comprising a printed circuit board
CN202121857U (zh) 一种多层柔性电路板
TWI331387B (en) Embedded passive device and methods for manufacturing the same
CN105451434B (zh) 电路板、终端及电路板制作方法
CN106341945B (zh) 一种柔性线路板及其制作方法
CN105430883B (zh) 柔性电路板及移动终端
CN211557633U (zh) 一种柔性复合线路板
US10653015B2 (en) Multilayer circuit board and method of manufacturing the same
CN202736613U (zh) 晶片电阻器
CN108093562B (zh) 一种电路板及其制作方法
CN102655055A (zh) 制造积层电容器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant