JP2017142983A - 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 - Google Patents
絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 Download PDFInfo
- Publication number
- JP2017142983A JP2017142983A JP2016023691A JP2016023691A JP2017142983A JP 2017142983 A JP2017142983 A JP 2017142983A JP 2016023691 A JP2016023691 A JP 2016023691A JP 2016023691 A JP2016023691 A JP 2016023691A JP 2017142983 A JP2017142983 A JP 2017142983A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating
- conductive film
- bus bar
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000004020 conductor Substances 0.000 claims abstract description 123
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 145
- 239000012790 adhesive layer Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- -1 polypropylene Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012789 electroconductive film Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B7/00—Insulated conductors or cables characterised by their form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
- H01B13/06—Insulating conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B7/00—Insulated conductors or cables characterised by their form
- H01B7/02—Disposition of insulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
- H02G5/00—Installations of bus-bars
- H02G5/005—Laminated bus-bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
- H01L2924/13092—Dual Gate Metal-Oxide-Semiconductor Field-Effect Transistor [DGMOSFET]
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Conductors (AREA)
- Gas-Insulated Switchgears (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】絶縁ブスバーの耐電圧性能を向上する。
【解決手段】絶縁ブスバー１は、板状の導体２，３と、導体２，３を覆う絶縁膜４ａ，４ｂ，５ａ，５ｂとを有する。さらに、絶縁ブスバー１は、導体２，３と接触するように絶縁膜４ａ，４ｂ，５ａ，５ｂの内側の面に形成され、導体２，３の端部２ｃ，２ｄ，３ｃ，３ｄと絶縁膜４ａ，４ｂ，５ａ，５ｂとの間の空隙７ａ，７ｂ，８ａ，８ｂを覆う導電性膜９ａ〜９ｄ，１０ａ〜１０ｄを有する。
【選択図】図１
【解決手段】絶縁ブスバー１は、板状の導体２，３と、導体２，３を覆う絶縁膜４ａ，４ｂ，５ａ，５ｂとを有する。さらに、絶縁ブスバー１は、導体２，３と接触するように絶縁膜４ａ，４ｂ，５ａ，５ｂの内側の面に形成され、導体２，３の端部２ｃ，２ｄ，３ｃ，３ｄと絶縁膜４ａ，４ｂ，５ａ，５ｂとの間の空隙７ａ，７ｂ，８ａ，８ｂを覆う導電性膜９ａ〜９ｄ，１０ａ〜１０ｄを有する。
【選択図】図１
Description
本発明は、絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器に関する。
半導体素子（パワー半導体など）を用いた電子機器（電力変換装置など）では、電子機器内部で送受信される信号の近年の高周波化に対応するために、配線として絶縁ブスバーが用いられることがある。
絶縁ブスバーの１つとして、絶縁膜によるラミネート加工が施された板状の導体を、絶縁板（スペーサ）を挟んで複数積層したものがある。このような絶縁ブスバー（ラミネートブスバーとも呼ばれる）では、導体間の距離が短いほど導体間の相互インダクタンスが大きくなり、結果としてインダクタンスを低減できる。
なお、近年のＳｉＣデバイスの開発推進により、電子機器の高耐電圧化が求められている。絶縁ブスバーの高耐電圧化のため、従来、板状の導体間に溶融樹脂を流し入れ、導体と樹脂の接着界面に剥離が生じないようにし、剥離部分での部分放電を抑制する技術が提案されている（たとえば、特許文献１，２参照）。また、導体の端部を熱硬化性接着材料で覆って絶縁膜との間にボイド（空隙）が形成されるのを抑制し、電界の集中を緩和する技術が提案されている（たとえば、特許文献３参照）。
しかしながら、たとえば、大きな電力を扱う電気機器に用いる絶縁ブスバーは、面積が大きくなるため、導体端部を、空隙が発生しないように絶縁膜で完全に覆うことは困難である。そのため、その空隙において電界が集中し部分放電が発生し、放電の繰り返しにより意図しないガスの発生や絶縁材料の劣化を招き、電力を安定的に送電することができなくなるという問題がある。なお、導体間の絶縁材料の厚さを増加させると、高耐電圧化が可能となるが、インダクタンスを増加させることになるため、好ましくない。
このように、従来の絶縁ブスバーの高耐電圧化には改善の余地があった。
発明の一観点によれば、板状の導体と、前記導体を覆う絶縁膜と、前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、を有する絶縁ブスバーが提供される。
また、発明の一観点によれば、第１の絶縁膜の一方の面の一部に第１の導電性膜を形成し、第２の絶縁膜の一方の面の一部に第２の導電性膜を形成し、接着剤により前記第１の絶縁膜上に板状の導体を、前記第１の導電性膜に接触するように貼り付け、前記接着剤により前記導体上に前記第２の絶縁膜を、前記第２の導電性膜が前記導体に接触するように貼り付け、前記導体の端部と前記第１の絶縁膜及び前記第２の絶縁膜との間の空隙が、前記第１の導電性膜及び前記第２の導電性膜で覆われるように、前記第１の絶縁膜と前記第２の絶縁膜とを貼り合わせる、絶縁ブスバーの製造方法が提供される。
また、発明の一観点によれば、板状の導体と、前記導体を覆う絶縁膜と、前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、を備えた絶縁ブスバーと、前記導体と貫通端子を介して電気的に接続された端子を備えた半導体素子と、を有する電子機器が提供される。
開示の絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器によれば、耐電圧性能を向上できる。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
図１は、本実施の形態の絶縁ブスバーの一例を示す断面図である。
また、図２は、本実施の形態の絶縁ブスバーの一例を示す平面図である。なお、図１は、図２のＡ−Ａ線での断面を示している。
図１は、本実施の形態の絶縁ブスバーの一例を示す断面図である。
また、図２は、本実施の形態の絶縁ブスバーの一例を示す平面図である。なお、図１は、図２のＡ−Ａ線での断面を示している。
絶縁ブスバー１は、板状の複数の導体２，３を有している。導体２，３は、たとえば、Ｃｕ（銅）板などである。
導体２は、上面２ａと下面２ｂ及び端部２ｃ，２ｄが絶縁膜４ａ，４ｂで覆われている。導体３についても同様に、上面３ａと下面３ｂ及び端部３ｃ，３ｄが絶縁膜５ａ，５ｂで覆われている。
導体２は、上面２ａと下面２ｂ及び端部２ｃ，２ｄが絶縁膜４ａ，４ｂで覆われている。導体３についても同様に、上面３ａと下面３ｂ及び端部３ｃ，３ｄが絶縁膜５ａ，５ｂで覆われている。
絶縁膜４ａ，４ｂ，５ａ，５ｂの材質としては、たとえば、ポリプロピレン、ポリエチレンテレフタレートなどが挙げられる。なお、絶縁膜４ａ，４ｂ，５ａ，５ｂは、図示しない熱融着性をもつ接着剤によって、導体２，３に貼り付けられている。絶縁膜４ａ，４ｂ，５ａ，５ｂが、接着層を有しているものである場合には、その接着層により導体２，３に同様に貼り付けられる。
このように絶縁膜４ａ，４ｂ，５ａ，５ｂで覆われた導体２，３は、絶縁板６を介して積層されている。絶縁板６としては、たとえば、厚さ数ｍｍ程度の樹脂やセラミックスなどが用いられる。
なお、図１の例では、２層の導体２，３を有する絶縁ブスバー１の例を示しているが、３層以上の導体が積層された構造であってもよい。
本実施の形態の絶縁ブスバー１は、さらに、以下のような導電性膜を有している。
本実施の形態の絶縁ブスバー１は、さらに、以下のような導電性膜を有している。
図１の例では、導体２の端部２ｃ，２ｄと、絶縁膜４ａ，４ｂとの間には、空隙７ａ，７ｂが生じている。また、導体３の端部３ｃ，３ｄと、絶縁膜５ａ，５ｂとの間にも、空隙８ａ，８ｂが生じている。
導体２，３を異なる電位とした場合、空隙７ａ，７ｂ，８ａ，８ｂには電界が集中しやすくなり、部分放電を引き起こす可能性がある。部分放電の発生を抑制するために、本実施の形態の絶縁ブスバー１では、導体２に接触するように絶縁膜４ａ，４ｂの内側の面に、端部２ｃ側の空隙７ａを覆う導電性膜９ａ，９ｂが形成されている。また、導体２に接触するように絶縁膜４ａ，４ｂの内側の面に、端部２ｄ側の空隙７ｂを覆う導電性膜９ｃ，９ｄが形成されている。導電性膜９ａ〜９ｄは、導体２との接触抵抗が、たとえば、１Ω以下となるように、導体２に接触して形成されている。
また、同様に導体３に接触するように絶縁膜５ａ，５ｂの内側の面に、端部３ｃ側の空隙８ａを覆う導電性膜１０ａ，１０ｂが形成されている。さらに、導体３に接触するように絶縁膜５ａ，５ｂの内側の面に、端部３ｄ側の空隙８ｂを覆う導電性膜１０ｃ，１０ｄが形成されている。導電性膜１０ａ〜１０ｄは、導体３との接触抵抗が、たとえば、１Ω以下となるように、導体３に接触して形成されている。
導電性膜９ａ〜９ｄ，１０ａ〜１０ｄは、金属やカーボン膜などであり、シート抵抗（表面抵抗率）が、たとえば、数百Ω／ｓｑ程度以下のものである。なお、絶縁膜４ａ，４ｂ，５ａ，５ｂに接着層が予め形成されている場合は、導電性膜９ａ〜９ｄ，１０ａ〜１０ｄは、その接着層にカーボン粉などを混ぜて導電性をもたせたものであってもよい。これにより低コストで導電性膜を形成できる。
上記のような導電性膜９ａ〜９ｄは、導体２と接触していることから、導体２と同電位となる。そのため、空隙７ａ，７ｂは、同電位の導体２と導電性膜９ａ〜９ｄで覆われる（囲われる）ことになる。これにより、導体２と導体３の間に生じる電気力線は空隙７ａ，７ｂには入らない。そのため、空隙７ａ，７ｂ内の電界強度を低減することができ、部分放電の発生を抑制できる。また同様に、導電性膜１０ａ〜１０ｄは、導体３と接触していることから、導体３と同電位となる。そのため、空隙８ａ，８ｂは、同電位の導体３と導電性膜１０ａ〜１０ｄで覆われる（囲われる）ことになる。これにより、空隙８ａ，８ｂ内の電界強度を低減することができ、部分放電の発生を抑制できる。
以下、上記のような導電性膜９ａ〜９ｄ，１０ａ〜１０ｄの有無による電気的な差異を説明する。
図３は、空隙を覆う導電性膜を有さない絶縁ブスバーの一部を等価回路で示した図である。なお、以下では説明を簡単にするため、接着層における抵抗及びキャパシタについては考慮しない。
図３は、空隙を覆う導電性膜を有さない絶縁ブスバーの一部を等価回路で示した図である。なお、以下では説明を簡単にするため、接着層における抵抗及びキャパシタについては考慮しない。
図３では、図１に示した絶縁膜４ａ，４ｂが、抵抗Ｒ１と抵抗Ｒ１に並列に接続されたキャパシタＣ１で示されている。また、図３では、図１に示した絶縁板６が、抵抗Ｒ２と抵抗Ｒ２に並列に接続されたキャパシタＣ２で示されている。さらに、図３では、図１に示した絶縁膜５ａ，５ｂが、抵抗Ｒ３と抵抗Ｒ３に並列に接続されたキャパシタＣ３で示されている。
導体２，３の間に空隙がない場合には、導体２，３の間は、上記のような抵抗Ｒ１〜Ｒ３とキャパシタＣ１〜Ｃ３による等価回路で表される。
一方、図１に示したような空隙７ａは、図３では、抵抗Ｒ４と抵抗Ｒ４に並列に接続されたキャパシタＣ４で示されている。また、図１に示したような空隙８ａは、図３では、抵抗Ｒ５と抵抗Ｒ５に並列に接続されたキャパシタＣ５で示されている。
一方、図１に示したような空隙７ａは、図３では、抵抗Ｒ４と抵抗Ｒ４に並列に接続されたキャパシタＣ４で示されている。また、図１に示したような空隙８ａは、図３では、抵抗Ｒ５と抵抗Ｒ５に並列に接続されたキャパシタＣ５で示されている。
導体２，３間に、上記のような空隙７ａ，８ａがある場合、導体２，３の間は、抵抗Ｒ１〜Ｒ５とキャパシタＣ１〜Ｃ５による等価回路で表される。
キャパシタＣ４，Ｃ５のキャパシタンスは、キャパシタＣ１〜Ｃ３のキャパシタンスよりも大きい。また、抵抗Ｒ４，Ｒ５の抵抗値は、空隙７ａ，８ａにおける空気の抵抗値である。
キャパシタＣ４，Ｃ５のキャパシタンスは、キャパシタＣ１〜Ｃ３のキャパシタンスよりも大きい。また、抵抗Ｒ４，Ｒ５の抵抗値は、空隙７ａ，８ａにおける空気の抵抗値である。
空隙７ａ，８ａのインピーダンスＺ４，Ｚ５は、合成インピーダンスの式、Ｚ４＝１／｛（１／ｒ４）＋ｊωｃ４｝及び、Ｚ５＝１／｛（１／ｒ５）＋ｊωｃ５｝として表すことができる。なお、この式で、ｒ４，ｒ５は、抵抗Ｒ４，Ｒ５の抵抗値を示し、ｃ４，ｃ５は、キャパシタＣ４，Ｃ５のキャパシタンスを示している。この際、空隙７ａ，８ａが小さいほど、ｊωｃ４＞＞１／ｒ４及び、ｊωｃ５＞＞１／ｒ５となり、インピーダンスＺ４，Ｚ５は、空隙７ａ，８ａのキャパシタンスｃ４，ｃ５により支配される。空隙７ａ，８ａの、絶縁膜４ａ，４ｂ，５ａ，５ｂと導体２，３との間の距離は、導体２，３間の距離に比して十分短いので、キャパシタンスｃ４，ｃ５は大きな値となる。
また、これらの空隙７ａ，８ａにかかる電圧を、空隙７ａ，８ａの絶縁膜４ａ，４ｂ，５ａ，５ｂと導体２，３との間の距離で除した値が電界となる。この距離は、導体２，３間の距離に比して十分短いので、導体２，３が異なる電位の場合、空隙７ａ，８ａでは電界が強まる。図３に示すように、たとえば、空隙７ａの導体３側の部分（紙面上側）と空隙８ａの導体２側の部分（紙面下側）が電界集中箇所となる。図１に示した空隙７ｂ，８ｂに関しても同様である。
図４は、空隙を覆う導電性膜を有する絶縁ブスバーの一部を等価回路で示した図である。図３に示した要素と同じ要素については同一符号が付されている。
図１に示したような導電性膜９ａ〜９ｄ，１０ａ〜１０ｄを設けると、図３に示すように、直列に接続された抵抗Ｒ１と抵抗Ｒ４の間のノードが導体２と電気的に接続されることになる。また、直列に接続された抵抗Ｒ３と抵抗Ｒ５の間のノードが導体３と電気的に接続されることになる。これにより、抵抗Ｒ４，Ｒ５とキャパシタＣ４，Ｃ５は、ないものとみなせる。このため、空隙７ａ，８ａでの電界集中を緩和でき、部分放電の発生を抑制できる。同様に、空隙７ｂ，８ｂでの電界集中についても緩和でき、部分放電の発生を抑制できる。
図１に示したような導電性膜９ａ〜９ｄ，１０ａ〜１０ｄを設けると、図３に示すように、直列に接続された抵抗Ｒ１と抵抗Ｒ４の間のノードが導体２と電気的に接続されることになる。また、直列に接続された抵抗Ｒ３と抵抗Ｒ５の間のノードが導体３と電気的に接続されることになる。これにより、抵抗Ｒ４，Ｒ５とキャパシタＣ４，Ｃ５は、ないものとみなせる。このため、空隙７ａ，８ａでの電界集中を緩和でき、部分放電の発生を抑制できる。同様に、空隙７ｂ，８ｂでの電界集中についても緩和でき、部分放電の発生を抑制できる。
以上のように本実施の形態の絶縁ブスバー１では、部分放電の発生を抑制できるため、耐電圧性能が向上し、より高耐電圧が求められる製品にも対応できるようになる。
また、高耐電圧化を実現するために導体２，３間の絶縁材料（たとえば、図１の絶縁板６）の厚さを増加させることもないため、低インダクタンス特性を損なうこともない。逆にいうと、本実施の形態の絶縁ブスバー１は耐電圧性能が高いため、導体２，３の間の絶縁材料の厚さをより薄くでき、インダクタンスをより小さくすることもできる。このため、絶縁ブスバー１の小型化が期待できる。
また、高耐電圧化を実現するために導体２，３間の絶縁材料（たとえば、図１の絶縁板６）の厚さを増加させることもないため、低インダクタンス特性を損なうこともない。逆にいうと、本実施の形態の絶縁ブスバー１は耐電圧性能が高いため、導体２，３の間の絶縁材料の厚さをより薄くでき、インダクタンスをより小さくすることもできる。このため、絶縁ブスバー１の小型化が期待できる。
なお、図１では、２つの導体２，３の端部２ｃ，２ｄ，３ｃ，３ｄと絶縁膜４ａ，４ｂ，５ａ，５ｂとの間に生じる全ての空隙７ａ，７ｂ，８ａ，８ｂを覆うような導電性膜９ａ〜９ｄ，１０ａ〜１０ｄを設けた例を示したがこれに限定されない。導電性膜を用いて何れか１つの空隙を覆うようにしてもよい。
図５は、絶縁ブスバーの他の例を示す断面図である。
絶縁ブスバー２０は、板状の複数の導体２１，２２を有している。導体２１は、上面２１ａと下面２１ｂ及び端部２１ｃが絶縁膜２３ａ，２３ｂで覆われている。導体２２についても同様に、上面２２ａと下面２２ｂ及び端部２２ｃが絶縁膜２４ａ，２４ｂで覆われている。絶縁膜２３ａ，２３ｂ，２４ａ，２４ｂで覆われた導体２１，２２は、絶縁板２５を介して積層されている。
絶縁ブスバー２０は、板状の複数の導体２１，２２を有している。導体２１は、上面２１ａと下面２１ｂ及び端部２１ｃが絶縁膜２３ａ，２３ｂで覆われている。導体２２についても同様に、上面２２ａと下面２２ｂ及び端部２２ｃが絶縁膜２４ａ，２４ｂで覆われている。絶縁膜２３ａ，２３ｂ，２４ａ，２４ｂで覆われた導体２１，２２は、絶縁板２５を介して積層されている。
図５に示す絶縁ブスバー２０では、導体２１の端部２１ｃと、絶縁膜２３ａ，２３ｂとの間に空隙２６が生じている。また、導体２２の端部２２ｃと、絶縁膜２４ａ，２４ｂとの間に、空隙２７が生じている。ここで、空隙２６は、絶縁板２５の端部２５ａに対して外側に位置し、空隙２７は、絶縁板２５の端部２５ａに対して内側に位置している。
このような位置関係にある空隙２６，２７では、空隙２７の方が空隙２６よりも電界集中が起こりやすい。そのため、絶縁ブスバー２０では、空隙２６に接する絶縁膜２３ａ，２３ｂには導電性膜が形成されていないが、空隙２７に接する絶縁膜２４ａ，２４ｂには、導電性膜２８ａ，２８ｂが形成されている。
このように、導電性膜を形成する箇所を限定することで、製造工程や製造コストを削減できる。
（絶縁ブスバーの製造方法例）
図６乃至図１０は、絶縁ブスバーの製造方法の一例を示す斜視図である。
（絶縁ブスバーの製造方法例）
図６乃至図１０は、絶縁ブスバーの製造方法の一例を示す斜視図である。
まず、たとえば、ポリプロピレン、ポリエチレンテレフタレートなどの絶縁膜３０の一方の面の一部に、導電性膜３１が形成される（図６）。導電性膜３１は、たとえば、マスクを用いて、金属（Ａｇ（銀）など）やカーボンなどが含有する塗料をスプレーなどで塗布することで形成される。
なお、絶縁膜３０上に予め接着層が形成されている場合には、その接着層の一部にカーボン粉などを混ぜて導電性をもたせることで、導電性膜３１を形成するようにしてもよい。これにより低コストで導電性膜３１を形成できる。
また、めっきや蒸着によって導電性膜３１を形成することもできる。
絶縁膜３０上に予め接着層が形成されていない場合には、図７に示すように、接着層３２が、絶縁膜３０上と、導電性膜３１の端部とを覆うように形成される。図７の例では、Ｘ方向に長さｄ１で形成されている導電性膜３１の２辺（Ｙ方向に伸びる２辺）において、導電性膜３１の端部が一部覆われるように接着層３２が形成されている。これによって、導電性膜３１が、Ｘ方向に長さｄだけ露出している。このような接着層３２は、マスクを用いて形成される。
絶縁膜３０上に予め接着層が形成されていない場合には、図７に示すように、接着層３２が、絶縁膜３０上と、導電性膜３１の端部とを覆うように形成される。図７の例では、Ｘ方向に長さｄ１で形成されている導電性膜３１の２辺（Ｙ方向に伸びる２辺）において、導電性膜３１の端部が一部覆われるように接着層３２が形成されている。これによって、導電性膜３１が、Ｘ方向に長さｄだけ露出している。このような接着層３２は、マスクを用いて形成される。
導電性膜３１の２辺において、導電性膜３１が一部覆われるように接着層３２が形成されていることによって、導電性膜３１が絶縁膜３０から剥離することが抑制される。なお、導電性膜３１の１辺において、導電性膜３１が一部覆われるようにしても導電性膜３１の剥離をある程度抑制できる。そのため、導電性膜３１の少なくとも１辺において、導電性膜３１が一部覆われるようにすればよい。
なお、Ｘ方向は、後の工程で絶縁膜３０上に配置される板状の導体の端部に垂直な方向である。
ところで、図７に示されている導電性膜３１が露出している領域において、後の工程で絶縁膜３０上に配置される板状の導体の端部に垂直な方向の辺の長さｄは、その導体の厚さｔに基づいて決定される。厚さｔによって、発生する空隙の大きさが変わるためである。厚さｔが大きくなるほど、発生する空隙の大きさは大きくなる。
ところで、図７に示されている導電性膜３１が露出している領域において、後の工程で絶縁膜３０上に配置される板状の導体の端部に垂直な方向の辺の長さｄは、その導体の厚さｔに基づいて決定される。厚さｔによって、発生する空隙の大きさが変わるためである。厚さｔが大きくなるほど、発生する空隙の大きさは大きくなる。
また、長さｄは、厚さｔのときに発生する空隙を導電性膜３１と後述する図１１の導電性膜３６で覆うことができるように、絶縁膜３０と後述する図１１の絶縁膜３４を貼り合わせる工程で導体の端部と導電性膜３１，３６との間に生じる角度に基づいて決定される。
さらに、長さｄは、後述する板状の導体に接する導電性膜３１の部分のＸ方向の長さと、後述する図１１の導電性膜３６と導電性膜３１とが接する部分のＸ方向の長さとの和に基づき決定される。
なお、長さｄは、接着層が予め絶縁膜３０上に形成されている場合には、その接着層上に形成される導電性膜３１において、後の工程で絶縁膜３０上に配置される板状の導体の端部に垂直な方向の辺の長さである。
その後、図８に示すように、露出している導電性膜３１の一部に接触するように、絶縁膜３０上に、接着層３２によって、板状の導体３３が貼り付けられる。導体３３は、たとえば、銅板などの金属板である。圧着により絶縁膜３０上に接着層３２を介して導体３３を貼り付けるようにしてもよい。
次に、図９に示すように絶縁膜３４が、導体３３上に貼り付けられる。図示を省略しているが、図９中の絶縁膜３４の下面には、図７に示した構造と同じ位置に導電性膜と接着層が形成されている。そして、その導電性膜の一部が導体３３に接触するように、絶縁膜３４が図示しない接着層を介して導体３３に貼り付けられる。
その後、真空または常圧にて、接着層３２に用いられている材料の溶融温度（たとえば、２００℃程度）で、熱プレスにより、図１０に示すように、絶縁膜３０，３４と導体３３及び、絶縁膜３０，３４同士が溶着される。
なお、熱プレスで絶縁膜３０，３４を貼り合わせるのではなく、接着剤を用いて絶縁膜３０，３４を貼り合わせてもよい。
以後の工程については図示を省略するが、図１０に示したような構造が、複数、絶縁板（厚さ数ｍｍ程度の樹脂やセラミックスなど）を介して接着剤を用いて接着され、積層構造をもつ絶縁ブスバーが形成される（前述の図１参照）。
以後の工程については図示を省略するが、図１０に示したような構造が、複数、絶縁板（厚さ数ｍｍ程度の樹脂やセラミックスなど）を介して接着剤を用いて接着され、積層構造をもつ絶縁ブスバーが形成される（前述の図１参照）。
図１１は、導体の端部と絶縁膜との間に形成される空隙の一例を示す断面図である。
図１１に示すように、導体３３の端部３３ａと絶縁膜３０，３４との間には空隙３５が形成されている。導体３３の端部３３ａと、導電性膜３１，３６との間の角度θ１，θ２は、製造条件にもよるが、たとえば、３０°から７０°の範囲となる。
図１１に示すように、導体３３の端部３３ａと絶縁膜３０，３４との間には空隙３５が形成されている。導体３３の端部３３ａと、導電性膜３１，３６との間の角度θ１，θ２は、製造条件にもよるが、たとえば、３０°から７０°の範囲となる。
空隙３５の２辺の長さｄ０，ｄ１は、角度θ１，θ２によって決まる。たとえば、角度θ１，θ２が４５°のとき、長さｄ０，ｄ１は、２の平方根分の１に厚さｔを乗じた値となる。角度θ１と角度θ２が異なる場合もある。たとえば、角度θ１が９０°で角度θ２が４５°のとき、長さｄ０は、２の平方根に厚さｔを乗じた値となり、長さｄ１は、厚さｔと同じ値となる。
図７に示した導電性膜３１において接着層３２で覆われていない部分のＸ方向の長さｄは、以上の点を考慮して角度θ１，θ２によって決まる長さｄ１に、導体３３に接する導電性膜３１の部分のＸ方向の長さｘ１と、導電性膜３１と導電性膜３６とが接する部分のＸ方向の長さｘ２とを加えた値で決定される。図１１の導電性膜３６のＸ方向の長さも同様に決定される。
導電性膜３１，３６において、Ｘ方向の長さを上記のように決定することで、空隙３５を、導電性膜３１，３６とで覆うことができるようになる。
これによって、空隙３５は、同電位の導体３３と導電性膜３１，３６で覆われることになる。これにより、空隙３５内の電界強度を低減することができ、部分放電の発生を抑制できる。このため、高耐電圧な絶縁ブスバーの製造が可能となる。
これによって、空隙３５は、同電位の導体３３と導電性膜３１，３６で覆われることになる。これにより、空隙３５内の電界強度を低減することができ、部分放電の発生を抑制できる。このため、高耐電圧な絶縁ブスバーの製造が可能となる。
また、上記の絶縁ブスバーの製造方法は、従来の製造工程や絶縁ブスバーの設計を大きく変更しなくてもよく、従来の製造工程に組み入れやすく、製造コストや製造期間の増加を抑制できる。
なお、上記の製造工程において、絶縁膜３４に導電性膜３６を形成する工程は、絶縁膜３０に導電性膜３１を形成する工程の直後に行ってもよいし、絶縁膜３０上に導体３３を貼り付ける工程の後に行ってもよい。
（電子機器）
図１２は、絶縁ブスバーを用いた電子機器の一部の一例を示す断面図である。図１に示した要素と同じ要素については同一符号が付されている。
図１２は、絶縁ブスバーを用いた電子機器の一部の一例を示す断面図である。図１に示した要素と同じ要素については同一符号が付されている。
電子機器４０は、たとえば、鉄道の電源に用いられる電力変換装置などである。
電子機器４０は、絶縁ブスバー１と、半導体素子４１を有している。たとえば、半導体素子４１は、パワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体である。
電子機器４０は、絶縁ブスバー１と、半導体素子４１を有している。たとえば、半導体素子４１は、パワーＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体である。
半導体素子４１は、絶縁ブスバー１の導体２，３と電気的に接続するための端子４１ａ，４１ｂを有している。
絶縁ブスバー１には、貫通端子４２，４３が形成されており、貫通端子４２は、下層の導体２と電気的に接続されており、貫通端子４３は上層の導体３と電気的に接続されている。
絶縁ブスバー１には、貫通端子４２，４３が形成されており、貫通端子４２は、下層の導体２と電気的に接続されており、貫通端子４３は上層の導体３と電気的に接続されている。
端子４１ａは、貫通端子４２を介して導体２に電気的に接続され、端子４１ｂは、貫通端子４３を介して導体３に電気的に接続されている。
このような電子機器４０において、絶縁ブスバー１は、前述したように、空隙７ａ，７ｂ，８ａ，８ｂでの部分放電の発生を抑制できる。このため、より高耐電圧の電子機器４０を提供できる。
このような電子機器４０において、絶縁ブスバー１は、前述したように、空隙７ａ，７ｂ，８ａ，８ｂでの部分放電の発生を抑制できる。このため、より高耐電圧の電子機器４０を提供できる。
（変形例）
図１３は、絶縁ブスバーの変形例を示す断面図である。図５と同じ要素については同一符号が付されている。
図１３は、絶縁ブスバーの変形例を示す断面図である。図５と同じ要素については同一符号が付されている。
図１３に示す絶縁ブスバー２０ａでは、図５に示した導電性膜２８ｂが設けられていない。この場合、導電性膜２８ａが空隙２７の下面を覆っていることになる。なお、導電性膜２８ａの端部では、絶縁膜２４ａ，２４ｂが貼り合わされていることにより空隙が生じていない。
このような絶縁ブスバー２０ａでも、部分放電の抑制効果が期待できる。
以上、実施の形態に基づき、本発明の絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
以上、実施の形態に基づき、本発明の絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
１ 絶縁ブスバー
２，３ 導体
４ａ，４ｂ，５ａ，５ｂ 絶縁膜
６ 絶縁板
７ａ，７ｂ，８ａ，８ｂ 空隙
９ａ〜９ｄ，１０ａ〜１０ｄ 導電性膜
２，３ 導体
４ａ，４ｂ，５ａ，５ｂ 絶縁膜
６ 絶縁板
７ａ，７ｂ，８ａ，８ｂ 空隙
９ａ〜９ｄ，１０ａ〜１０ｄ 導電性膜
Claims (9)
- 板状の導体と、
前記導体を覆う絶縁膜と、
前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、
を有することを特徴とする絶縁ブスバー。 - 前記絶縁膜で覆われた前記導体が、絶縁板を介して複数積層されており、
複数積層された前記導体のうち、少なくとも２つは互いに異なる電位となる、ことを特徴とする請求項１に記載の絶縁ブスバー。 - 前記絶縁板の端部より内側に位置する前記空隙が、前記導電性膜で覆われていることを特徴とする請求項２に記載の絶縁ブスバー。
- 第１の絶縁膜の一方の面の一部に第１の導電性膜を形成し、
第２の絶縁膜の一方の面の一部に第２の導電性膜を形成し、
接着剤により前記第１の絶縁膜上に板状の導体を、前記第１の導電性膜に接触するように貼り付け、
前記接着剤により前記導体上に前記第２の絶縁膜を、前記第２の導電性膜が前記導体に接触するように貼り付け、
前記導体の端部と前記第１の絶縁膜及び前記第２の絶縁膜との間の空隙が、前記第１の導電性膜及び前記第２の導電性膜で覆われるように、前記第１の絶縁膜と前記第２の絶縁膜とを貼り合わせる、
ことを特徴とする絶縁ブスバーの製造方法。 - 前記第１の導電性膜または前記第２の導電性膜において、前記導体の前記端部に垂直な方向の辺の長さは、前記導体の厚さに基づいて決定される、ことを特徴とする請求項４に記載の絶縁ブスバーの製造方法。
- 前記辺の長さは、前記第１の絶縁膜と前記第２の絶縁膜とを貼り合わせる際に生じる、前記第１の導電性膜または前記第２の導電性膜と、前記導体の前記端部との間の角度に基づいて決定される、ことを特徴とする請求項５に記載の絶縁ブスバーの製造方法。
- 前記辺の長さは、さらに、前記第１の導電性膜または前記第２の導電性膜が前記導体と接する部分と、前記第１の導電性膜と前記第２の導電性膜とが接する部分の、前記導体の前記端部に垂直な方向の長さに基づいて決定される、ことを特徴とする請求項５または６に記載の絶縁ブスバーの製造方法。
- 前記第１の導電性膜または前記第２の導電性膜の少なくとも１辺は、前記接着剤によって少なくとも一部が覆われている、ことを特徴とする請求項４乃至７の何れか一項に記載の絶縁ブスバーの製造方法。
- 板状の導体と、前記導体を覆う絶縁膜と、前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、を備えた絶縁ブスバーと、
前記導体と貫通端子を介して電気的に接続された端子を備えた半導体素子と、
を有することを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016023691A JP6682894B2 (ja) | 2016-02-10 | 2016-02-10 | 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 |
| DE102016226231.9A DE102016226231A1 (de) | 2016-02-10 | 2016-12-27 | Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät |
| CN201611243225.5A CN107068251B (zh) | 2016-02-10 | 2016-12-29 | 绝缘母线、绝缘母线的制造方法及电子设备 |
| US15/402,314 US10186475B2 (en) | 2016-02-10 | 2017-01-10 | Insulated busbar, insulated busbar fabrication method, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016023691A JP6682894B2 (ja) | 2016-02-10 | 2016-02-10 | 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017142983A true JP2017142983A (ja) | 2017-08-17 |
| JP6682894B2 JP6682894B2 (ja) | 2020-04-15 |
Family
ID=59382552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016023691A Expired - Fee Related JP6682894B2 (ja) | 2016-02-10 | 2016-02-10 | 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10186475B2 (ja) |
| JP (1) | JP6682894B2 (ja) |
| CN (1) | CN107068251B (ja) |
| DE (1) | DE102016226231A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3267571A1 (de) * | 2016-07-07 | 2018-01-10 | Siemens Aktiengesellschaft | Vorrichtung zur elektrischen verbindung von mindestens einem elektrischen bauelement mit einer ersten und zweiten stromschiene |
| DE102017217352A1 (de) * | 2017-09-28 | 2019-03-28 | Danfoss Silicon Power Gmbh | Stromschiene und leistungsmodul |
| EP3782246B1 (en) * | 2018-04-16 | 2023-07-05 | ABB Schweiz AG | Apparatus for electrically interconnecting two laminated multi-phase busbars and switchgear cabinet including such an apparatus |
| US10741313B1 (en) | 2019-02-06 | 2020-08-11 | Eaton Intelligent Power Limited | Bus bar assembly with integrated surge arrestor |
| JP2020141503A (ja) * | 2019-02-28 | 2020-09-03 | 株式会社村田製作所 | バスバー部材、バスバー部材の製造方法 |
| DE102022207384A1 (de) | 2022-07-19 | 2024-01-25 | Leoni Bordnetz-Systeme Gmbh | Stromschienen-Anordnung |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4949476U (ja) * | 1972-08-09 | 1974-04-30 | ||
| JPS6345916U (ja) * | 1987-07-23 | 1988-03-28 | ||
| JP2008030392A (ja) * | 2006-07-31 | 2008-02-14 | Hitachi Cable Ltd | モールド成形体及びその製造方法 |
| JP2010259139A (ja) * | 2009-04-21 | 2010-11-11 | Fuji Electric Systems Co Ltd | 絶縁ブスバー及びこれを使用した電力変換装置 |
| WO2011093239A1 (ja) * | 2010-01-27 | 2011-08-04 | 株式会社日立製作所 | 配電実装部品及びそれを用いたインバータ装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3264403A (en) * | 1963-10-15 | 1966-08-02 | Eldre Components | Electrical bus bar with non-adhering plastic inserts |
| US5808240A (en) * | 1996-05-24 | 1998-09-15 | Otis Elevator Company | Low-inductance planar bus arrangement |
| JP2010274602A (ja) | 2009-05-29 | 2010-12-09 | Hitachi Cable Ltd | モールド樹脂成形体 |
| JP2010274603A (ja) | 2009-05-29 | 2010-12-09 | Hitachi Cable Ltd | モールド樹脂成形体 |
| CN201789251U (zh) * | 2010-09-08 | 2011-04-06 | 上海索谷成套电气有限公司 | 扁形铜管母线槽 |
| CN201985489U (zh) * | 2010-12-29 | 2011-09-21 | 辽宁锦榜电气有限公司 | 风电专用母线槽 |
| US9979173B2 (en) * | 2011-04-29 | 2018-05-22 | Ge Energy Power Conversion Technology Limited | Bus bar assembly and method of manufacturing same |
| CN204189483U (zh) * | 2014-10-15 | 2015-03-04 | 江苏华联电力器材有限公司 | 一种有机蒙脱土环氧树脂等电位屏蔽筒绝缘分裂式母线 |
| CN105261418B (zh) * | 2015-11-10 | 2017-11-28 | 江苏士林电气设备有限公司 | 一种三层共挤乙丙高压绝缘管母线 |
-
2016
- 2016-02-10 JP JP2016023691A patent/JP6682894B2/ja not_active Expired - Fee Related
- 2016-12-27 DE DE102016226231.9A patent/DE102016226231A1/de not_active Withdrawn
- 2016-12-29 CN CN201611243225.5A patent/CN107068251B/zh active Active
-
2017
- 2017-01-10 US US15/402,314 patent/US10186475B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4949476U (ja) * | 1972-08-09 | 1974-04-30 | ||
| JPS6345916U (ja) * | 1987-07-23 | 1988-03-28 | ||
| JP2008030392A (ja) * | 2006-07-31 | 2008-02-14 | Hitachi Cable Ltd | モールド成形体及びその製造方法 |
| JP2010259139A (ja) * | 2009-04-21 | 2010-11-11 | Fuji Electric Systems Co Ltd | 絶縁ブスバー及びこれを使用した電力変換装置 |
| WO2011093239A1 (ja) * | 2010-01-27 | 2011-08-04 | 株式会社日立製作所 | 配電実装部品及びそれを用いたインバータ装置 |
| US20120300417A1 (en) * | 2010-01-27 | 2012-11-29 | Hitachi, Ltd | Power Distribution Mounting Component and Inverter Apparatus Using Same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102016226231A1 (de) | 2017-08-10 |
| JP6682894B2 (ja) | 2020-04-15 |
| US10186475B2 (en) | 2019-01-22 |
| CN107068251B (zh) | 2020-10-30 |
| CN107068251A (zh) | 2017-08-18 |
| US20170229379A1 (en) | 2017-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6682894B2 (ja) | 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 | |
| JP6248644B2 (ja) | 電子部品 | |
| JP2019047015A (ja) | コイル部品 | |
| CN105265030B (zh) | 多层基板的制造方法、多层基板及电磁体 | |
| JP6390342B2 (ja) | 電子部品 | |
| JP6226068B2 (ja) | 半導体装置 | |
| CN111033996B (zh) | 汇流排和功率模块 | |
| JP2016076582A (ja) | セラミック電子部品 | |
| JP2012039035A (ja) | 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造 | |
| KR102095068B1 (ko) | 평탄화 커버층 구조를 가진 연성회로기판 | |
| WO2012014648A1 (ja) | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 | |
| JP2012222124A (ja) | 絶縁被膜付きコンデンサ及びその製造方法 | |
| JP6407300B2 (ja) | 半導体モジュールおよび半導体モジュール用の導電部材 | |
| CN106031307B (zh) | 用于生产功率印制电路的工艺和通过此工艺获得的功率印制电路 | |
| JP5131263B2 (ja) | 積層コンデンサ | |
| JP5741416B2 (ja) | 電子部品の実装構造 | |
| CN206236772U (zh) | 传输线路构件 | |
| JP2012227404A (ja) | フレキシブルプリント配線板 | |
| JP4889039B2 (ja) | 表面実装型コンデンサケース及び表面実装型コンデンサ | |
| JP2016152300A (ja) | コンデンサモジュール | |
| JP5131264B2 (ja) | 積層コンデンサ | |
| JP2015162527A (ja) | 積層型フィルムコンデンサ、コンデンサ内蔵バスバー、電力変換システム、積層型フィルムコンデンサの製造方法及びコンデンサ内蔵バスバーの製造方法 | |
| WO2012014647A1 (ja) | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 | |
| JP2007250923A (ja) | 金属化フィルムコンデンサおよびその製造方法 | |
| CN108093562B (zh) | 一种电路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6682894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |