JP2017142983A - 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 - Google Patents

絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 Download PDF

Info

Publication number
JP2017142983A
JP2017142983A JP2016023691A JP2016023691A JP2017142983A JP 2017142983 A JP2017142983 A JP 2017142983A JP 2016023691 A JP2016023691 A JP 2016023691A JP 2016023691 A JP2016023691 A JP 2016023691A JP 2017142983 A JP2017142983 A JP 2017142983A
Authority
JP
Japan
Prior art keywords
conductor
insulating
conductive film
bus bar
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016023691A
Other languages
English (en)
Other versions
JP6682894B2 (ja
Inventor
悠二 早瀬
Yuji Hayase
悠二 早瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016023691A priority Critical patent/JP6682894B2/ja
Priority to DE102016226231.9A priority patent/DE102016226231A1/de
Priority to CN201611243225.5A priority patent/CN107068251B/zh
Priority to US15/402,314 priority patent/US10186475B2/en
Publication of JP2017142983A publication Critical patent/JP2017142983A/ja
Application granted granted Critical
Publication of JP6682894B2 publication Critical patent/JP6682894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00Insulated conductors or cables characterised by their form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/06Insulating conductors or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00Insulated conductors or cables characterised by their form
    • H01B7/02Disposition of insulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02GINSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G5/00Installations of bus-bars
    • H02G5/005Laminated bus-bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H01L2924/13092Dual Gate Metal-Oxide-Semiconductor Field-Effect Transistor [DGMOSFET]
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Conductors (AREA)
  • Gas-Insulated Switchgears (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁ブスバーの耐電圧性能を向上する。
【解決手段】絶縁ブスバー1は、板状の導体2,3と、導体2,3を覆う絶縁膜4a,4b,5a,5bとを有する。さらに、絶縁ブスバー1は、導体2,3と接触するように絶縁膜4a,4b,5a,5bの内側の面に形成され、導体2,3の端部2c,2d,3c,3dと絶縁膜4a,4b,5a,5bとの間の空隙7a,7b,8a,8bを覆う導電性膜9a〜9d,10a〜10dを有する。
【選択図】図1

Description

本発明は、絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器に関する。
半導体素子(パワー半導体など)を用いた電子機器(電力変換装置など)では、電子機器内部で送受信される信号の近年の高周波化に対応するために、配線として絶縁ブスバーが用いられることがある。
絶縁ブスバーの1つとして、絶縁膜によるラミネート加工が施された板状の導体を、絶縁板(スペーサ)を挟んで複数積層したものがある。このような絶縁ブスバー(ラミネートブスバーとも呼ばれる)では、導体間の距離が短いほど導体間の相互インダクタンスが大きくなり、結果としてインダクタンスを低減できる。
なお、近年のSiCデバイスの開発推進により、電子機器の高耐電圧化が求められている。絶縁ブスバーの高耐電圧化のため、従来、板状の導体間に溶融樹脂を流し入れ、導体と樹脂の接着界面に剥離が生じないようにし、剥離部分での部分放電を抑制する技術が提案されている(たとえば、特許文献1,2参照)。また、導体の端部を熱硬化性接着材料で覆って絶縁膜との間にボイド(空隙)が形成されるのを抑制し、電界の集中を緩和する技術が提案されている(たとえば、特許文献3参照)。
特開2010−274602号公報 特開2010−274603号公報 特許第4618211号明細書
しかしながら、たとえば、大きな電力を扱う電気機器に用いる絶縁ブスバーは、面積が大きくなるため、導体端部を、空隙が発生しないように絶縁膜で完全に覆うことは困難である。そのため、その空隙において電界が集中し部分放電が発生し、放電の繰り返しにより意図しないガスの発生や絶縁材料の劣化を招き、電力を安定的に送電することができなくなるという問題がある。なお、導体間の絶縁材料の厚さを増加させると、高耐電圧化が可能となるが、インダクタンスを増加させることになるため、好ましくない。
このように、従来の絶縁ブスバーの高耐電圧化には改善の余地があった。
発明の一観点によれば、板状の導体と、前記導体を覆う絶縁膜と、前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、を有する絶縁ブスバーが提供される。
また、発明の一観点によれば、第1の絶縁膜の一方の面の一部に第1の導電性膜を形成し、第2の絶縁膜の一方の面の一部に第2の導電性膜を形成し、接着剤により前記第1の絶縁膜上に板状の導体を、前記第1の導電性膜に接触するように貼り付け、前記接着剤により前記導体上に前記第2の絶縁膜を、前記第2の導電性膜が前記導体に接触するように貼り付け、前記導体の端部と前記第1の絶縁膜及び前記第2の絶縁膜との間の空隙が、前記第1の導電性膜及び前記第2の導電性膜で覆われるように、前記第1の絶縁膜と前記第2の絶縁膜とを貼り合わせる、絶縁ブスバーの製造方法が提供される。
また、発明の一観点によれば、板状の導体と、前記導体を覆う絶縁膜と、前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、を備えた絶縁ブスバーと、前記導体と貫通端子を介して電気的に接続された端子を備えた半導体素子と、を有する電子機器が提供される。
開示の絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器によれば、耐電圧性能を向上できる。
本実施の形態の絶縁ブスバーの一例を示す断面図である。 本実施の形態の絶縁ブスバーの一例を示す平面図である。 空隙を覆う導電性膜を有さない絶縁ブスバーの一部を等価回路で示した図である。 空隙を覆う導電性膜を有する絶縁ブスバーの一部を等価回路で示した図である。 絶縁ブスバーの他の例を示す断面図である。 絶縁ブスバーの製造方法の一例を示す斜視図である(その1)。 絶縁ブスバーの製造方法の一例を示す斜視図である(その2)。 絶縁ブスバーの製造方法の一例を示す斜視図である(その3)。 絶縁ブスバーの製造方法の一例を示す斜視図である(その4)。 絶縁ブスバーの製造方法の一例を示す斜視図である(その5)。 導体の端部と絶縁膜との間に形成される空隙の一例を示す断面図である。 絶縁ブスバーを用いた電子機器の一部の一例を示す断面図である。 絶縁ブスバーの変形例を示す断面図である。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
図1は、本実施の形態の絶縁ブスバーの一例を示す断面図である。
また、図2は、本実施の形態の絶縁ブスバーの一例を示す平面図である。なお、図1は、図2のA−A線での断面を示している。
絶縁ブスバー1は、板状の複数の導体2,3を有している。導体2,3は、たとえば、Cu(銅)板などである。
導体2は、上面2aと下面2b及び端部2c,2dが絶縁膜4a,4bで覆われている。導体3についても同様に、上面3aと下面3b及び端部3c,3dが絶縁膜5a,5bで覆われている。
絶縁膜4a,4b,5a,5bの材質としては、たとえば、ポリプロピレン、ポリエチレンテレフタレートなどが挙げられる。なお、絶縁膜4a,4b,5a,5bは、図示しない熱融着性をもつ接着剤によって、導体2,3に貼り付けられている。絶縁膜4a,4b,5a,5bが、接着層を有しているものである場合には、その接着層により導体2,3に同様に貼り付けられる。
このように絶縁膜4a,4b,5a,5bで覆われた導体2,3は、絶縁板6を介して積層されている。絶縁板6としては、たとえば、厚さ数mm程度の樹脂やセラミックスなどが用いられる。
なお、図1の例では、2層の導体2,3を有する絶縁ブスバー1の例を示しているが、3層以上の導体が積層された構造であってもよい。
本実施の形態の絶縁ブスバー1は、さらに、以下のような導電性膜を有している。
図1の例では、導体2の端部2c,2dと、絶縁膜4a,4bとの間には、空隙7a,7bが生じている。また、導体3の端部3c,3dと、絶縁膜5a,5bとの間にも、空隙8a,8bが生じている。
導体2,3を異なる電位とした場合、空隙7a,7b,8a,8bには電界が集中しやすくなり、部分放電を引き起こす可能性がある。部分放電の発生を抑制するために、本実施の形態の絶縁ブスバー1では、導体2に接触するように絶縁膜4a,4bの内側の面に、端部2c側の空隙7aを覆う導電性膜9a,9bが形成されている。また、導体2に接触するように絶縁膜4a,4bの内側の面に、端部2d側の空隙7bを覆う導電性膜9c,9dが形成されている。導電性膜9a〜9dは、導体2との接触抵抗が、たとえば、1Ω以下となるように、導体2に接触して形成されている。
また、同様に導体3に接触するように絶縁膜5a,5bの内側の面に、端部3c側の空隙8aを覆う導電性膜10a,10bが形成されている。さらに、導体3に接触するように絶縁膜5a,5bの内側の面に、端部3d側の空隙8bを覆う導電性膜10c,10dが形成されている。導電性膜10a〜10dは、導体3との接触抵抗が、たとえば、1Ω以下となるように、導体3に接触して形成されている。
導電性膜9a〜9d,10a〜10dは、金属やカーボン膜などであり、シート抵抗(表面抵抗率)が、たとえば、数百Ω/sq程度以下のものである。なお、絶縁膜4a,4b,5a,5bに接着層が予め形成されている場合は、導電性膜9a〜9d,10a〜10dは、その接着層にカーボン粉などを混ぜて導電性をもたせたものであってもよい。これにより低コストで導電性膜を形成できる。
上記のような導電性膜9a〜9dは、導体2と接触していることから、導体2と同電位となる。そのため、空隙7a,7bは、同電位の導体2と導電性膜9a〜9dで覆われる(囲われる)ことになる。これにより、導体2と導体3の間に生じる電気力線は空隙7a,7bには入らない。そのため、空隙7a,7b内の電界強度を低減することができ、部分放電の発生を抑制できる。また同様に、導電性膜10a〜10dは、導体3と接触していることから、導体3と同電位となる。そのため、空隙8a,8bは、同電位の導体3と導電性膜10a〜10dで覆われる(囲われる)ことになる。これにより、空隙8a,8b内の電界強度を低減することができ、部分放電の発生を抑制できる。
以下、上記のような導電性膜9a〜9d,10a〜10dの有無による電気的な差異を説明する。
図3は、空隙を覆う導電性膜を有さない絶縁ブスバーの一部を等価回路で示した図である。なお、以下では説明を簡単にするため、接着層における抵抗及びキャパシタについては考慮しない。
図3では、図1に示した絶縁膜4a,4bが、抵抗R1と抵抗R1に並列に接続されたキャパシタC1で示されている。また、図3では、図1に示した絶縁板6が、抵抗R2と抵抗R2に並列に接続されたキャパシタC2で示されている。さらに、図3では、図1に示した絶縁膜5a,5bが、抵抗R3と抵抗R3に並列に接続されたキャパシタC3で示されている。
導体2,3の間に空隙がない場合には、導体2,3の間は、上記のような抵抗R1〜R3とキャパシタC1〜C3による等価回路で表される。
一方、図1に示したような空隙7aは、図3では、抵抗R4と抵抗R4に並列に接続されたキャパシタC4で示されている。また、図1に示したような空隙8aは、図3では、抵抗R5と抵抗R5に並列に接続されたキャパシタC5で示されている。
導体2,3間に、上記のような空隙7a,8aがある場合、導体2,3の間は、抵抗R1〜R5とキャパシタC1〜C5による等価回路で表される。
キャパシタC4,C5のキャパシタンスは、キャパシタC1〜C3のキャパシタンスよりも大きい。また、抵抗R4,R5の抵抗値は、空隙7a,8aにおける空気の抵抗値である。
空隙7a,8aのインピーダンスZ4,Z5は、合成インピーダンスの式、Z4=1/{(1/r4)+jωc4}及び、Z5=1/{(1/r5)+jωc5}として表すことができる。なお、この式で、r4,r5は、抵抗R4,R5の抵抗値を示し、c4,c5は、キャパシタC4,C5のキャパシタンスを示している。この際、空隙7a,8aが小さいほど、jωc4>>1/r4及び、jωc5>>1/r5となり、インピーダンスZ4,Z5は、空隙7a,8aのキャパシタンスc4,c5により支配される。空隙7a,8aの、絶縁膜4a,4b,5a,5bと導体2,3との間の距離は、導体2,3間の距離に比して十分短いので、キャパシタンスc4,c5は大きな値となる。
また、これらの空隙7a,8aにかかる電圧を、空隙7a,8aの絶縁膜4a,4b,5a,5bと導体2,3との間の距離で除した値が電界となる。この距離は、導体2,3間の距離に比して十分短いので、導体2,3が異なる電位の場合、空隙7a,8aでは電界が強まる。図3に示すように、たとえば、空隙7aの導体3側の部分(紙面上側)と空隙8aの導体2側の部分(紙面下側)が電界集中箇所となる。図1に示した空隙7b,8bに関しても同様である。
図4は、空隙を覆う導電性膜を有する絶縁ブスバーの一部を等価回路で示した図である。図3に示した要素と同じ要素については同一符号が付されている。
図1に示したような導電性膜9a〜9d,10a〜10dを設けると、図3に示すように、直列に接続された抵抗R1と抵抗R4の間のノードが導体2と電気的に接続されることになる。また、直列に接続された抵抗R3と抵抗R5の間のノードが導体3と電気的に接続されることになる。これにより、抵抗R4,R5とキャパシタC4,C5は、ないものとみなせる。このため、空隙7a,8aでの電界集中を緩和でき、部分放電の発生を抑制できる。同様に、空隙7b,8bでの電界集中についても緩和でき、部分放電の発生を抑制できる。
以上のように本実施の形態の絶縁ブスバー1では、部分放電の発生を抑制できるため、耐電圧性能が向上し、より高耐電圧が求められる製品にも対応できるようになる。
また、高耐電圧化を実現するために導体2,3間の絶縁材料(たとえば、図1の絶縁板6)の厚さを増加させることもないため、低インダクタンス特性を損なうこともない。逆にいうと、本実施の形態の絶縁ブスバー1は耐電圧性能が高いため、導体2,3の間の絶縁材料の厚さをより薄くでき、インダクタンスをより小さくすることもできる。このため、絶縁ブスバー1の小型化が期待できる。
なお、図1では、2つの導体2,3の端部2c,2d,3c,3dと絶縁膜4a,4b,5a,5bとの間に生じる全ての空隙7a,7b,8a,8bを覆うような導電性膜9a〜9d,10a〜10dを設けた例を示したがこれに限定されない。導電性膜を用いて何れか1つの空隙を覆うようにしてもよい。
図5は、絶縁ブスバーの他の例を示す断面図である。
絶縁ブスバー20は、板状の複数の導体21,22を有している。導体21は、上面21aと下面21b及び端部21cが絶縁膜23a,23bで覆われている。導体22についても同様に、上面22aと下面22b及び端部22cが絶縁膜24a,24bで覆われている。絶縁膜23a,23b,24a,24bで覆われた導体21,22は、絶縁板25を介して積層されている。
図5に示す絶縁ブスバー20では、導体21の端部21cと、絶縁膜23a,23bとの間に空隙26が生じている。また、導体22の端部22cと、絶縁膜24a,24bとの間に、空隙27が生じている。ここで、空隙26は、絶縁板25の端部25aに対して外側に位置し、空隙27は、絶縁板25の端部25aに対して内側に位置している。
このような位置関係にある空隙26,27では、空隙27の方が空隙26よりも電界集中が起こりやすい。そのため、絶縁ブスバー20では、空隙26に接する絶縁膜23a,23bには導電性膜が形成されていないが、空隙27に接する絶縁膜24a,24bには、導電性膜28a,28bが形成されている。
このように、導電性膜を形成する箇所を限定することで、製造工程や製造コストを削減できる。
(絶縁ブスバーの製造方法例)
図6乃至図10は、絶縁ブスバーの製造方法の一例を示す斜視図である。
まず、たとえば、ポリプロピレン、ポリエチレンテレフタレートなどの絶縁膜30の一方の面の一部に、導電性膜31が形成される(図6)。導電性膜31は、たとえば、マスクを用いて、金属(Ag(銀)など)やカーボンなどが含有する塗料をスプレーなどで塗布することで形成される。
なお、絶縁膜30上に予め接着層が形成されている場合には、その接着層の一部にカーボン粉などを混ぜて導電性をもたせることで、導電性膜31を形成するようにしてもよい。これにより低コストで導電性膜31を形成できる。
また、めっきや蒸着によって導電性膜31を形成することもできる。
絶縁膜30上に予め接着層が形成されていない場合には、図7に示すように、接着層32が、絶縁膜30上と、導電性膜31の端部とを覆うように形成される。図7の例では、X方向に長さd1で形成されている導電性膜31の2辺(Y方向に伸びる2辺)において、導電性膜31の端部が一部覆われるように接着層32が形成されている。これによって、導電性膜31が、X方向に長さdだけ露出している。このような接着層32は、マスクを用いて形成される。
導電性膜31の2辺において、導電性膜31が一部覆われるように接着層32が形成されていることによって、導電性膜31が絶縁膜30から剥離することが抑制される。なお、導電性膜31の1辺において、導電性膜31が一部覆われるようにしても導電性膜31の剥離をある程度抑制できる。そのため、導電性膜31の少なくとも1辺において、導電性膜31が一部覆われるようにすればよい。
なお、X方向は、後の工程で絶縁膜30上に配置される板状の導体の端部に垂直な方向である。
ところで、図7に示されている導電性膜31が露出している領域において、後の工程で絶縁膜30上に配置される板状の導体の端部に垂直な方向の辺の長さdは、その導体の厚さtに基づいて決定される。厚さtによって、発生する空隙の大きさが変わるためである。厚さtが大きくなるほど、発生する空隙の大きさは大きくなる。
また、長さdは、厚さtのときに発生する空隙を導電性膜31と後述する図11の導電性膜36で覆うことができるように、絶縁膜30と後述する図11の絶縁膜34を貼り合わせる工程で導体の端部と導電性膜31,36との間に生じる角度に基づいて決定される。
さらに、長さdは、後述する板状の導体に接する導電性膜31の部分のX方向の長さと、後述する図11の導電性膜36と導電性膜31とが接する部分のX方向の長さとの和に基づき決定される。
なお、長さdは、接着層が予め絶縁膜30上に形成されている場合には、その接着層上に形成される導電性膜31において、後の工程で絶縁膜30上に配置される板状の導体の端部に垂直な方向の辺の長さである。
その後、図8に示すように、露出している導電性膜31の一部に接触するように、絶縁膜30上に、接着層32によって、板状の導体33が貼り付けられる。導体33は、たとえば、銅板などの金属板である。圧着により絶縁膜30上に接着層32を介して導体33を貼り付けるようにしてもよい。
次に、図9に示すように絶縁膜34が、導体33上に貼り付けられる。図示を省略しているが、図9中の絶縁膜34の下面には、図7に示した構造と同じ位置に導電性膜と接着層が形成されている。そして、その導電性膜の一部が導体33に接触するように、絶縁膜34が図示しない接着層を介して導体33に貼り付けられる。
その後、真空または常圧にて、接着層32に用いられている材料の溶融温度(たとえば、200℃程度)で、熱プレスにより、図10に示すように、絶縁膜30,34と導体33及び、絶縁膜30,34同士が溶着される。
なお、熱プレスで絶縁膜30,34を貼り合わせるのではなく、接着剤を用いて絶縁膜30,34を貼り合わせてもよい。
以後の工程については図示を省略するが、図10に示したような構造が、複数、絶縁板(厚さ数mm程度の樹脂やセラミックスなど)を介して接着剤を用いて接着され、積層構造をもつ絶縁ブスバーが形成される(前述の図1参照)。
図11は、導体の端部と絶縁膜との間に形成される空隙の一例を示す断面図である。
図11に示すように、導体33の端部33aと絶縁膜30,34との間には空隙35が形成されている。導体33の端部33aと、導電性膜31,36との間の角度θ1,θ2は、製造条件にもよるが、たとえば、30°から70°の範囲となる。
空隙35の2辺の長さd0,d1は、角度θ1,θ2によって決まる。たとえば、角度θ1,θ2が45°のとき、長さd0,d1は、2の平方根分の1に厚さtを乗じた値となる。角度θ1と角度θ2が異なる場合もある。たとえば、角度θ1が90°で角度θ2が45°のとき、長さd0は、2の平方根に厚さtを乗じた値となり、長さd1は、厚さtと同じ値となる。
図7に示した導電性膜31において接着層32で覆われていない部分のX方向の長さdは、以上の点を考慮して角度θ1,θ2によって決まる長さd1に、導体33に接する導電性膜31の部分のX方向の長さx1と、導電性膜31と導電性膜36とが接する部分のX方向の長さx2とを加えた値で決定される。図11の導電性膜36のX方向の長さも同様に決定される。
導電性膜31,36において、X方向の長さを上記のように決定することで、空隙35を、導電性膜31,36とで覆うことができるようになる。
これによって、空隙35は、同電位の導体33と導電性膜31,36で覆われることになる。これにより、空隙35内の電界強度を低減することができ、部分放電の発生を抑制できる。このため、高耐電圧な絶縁ブスバーの製造が可能となる。
また、上記の絶縁ブスバーの製造方法は、従来の製造工程や絶縁ブスバーの設計を大きく変更しなくてもよく、従来の製造工程に組み入れやすく、製造コストや製造期間の増加を抑制できる。
なお、上記の製造工程において、絶縁膜34に導電性膜36を形成する工程は、絶縁膜30に導電性膜31を形成する工程の直後に行ってもよいし、絶縁膜30上に導体33を貼り付ける工程の後に行ってもよい。
(電子機器)
図12は、絶縁ブスバーを用いた電子機器の一部の一例を示す断面図である。図1に示した要素と同じ要素については同一符号が付されている。
電子機器40は、たとえば、鉄道の電源に用いられる電力変換装置などである。
電子機器40は、絶縁ブスバー1と、半導体素子41を有している。たとえば、半導体素子41は、パワーMOSFET(Metal-Oxide Semiconductor Field Effect Transistor)や、IGBT(Insulated Gate Bipolar Transistor)などのパワー半導体である。
半導体素子41は、絶縁ブスバー1の導体2,3と電気的に接続するための端子41a,41bを有している。
絶縁ブスバー1には、貫通端子42,43が形成されており、貫通端子42は、下層の導体2と電気的に接続されており、貫通端子43は上層の導体3と電気的に接続されている。
端子41aは、貫通端子42を介して導体2に電気的に接続され、端子41bは、貫通端子43を介して導体3に電気的に接続されている。
このような電子機器40において、絶縁ブスバー1は、前述したように、空隙7a,7b,8a,8bでの部分放電の発生を抑制できる。このため、より高耐電圧の電子機器40を提供できる。
(変形例)
図13は、絶縁ブスバーの変形例を示す断面図である。図5と同じ要素については同一符号が付されている。
図13に示す絶縁ブスバー20aでは、図5に示した導電性膜28bが設けられていない。この場合、導電性膜28aが空隙27の下面を覆っていることになる。なお、導電性膜28aの端部では、絶縁膜24a,24bが貼り合わされていることにより空隙が生じていない。
このような絶縁ブスバー20aでも、部分放電の抑制効果が期待できる。
以上、実施の形態に基づき、本発明の絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
1 絶縁ブスバー
2,3 導体
4a,4b,5a,5b 絶縁膜
6 絶縁板
7a,7b,8a,8b 空隙
9a〜9d,10a〜10d 導電性膜

Claims (9)

  1. 板状の導体と、
    前記導体を覆う絶縁膜と、
    前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、
    を有することを特徴とする絶縁ブスバー。
  2. 前記絶縁膜で覆われた前記導体が、絶縁板を介して複数積層されており、
    複数積層された前記導体のうち、少なくとも2つは互いに異なる電位となる、ことを特徴とする請求項1に記載の絶縁ブスバー。
  3. 前記絶縁板の端部より内側に位置する前記空隙が、前記導電性膜で覆われていることを特徴とする請求項2に記載の絶縁ブスバー。
  4. 第1の絶縁膜の一方の面の一部に第1の導電性膜を形成し、
    第2の絶縁膜の一方の面の一部に第2の導電性膜を形成し、
    接着剤により前記第1の絶縁膜上に板状の導体を、前記第1の導電性膜に接触するように貼り付け、
    前記接着剤により前記導体上に前記第2の絶縁膜を、前記第2の導電性膜が前記導体に接触するように貼り付け、
    前記導体の端部と前記第1の絶縁膜及び前記第2の絶縁膜との間の空隙が、前記第1の導電性膜及び前記第2の導電性膜で覆われるように、前記第1の絶縁膜と前記第2の絶縁膜とを貼り合わせる、
    ことを特徴とする絶縁ブスバーの製造方法。
  5. 前記第1の導電性膜または前記第2の導電性膜において、前記導体の前記端部に垂直な方向の辺の長さは、前記導体の厚さに基づいて決定される、ことを特徴とする請求項4に記載の絶縁ブスバーの製造方法。
  6. 前記辺の長さは、前記第1の絶縁膜と前記第2の絶縁膜とを貼り合わせる際に生じる、前記第1の導電性膜または前記第2の導電性膜と、前記導体の前記端部との間の角度に基づいて決定される、ことを特徴とする請求項5に記載の絶縁ブスバーの製造方法。
  7. 前記辺の長さは、さらに、前記第1の導電性膜または前記第2の導電性膜が前記導体と接する部分と、前記第1の導電性膜と前記第2の導電性膜とが接する部分の、前記導体の前記端部に垂直な方向の長さに基づいて決定される、ことを特徴とする請求項5または6に記載の絶縁ブスバーの製造方法。
  8. 前記第1の導電性膜または前記第2の導電性膜の少なくとも1辺は、前記接着剤によって少なくとも一部が覆われている、ことを特徴とする請求項4乃至7の何れか一項に記載の絶縁ブスバーの製造方法。
  9. 板状の導体と、前記導体を覆う絶縁膜と、前記導体と接触するように前記絶縁膜の内側の面に形成され、前記導体の端部と前記絶縁膜との間の空隙を覆う導電性膜と、を備えた絶縁ブスバーと、
    前記導体と貫通端子を介して電気的に接続された端子を備えた半導体素子と、
    を有することを特徴とする電子機器。
JP2016023691A 2016-02-10 2016-02-10 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 Expired - Fee Related JP6682894B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016023691A JP6682894B2 (ja) 2016-02-10 2016-02-10 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器
DE102016226231.9A DE102016226231A1 (de) 2016-02-10 2016-12-27 Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
CN201611243225.5A CN107068251B (zh) 2016-02-10 2016-12-29 绝缘母线、绝缘母线的制造方法及电子设备
US15/402,314 US10186475B2 (en) 2016-02-10 2017-01-10 Insulated busbar, insulated busbar fabrication method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016023691A JP6682894B2 (ja) 2016-02-10 2016-02-10 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器

Publications (2)

Publication Number Publication Date
JP2017142983A true JP2017142983A (ja) 2017-08-17
JP6682894B2 JP6682894B2 (ja) 2020-04-15

Family

ID=59382552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016023691A Expired - Fee Related JP6682894B2 (ja) 2016-02-10 2016-02-10 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器

Country Status (4)

Country Link
US (1) US10186475B2 (ja)
JP (1) JP6682894B2 (ja)
CN (1) CN107068251B (ja)
DE (1) DE102016226231A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3267571A1 (de) * 2016-07-07 2018-01-10 Siemens Aktiengesellschaft Vorrichtung zur elektrischen verbindung von mindestens einem elektrischen bauelement mit einer ersten und zweiten stromschiene
DE102017217352A1 (de) * 2017-09-28 2019-03-28 Danfoss Silicon Power Gmbh Stromschiene und leistungsmodul
EP3782246B1 (en) * 2018-04-16 2023-07-05 ABB Schweiz AG Apparatus for electrically interconnecting two laminated multi-phase busbars and switchgear cabinet including such an apparatus
US10741313B1 (en) 2019-02-06 2020-08-11 Eaton Intelligent Power Limited Bus bar assembly with integrated surge arrestor
JP2020141503A (ja) * 2019-02-28 2020-09-03 株式会社村田製作所 バスバー部材、バスバー部材の製造方法
DE102022207384A1 (de) 2022-07-19 2024-01-25 Leoni Bordnetz-Systeme Gmbh Stromschienen-Anordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4949476U (ja) * 1972-08-09 1974-04-30
JPS6345916U (ja) * 1987-07-23 1988-03-28
JP2008030392A (ja) * 2006-07-31 2008-02-14 Hitachi Cable Ltd モールド成形体及びその製造方法
JP2010259139A (ja) * 2009-04-21 2010-11-11 Fuji Electric Systems Co Ltd 絶縁ブスバー及びこれを使用した電力変換装置
WO2011093239A1 (ja) * 2010-01-27 2011-08-04 株式会社日立製作所 配電実装部品及びそれを用いたインバータ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3264403A (en) * 1963-10-15 1966-08-02 Eldre Components Electrical bus bar with non-adhering plastic inserts
US5808240A (en) * 1996-05-24 1998-09-15 Otis Elevator Company Low-inductance planar bus arrangement
JP2010274602A (ja) 2009-05-29 2010-12-09 Hitachi Cable Ltd モールド樹脂成形体
JP2010274603A (ja) 2009-05-29 2010-12-09 Hitachi Cable Ltd モールド樹脂成形体
CN201789251U (zh) * 2010-09-08 2011-04-06 上海索谷成套电气有限公司 扁形铜管母线槽
CN201985489U (zh) * 2010-12-29 2011-09-21 辽宁锦榜电气有限公司 风电专用母线槽
US9979173B2 (en) * 2011-04-29 2018-05-22 Ge Energy Power Conversion Technology Limited Bus bar assembly and method of manufacturing same
CN204189483U (zh) * 2014-10-15 2015-03-04 江苏华联电力器材有限公司 一种有机蒙脱土环氧树脂等电位屏蔽筒绝缘分裂式母线
CN105261418B (zh) * 2015-11-10 2017-11-28 江苏士林电气设备有限公司 一种三层共挤乙丙高压绝缘管母线

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4949476U (ja) * 1972-08-09 1974-04-30
JPS6345916U (ja) * 1987-07-23 1988-03-28
JP2008030392A (ja) * 2006-07-31 2008-02-14 Hitachi Cable Ltd モールド成形体及びその製造方法
JP2010259139A (ja) * 2009-04-21 2010-11-11 Fuji Electric Systems Co Ltd 絶縁ブスバー及びこれを使用した電力変換装置
WO2011093239A1 (ja) * 2010-01-27 2011-08-04 株式会社日立製作所 配電実装部品及びそれを用いたインバータ装置
US20120300417A1 (en) * 2010-01-27 2012-11-29 Hitachi, Ltd Power Distribution Mounting Component and Inverter Apparatus Using Same

Also Published As

Publication number Publication date
DE102016226231A1 (de) 2017-08-10
JP6682894B2 (ja) 2020-04-15
US10186475B2 (en) 2019-01-22
CN107068251B (zh) 2020-10-30
CN107068251A (zh) 2017-08-18
US20170229379A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
JP6682894B2 (ja) 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器
JP6248644B2 (ja) 電子部品
JP2019047015A (ja) コイル部品
CN105265030B (zh) 多层基板的制造方法、多层基板及电磁体
JP6390342B2 (ja) 電子部品
JP6226068B2 (ja) 半導体装置
CN111033996B (zh) 汇流排和功率模块
JP2016076582A (ja) セラミック電子部品
JP2012039035A (ja) 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造
KR102095068B1 (ko) 평탄화 커버층 구조를 가진 연성회로기판
WO2012014648A1 (ja) 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
JP2012222124A (ja) 絶縁被膜付きコンデンサ及びその製造方法
JP6407300B2 (ja) 半導体モジュールおよび半導体モジュール用の導電部材
CN106031307B (zh) 用于生产功率印制电路的工艺和通过此工艺获得的功率印制电路
JP5131263B2 (ja) 積層コンデンサ
JP5741416B2 (ja) 電子部品の実装構造
CN206236772U (zh) 传输线路构件
JP2012227404A (ja) フレキシブルプリント配線板
JP4889039B2 (ja) 表面実装型コンデンサケース及び表面実装型コンデンサ
JP2016152300A (ja) コンデンサモジュール
JP5131264B2 (ja) 積層コンデンサ
JP2015162527A (ja) 積層型フィルムコンデンサ、コンデンサ内蔵バスバー、電力変換システム、積層型フィルムコンデンサの製造方法及びコンデンサ内蔵バスバーの製造方法
WO2012014647A1 (ja) 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
JP2007250923A (ja) 金属化フィルムコンデンサおよびその製造方法
CN108093562B (zh) 一种电路板及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200309

R150 Certificate of patent or registration of utility model

Ref document number: 6682894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees