JP5131264B2 - 積層コンデンサ - Google Patents

Description

本発明は、積層コンデンサに関する。

従来、誘電体層と内部電極とを交互に積層してなる積層体と、積層体の側面において互いに電気的に絶縁された外部電極及び端子導体とを備えた積層コンデンサがある。例えば、下記の特許文献１に記載の積層コンデンサでは、４種の内部電極が設けられており、このうちの２種の内部電極は、静電容量を形成する電極部と、この電極部と端子導体とに接続される引出導体とを有している。また、他の２種の内部電極は、端子導体に接続される引出導体と、外部電極に接続される引出導体とを有している。

特開２００３−１６８６２１号公報

このような積層コンデンサは、例えばＩＣにおけるデカップリングコンデンサとして用いられる。ＩＣの高速化・低電圧化が進む現状では、積層コンデンサにおけるＥＳＲ（等価直列抵抗）の向上を実現することが要求されている。そこで、所定の内部電極の引出導体の幅を他の内部電極の引出導体の幅よりも小さくすることによって電流経路の絞り部を形成し、高ＥＳＲ化を図ることが考えられる。

一方、上述のように所定の内部電極の引出導体の幅を他の内部電極の引出導体の幅よりも小さくする場合、積層コンデンサのＥＳＲを高めることができる反面、幅を狭くした引出導体と端子電極との接触面積が低下することとなる。このことは、積層コンデンサの導通不良の一因となるので、ＥＳＲの向上を図りつつ導通不良の発生を抑制する技術が望まれている。

そこで、本発明は、ＥＳＲの向上を図りつつ、導通不良の発生を抑制することが可能な積層コンデンサを提供することを目的とする。

本発明に係る積層コンデンサは、複数の誘電体層が積層された素体と、素体の外表面に配置された第１及び第２の端子電極と、素体の外表面に配置された第１及び第２の連結用電極と、誘電体層の積層方向において互いに離間した状態で素体の内部に配置された第１及び第２のＥＳＲ制御電極と、積層方向において互いに離間すると共に隣り合った状態で素体の内部に配置された第１及び第２の内部電極と、素体の内部に配置された第１及び第２のダミー電極とを備え、第１のＥＳＲ制御電極には、第１の端子電極と接続される第１の端子用接続導体と、第１の連結用電極と接続される第１の連結用接続導体とが一体的に設けられ、第２のＥＳＲ制御電極には、第２の端子電極と接続される第２の端子用接続導体と、第２の連結用電極と接続される第２の連結用接続導体とが一体的に設けられ、第１の内部電極には、第１の連結用電極と接続される第３の連結用接続導体が一体的に設けられ、第２の内部電極には、第２の連結用電極と接続される第４の連結用接続導体が一体的に設けられ、第１のダミー電極は、第１のＥＳＲ制御電極と同一面に配置されると共に、第２の端子電極と接続され、第２のダミー電極は、第２のＥＳＲ制御電極と同一面に配置されると共に、第１の端子電極と接続されていることを特徴とする。

本発明に係る積層コンデンサでは、第１の内部電極が第１の連結用電極にのみ接続され、第２の内部電極が第２の連結用電極にのみ接続され、第１のＥＳＲ制御電極が第１の連結用電極及び第１の端子電極にそれぞれ接続され、第２のＥＳＲ制御電極が第２の連結用電極及び第２の端子電極にそれぞれ接続されている。従って、内部電極が並列に接続された連結用電極が端子電極に直列に接続されるので、従来のように端子電極に内部電極を並列接続する場合と比較して高ＥＳＲ化を実現することが可能となる。

また、本発明に係る積層コンデンサでは、第１のＥＳＲ制御電極と同一面に、第２の端子電極と接続される第１のダミー電極が配置されており、第２のＥＳＲ制御電極と同一面に、第１の端子電極と接続される第２のダミー電極が配置されている。従って、第１の端子用接続導体のみで第１の端子電極と接続を行うと共に、第２の端子用接続導体のみで第２の端子電極と接続を行う場合と比べて、端子電極に接する電極部分の接触面積が大きくなる。これにより、端子電極と端子用接続導体との密着性を十分に確保できるので、導通不良の発生を抑制することが可能となる。

ところで、第１のダミー電極を形成する際に印刷滲みや製造誤差等が発生した場合、第１のダミー電極が第１のＥＳＲ制御電極に対して第１の端子用接続導体と同じ側に位置していると、第１のダミー電極と第１のＥＳＲ制御電極とが繋がってしまい、ＥＳＲが低下してしまうことが起こりうる。同じく、第２のダミー電極を形成する際に印刷滲みや製造誤差等が発生した場合、第２のダミー電極が第２のＥＳＲ制御電極に対して第２の端子用接続導体と同じ側に位置していると、第２のダミー電極と第２のＥＳＲ制御電極とが繋がってしまい、ＥＳＲが低下してしまうことが起こりうる。

ところが、本発明に係る積層コンデンサでは、第１のダミー電極が第２の端子電極と接続されており、第２のダミー電極が第１の端子電極と接続されている。すなわち、第１のダミー電極は、第１のＥＳＲ制御電極に対して第１の端子用接続導体とは反対側に位置しており、第２のダミー電極は、第２のＥＳＲ制御電極に対して第２の端子用接続導体とは反対側に位置している。そのため、ダミー電極を形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極と端子用接続導体とが繋がってしまうことを防止でき、ＥＳＲの低下の発生を回避することが可能となる。

さらに、本発明に係る積層コンデンサでは、第１のＥＳＲ制御電極と第２のダミー電極とは共に第１の端子電極と接続されて同極性となっており、第２のＥＳＲ制御電極と第１のダミー電極とは共に第２の端子電極と接続されて同極性となっている。そのため、第１及び第２のＥＳＲ制御電極が積層方向において互いに隣り合っている場合でも、第１のＥＳＲ制御電極及び第１の端子用接続導体と第２のダミー電極との間で静電容量が発生せず、第２のＥＳＲ制御電極及び第２の端子用接続導体と第１のダミー電極との間で静電容量が発生しない。従って、望ましくない静電容量の発生を防止することが可能となる。

好ましくは、第１のダミー電極と第１のＥＳＲ制御電極との離間幅は、第１の端子用接続導体の幅以上に設定され、第２のダミー電極と第２のＥＳＲ制御電極との離間幅は、第２の端子用接続導体の幅以上に設定されている。また、好ましくは、第１のダミー電極と第１のＥＳＲ制御電極との離間幅は、第１の連結用接続導体の幅以上に設定され、第２のダミー電極と第２のＥＳＲ制御電極との離間幅は、第２の連結用接続導体の幅以上に設定されている。このようにすると、第１のダミー電極と第１のＥＳＲ制御電極とが十分離され、第２のダミー電極と第２のＥＳＲ制御電極とが十分離される。そのため、ダミー電極を形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極とＥＳＲ制御電極とが繋がってしまうことを防止でき、ショート不良の発生を回避することが可能となる。

好ましくは、第１のダミー電極と第２の端子電極との接続幅は、第１の端子用接続導体の幅以上に設定され、第２のダミー電極と第１の端子電極との接続幅は、第２の端子用接続導体の幅以上に設定されている。また、好ましくは、第１のダミー電極と第２の端子電極との接続幅は、第１の連結用接続導体の幅以上に設定され、第２のダミー電極と第１の端子電極との接続幅は、第２の連結用接続導体の幅以上に設定されている。このようにすると、端子電極に接する電極部分の接触面積がより一層大きくなる。従って、端子電極と端子用接続導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。

好ましくは、第１及び第２のＥＳＲ制御電極は、積層方向において互いに隣り合った状態で素体の内部に配置されており、第１のダミー電極と第２の端子用接続導体とは、積層方向から見て互いに重なり合っておらず、第２のダミー電極と第１の端子用接続導体とは、積層方向から見て互いに重なり合っていない。また、好ましくは、素体の内部に配置された第３及び第４のダミー電極を更に備え、第３のダミー電極は、第１のＥＳＲ制御電極と同一面に配置されると共に、第２の端子電極と接続され、第４のダミー電極は、第２のＥＳＲ制御電極と同一面に配置されると共に、第１の端子電極と接続され、第１のダミー電極と第３のダミー電極との離間幅は、第２の端子用接続導体の幅以上に設定され、第２のダミー電極と第４のダミー電極との離間幅は、第１の端子用接続導体の幅以上に設定され、第１及び第３のダミー電極と第２の端子用接続導体とは、積層方向から見て互いに重なり合っておらず、第２及び第４のダミー電極と第１の端子用接続導体とは、積層方向から見て互いに重なり合っておらず、第２の端子用接続導体は、積層方向から見て第１のダミー電極と第３のダミー電極との間に位置しており、第１の端子用接続導体は、積層方向から見て第２のダミー電極と第４のダミー電極との間に位置している。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、誘電体グリーンシート同士が密着しやすくなり、不要な段差の発生を防止することができる。

より好ましくは、第１のダミー電極と第３のダミー電極との離間幅は、第２の端子用接続導体の幅よりも大きくなるように設定され、第２のダミー電極と第４のダミー電極との離間幅は、第１の端子用接続導体の幅よりも大きくなるように設定されている。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、第１及び第３のダミー電極と第２の端子用接続導体とが積層方向から見て互いに重なり合わないように（第２及び第４のダミー電極と第１の端子用接続導体とが積層方向から見て互いに重なり合わないように）誘電体グリーンシートを積層する場合、積層ずれが発生しても不要な段差の発生を防止することができる。

より好ましくは、第３のダミー電極と第１のＥＳＲ制御電極との離間幅は、第１の端子用接続導体の幅以上に設定され、第４のダミー電極と第２のＥＳＲ制御電極との離間幅は、第２の端子用接続導体の幅以上に設定されている。また、より好ましくは、第３のダミー電極と第１のＥＳＲ制御電極との離間幅は、第１の連結用接続導体の幅以上に設定され、第４のダミー電極と第２のＥＳＲ制御電極との離間幅は、第２の連結用接続導体の幅以上に設定されている。このようにすると、第３のダミー電極と第１のＥＳＲ制御電極とが十分離され、第４のダミー電極と第２のＥＳＲ制御電極とが十分離される。そのため、ダミー電極を形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極とＥＳＲ制御電極とが繋がってしまうことを防止でき、ショート不良の発生を回避することが可能となる。

より好ましくは、第１のダミー電極と第２の端子電極との接続幅及び第３のダミー電極と第２の端子電極との接続幅の合計は、第１の端子用接続導体の幅以上に設定され、第２のダミー電極と第１の端子電極との接続幅及び第４のダミー電極と第１の端子電極との接続幅の合計は、第２の端子用接続導体の幅以上に設定されている。また、より好ましくは、第１のダミー電極と第２の端子電極との接続幅及び第３のダミー電極と第２の端子電極との接続幅の合計は、第１の連結用接続導体の幅以上に設定され、第２のダミー電極と第１の端子電極との接続幅及び第４のダミー電極と第１の端子電極との接続幅の合計は、第２の連結用接続導体の幅以上に設定されている。このようにすると、端子電極に接する電極部分の接触面積がより一層大きくなる。従って、端子電極と端子用接続導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。

本発明によれば、ＥＳＲの向上を図りつつ、導通不良の発生を抑制することが可能な積層コンデンサを提供することができる。

図１は、本実施形態に係る積層コンデンサを示す斜視図である。 図２は、本実施形態に係る積層コンデンサを構成する誘電体素体を示す分解斜視図である。 図３は、図１のＩＩＩ−ＩＩＩ線断面図である。 図４は、本実施形態に係る積層コンデンサを構成するＥＳＲ制御電極を示す図である。 図５は、本実施形態に係る積層コンデンサを構成する内部電極を示す図である。 図６は、本実施形態に係る積層コンデンサを構成する誘電体素体の他の例を示す分解斜視図である。 図７は、本実施形態に係る積層コンデンサを構成するＥＳＲ制御電極の他の例を示す図である。

本発明に係る積層コンデンサ１の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。

図１〜図５を参照して、本実施形態に係る積層コンデンサ１の構成について説明する。積層コンデンサ１は、直方体形状の誘電体素体（素体）１０と、ＥＳＲ制御電極１２Ａ（第１のＥＳＲ制御電極），１２Ｂ（第２のＥＳＲ制御電極）と、内部電極１４Ａ（第１の内部電極），１４Ｂ（第２の内部電極）と、ダミー電極１６Ａ（第２のダミー電極），１６Ｂ（第１のダミー電極）と、端子電極１８Ａ（第１の端子電極），１８Ｂ（第２の端子電極）と、連結用電極２０Ａ（第１の連結用電極），２０Ｂ（第２の連結用電極）とを備える。

図１に示されるように、誘電体素体１０は、互いに対向する側面１０ａ，１０ｂと、互いに対向する側面１０ｃ，１０ｄと、互いに対向する側面１０ｅ，１０ｆとを有する。側面１０ｃ，１０ｄは、側面１０ａ，１０ｂ及び側面１０ｅ，１０ｆを連結するように延びている。側面１０ｅ，１０ｆは、側面１０ａ，１０ｂ及び側面１０ｃ，１０ｄを連結するように延びている。本実施形態においては、誘電体素体１０の長手方向の長さを例えば１．６ｍｍ程度、幅を例えば０．８ｍｍ程度、厚みを例えば０．８ｍｍ程度に設定することができる。誘電体素体１０は、通常、焼成後にバレル研磨されるので、誘電体素体１０の稜部は、所定の大きさの曲率を有する曲面状を呈している。

本実施形態においては、側面１０ｆが、回路基板１００の主面と対向する実装面とされている。回路基板１００は、陽極ランドパターン１０２Ａと、陰極ランドパターン１０２Ｂとを有している。陽極ランドパターン１０２Ａ及び陰極ランドパターン１０２Ｂは、例えば端子電極１８Ａ及び端子電極１８Ｂの幅方向に沿って帯状に形成され、所定の回路配線に接続されている。

陽極ランドパターン１０２Ａには端子電極１８Ａが接合され、陰極ランドパターン１０２Ｂには端子電極１８Ｂが接合される。連結用電極２０Ａ及び連結用電極２０Ｂは、陽極ランドパターン１０２Ａ及び陰極ランドパターン１０２Ｂのいずれにも接合されない。すなわち、積層コンデンサ１において、端子電極１８Ａ及び端子電極１８Ｂのみが回路基板１００に対して接合されている。

誘電体素体１０は、図２に示されるように、矩形状を呈する誘電体層Ａ１０〜Ａ２０がこの順に積層されて構成されている。すなわち、誘電体層Ａ１０の上面が誘電体素体１０の側面１０ｅを構成し、誘電体層Ａ２０の下面が誘電体素体１０の主面１０ｆを構成することとなり、側面１０ｅ，１０ｆの対向方向（以下、対向方向と称する）は本実施形態において誘電体素体１０（誘電体層Ａ１０〜Ａ２０）の積層方向（以下、積層方向と称する）に一致する。

誘電体層Ａ１０〜Ａ２０は、電気絶縁性を有する絶縁体として機能する。誘電体層Ａ１０〜Ａ２０は、例えば、チタン酸バリウムやチタン酸ストロンチウムに希土類元素を添加した誘電性セラミック材料で形成することができる。実際の誘電体素体１０は、焼成により、各誘電体層Ａ１０〜Ａ２０の境界が視認できない程度に一体化されている。

誘電体層Ａ１１，Ａ１９のそれぞれの表面には、図２及び図４（ａ）に示されるように、矩形状のＥＳＲ制御電極１２Ａが形成されている。ＥＳＲ制御電極１２Ａは、誘電体層Ａ１１，Ａ１９のうち側面１０ｂ寄りの領域に位置している。ＥＳＲ制御電極１２Ａには、側面１０ａ側の側縁に端子用接続導体２２Ａ（第１の端子用接続導体）が一体的に設けられている。端子用接続導体２２Ａは、誘電体層Ａ１１，Ａ１９の端子電極１８Ａが形成される側の縁に引き出され、その端部が側面１０ａに露出している。また、ＥＳＲ制御電極１２Ａには、側面１０ｃ側の側縁に連結用接続導体２４Ａ（第１の連結用接続導体）が一体的に設けられている。連結用接続導体２４Ａは、誘電体層Ａ１１，Ａ１９の連結用電極２０Ａが形成される側の縁に引き出され、その端部が側面１０ｃに露出している。

また、誘電体層Ａ１１，Ａ１９のそれぞれの表面には、矩形状のダミー電極１６Ｂが形成されている。ダミー電極１６Ｂは、側面１０ｂ側（ＥＳＲ制御電極１２Ａに対して端子用接続導体２２Ａとは反対側）に位置している。ダミー電極１６Ｂは、誘電体層Ａ１１，Ａ１９の端子電極１８Ｂが形成される側の縁に引き出され、その端部が側面１０ｂに露出している。

誘電体層Ａ１２，Ａ２０のそれぞれの表面には、図２及び図４（ｂ）に示されるように、矩形状のＥＳＲ制御電極１２Ｂが形成されている。ＥＳＲ制御電極１２Ｂは、誘電体層Ａ１２，Ａ２０のうち側面１０ａ寄りの領域に位置している。ＥＳＲ制御電極１２Ｂには、側面１０ｂ側の側縁に端子用接続導体２２Ｂ（第２の端子用接続導体）が一体的に設けられている。端子用接続導体２２Ｂは、誘電体層Ａ１２，Ａ２０の端子電極１８Ｂが形成される側の縁に引き出され、その端部が側面１０ｂに露出している。また、ＥＳＲ制御電極１２Ｂには、側面１０ｄ側の側縁に連結用接続導体２４Ｂ（第２の連結用接続導体）が一体的に設けられている。連結用接続導体２４Ｂは、誘電体層Ａ１２，Ａ２０の連結用電極２０Ｂが形成される側の縁に引き出され、その端部が側面１０ｄに露出している。

また、誘電体層Ａ１２，Ａ２０のそれぞれの表面には、矩形状のダミー電極１６Ａが形成されている。ダミー電極１６Ａは、側面１０ａ側（ＥＳＲ制御電極１２Ｂに対して端子用接続導体２２Ｂとは反対側）に位置している。ダミー電極１６Ａは、誘電体層Ａ１２，Ａ２０の端子電極１８Ａが形成される側の縁に引き出され、その端部が側面１０ａに露出している。

誘電体層Ａ１３，Ａ１５，Ａ１７のそれぞれの表面には、図２及び図５（ａ）に示されるように、矩形状の内部電極１４Ａが形成されている。内部電極１４Ａは、誘電体層Ａ１３，Ａ１５，Ａ１７の略中央部に位置している。内部電極１４Ａには、側面１０ｃ側の側縁の中央部に連結用接続導体２６Ａ（第３の連結用接続導体）が一体的に設けられている。連結用接続導体２６Ａは、誘電体層Ａ１３，Ａ１５，Ａ１７の連結用電極２０Ａが形成される側の縁に引き出され、その端部が側面１０ｃに露出している。

誘電体層Ａ１４，Ａ１６，Ａ１８のそれぞれの表面には、図２及び図５（ｂ）に示されるように、矩形状の内部電極１４Ｂが形成されている。内部電極１４Ｂは、誘電体層Ａ１４，Ａ１６，Ａ１８の略中央部に位置している。内部電極１４Ｂには、側面１０ｄ側の側縁の中央部に連結用接続導体２６Ｂ（第４の連結用接続導体）が一体的に設けられている。連結用接続導体２６Ｂは、誘電体層Ａ１４，Ａ１６，Ａ１８の連結用電極２０Ｂが形成される側の縁に引き出され、その端部が側面１０ｄに露出している。

図２に示されるように、ＥＳＲ制御電極１２Ａ，１２Ｂ及び内部電極１４Ａ，１４Ｂは、誘電体素体１０の内部に配置されており、誘電体層Ａ１１〜Ａ１９を介して積層されている。すなわち、積層方向において隣り合うＥＳＲ制御電極１２Ａ，１２Ｂ及び内部電極１４Ａ，１４Ｂは、誘電体層Ａ１１〜Ａ１９の厚みの分だけ互いに離間した状態で、誘電体素体１０の内部に配置されている。

ＥＳＲ制御電極１２Ａと内部電極１４Ａ，１４Ｂとは、積層方向から見て互いに重なり合っている。より詳しくは、ＥＳＲ制御電極１２Ａと、内部電極１４Ａ，１４Ｂのうち誘電体層の長手方向（以下、「長手方向」という。）における中央よりも側面１０ｂ側の領域とは、いずれも積層方向から見て互いに重なり合っている。

ＥＳＲ制御電極１２Ｂと内部電極１４Ａ，１４Ｂとは、積層方向から見て互いに重なり合っている。より詳しくは、ＥＳＲ制御電極１２Ｂと、内部電極１４Ａ，１４Ｂのうち長手方向における中央よりも側面１０ａ側の領域とは、いずれも積層方向から見て互いに重なり合っている。

内部電極１４Ａ，１４Ｂは、いずれも積層方向から見て互いに全面が重なり合っている。従って、積層方向から見たときの内部電極１４Ａ，１４Ｂの対向面積、及び、積層方向において隣り合う内部電極１４Ａ，１４Ｂの間隔（すなわち、誘電体層Ａ１３〜Ａ１７の厚み）が、積層コンデンサ１の静電容量に主として寄与している。

ＥＳＲ制御電極１２Ａ，１２Ｂ、内部電極１４Ａ，１４Ｂ及びダミー電極１６Ａ，１６Ｂは、例えばＡｇやＮｉ等の導電性材料からなる。ＥＳＲ制御電極１２Ａ，１２Ｂ、内部電極１４Ａ，１４Ｂ及びダミー電極１６Ａ，１６Ｂは、上記導電性材料を含む導電性ペーストの焼結体として構成されている。

図１及び図３に示されるように、端子電極１８Ａは、誘電体素体１０の側面１０ａを覆うと共にこの側面１０ａと隣り合う側面１０ｃ，１０ｄ，１０ｅ，１０ｆに回り込むように形成されている。つまり、端子電極１８Ａは、側面１０ａと、側面１０ｃ，１０ｄ，１０ｅ，１０ｆのうち側面１０ａ寄りの部分とに配置されている。端子電極１８Ａは、側面１０ａに端部が露出しているダミー電極１６Ａ及び端子用接続導体２２Ａと物理的且つ電気的に接続される。これにより、端子電極１８ＡとＥＳＲ制御電極１２Ａとが電気的に接続されることとなる。

端子電極１８Ｂは、誘電体素体１０の側面１０ｂを覆うと共にこの側面１０ｂと隣り合う側面１０ｃ，１０ｄ，１０ｅ，１０ｆに回り込むように形成されている。つまり、端子電極１８Ｂは、側面１０ｂと、側面１０ｃ，１０ｄ，１０ｅ，１０ｆのうち側面１０ｂ寄りの部分とに配置されている。端子電極１８Ｂは、側面１０ｂに端部が露出しているダミー電極１６Ｂ及び端子用接続導体２２Ｂと物理的且つ電気的に接続される。これにより、端子電極１８ＢとＥＳＲ制御電極１２Ｂとが電気的に接続されることとなる。

連結用電極２０Ａは、矩形状を呈しており、誘電体素体１０の側面１０ｃを覆うと共にこの側面１０ｃと隣り合う側面１０ｅ，１０ｆに回り込むように形成されている。つまり、連結用電極２０Ａは、側面１０ｃと、側面１０ｅ，１０ｆのうち側面１０ｃ寄りの部分とに配置されている。連結用電極２０Ａは、側面１０ｃに端部が露出している連結用接続導体２４Ａ，２６Ａと物理的且つ電気的に接続される。これにより、ＥＳＲ制御電極１２Ａと内部電極１４Ａとが、連結用電極２０Ａを介して互いに電気的に接続されることとなる。すなわち、ＥＳＲ制御電極１２Ａと内部電極１４Ａとは同極となる。

連結用電極２０Ｂは、矩形状を呈しており、誘電体素体１０の側面１０ｄを覆うと共にこの側面１０ｄと隣り合う側面１０ｅ，１０ｆに回り込むように形成されている。つまり、連結用電極２０Ｂは、側面１０ｄと、側面１０ｅ，１０ｆのうち側面１０ｄ寄りの部分とに配置されている。連結用電極２０Ｂは、側面１０ｄに端部が露出している連結用接続導体２４Ｂ，２６Ｂと物理的且つ電気的に接続される。これにより、ＥＳＲ制御電極１２Ｂと内部電極１４Ｂとが、連結用電極２０Ｂを介して互いに電気的に接続されることとなる。すなわち、ＥＳＲ制御電極１２Ｂと内部電極１４Ｂとは同極となる。

端子電極１８Ａ，１８Ｂ及び連結用電極２０Ａ，２０Ｂは、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを誘電体素体１０の外表面の塗布し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極１８Ａ，１８Ｂ及び連結用電極２０Ａ，２０Ｂの上にめっき層が形成されることもある。

ここで、図４を参照して、ＥＳＲ制御電極１２Ａ，１２Ｂ及びダミー電極１６Ａ，１６Ｂについて、さらに詳しく説明する。

本実施形態において、誘電体層の短手方向（以下、「短手方向」という。）における端子用接続導体２２Ａ，２２Ｂの幅Ｗ１は、短手方向におけるＥＳＲ制御電極１２Ａ，１２Ｂの幅Ｗａよりも小さく設定されている。具体的には、幅Ｗ１は、幅Ｗａの０．１倍〜０．９倍程度に設定されている。

本実施形態において、長手方向における連結用接続導体２４Ａ，２４Ｂの幅Ｗ２は、長手方向におけるＥＳＲ制御電極１２Ａ，１２Ｂの幅Ｗｂよりも小さく設定されている。具体的には、幅Ｗ２は、幅Ｗｂの０．７倍以下に設定されている。

本実施形態において、短手方向におけるダミー電極１６Ａ，１６Ｂの幅Ｗ３は、幅Ｗ１以上又は幅Ｗ２以上となるように（図４では、短手方向におけるＥＳＲ制御電極１２Ａ，１２Ｂの幅Ｗａと同程度に）設定されている。具体的には、幅Ｗ３は、幅Ｗ１又は幅Ｗ２の１倍〜８倍程度に設定されている。

本実施形態において、ＥＳＲ制御電極１２Ａとダミー電極１６Ｂとの直線距離（ＥＳＲ制御電極１２Ｂとダミー電極１６Ａとの直線距離）Ｗ４は、幅Ｗ１以上又は幅Ｗ２以上となるように設定されている。具体的には、幅Ｗ４は、幅Ｗ１又は幅Ｗ２の１倍〜７倍程度に設定されている。

以上のような本実施形態においては、内部電極１４Ａが連結用電極２０Ａにのみ接続され、内部電極１４Ｂが連結用電極２０Ｂにのみ接続され、ＥＳＲ制御電極１２Ａが連結用電極２０Ａ及び端子電極１８Ａにそれぞれ接続され、ＥＳＲ制御電極１２Ｂが連結用電極２０Ｂ及び端子電極１８Ｂにそれぞれ接続されている。従って、内部電極１４Ａ，１４Ｂが並列に接続された連結用電極２０Ａ，２０Ｂが端子電極１８Ａ，１８Ｂに直列に接続されるので、従来のように端子電極に内部電極を並列接続する場合と比較して高ＥＳＲ化を実現することが可能となる。

また、本実施形態においては、ＥＳＲ制御電極１２Ａと同一面に、端子電極１８Ｂと接続されるダミー電極１６Ｂが配置されており、ＥＳＲ制御電極１２Ｂと同一面に、端子電極１８Ａと接続されるダミー電極１６Ａが配置されている。従って、端子用接続導体２２Ａのみで端子電極１８Ａと接続を行うと共に、端子用接続導体２２Ｂのみで端子電極１８Ｂと接続を行う場合と比べて、端子電極１８Ａ，１８Ｂに接する電極部分の接触面積が大きくなる。これにより、端子電極１８Ａ，１８Ｂと端子用接続導体２２Ａ，２２Ｂとの密着性を十分に確保できるので、導通不良の発生を抑制することが可能となる。ダミー電極１６Ａ，１６Ｂによる密着性の確保は、本実施形態のように、ＥＳＲ制御電極１２Ａ，１２Ｂの数が少ない場合に特に有効となる。

ところで、ダミー電極１６Ａ，１６Ｂを形成する際に印刷滲みや製造誤差等が発生した場合、ダミー電極１６Ｂ（１６Ａ）がＥＳＲ制御電極１２Ａ（１２Ｂ）に対して端子用接続導体２２Ａ（２２Ｂ）と同じ側に位置していると、ダミー電極１６Ｂ（１６Ａ）とＥＳＲ制御電極１２Ａ（１２Ｂ）とが繋がってしまい、ＥＳＲが低下してしまうことが起こりうる。

ところが、本実施形態においては、ダミー電極１６Ａが端子電極１８Ａと接続されており、ダミー電極１６Ｂが端子電極１８Ｂと接続されている。すなわち、ダミー電極１６Ｂは、ＥＳＲ制御電極１２Ａに対して端子用接続導体２２Ａとは反対側に位置しており、ダミー電極１６Ａは、ＥＳＲ制御電極１２Ｂに対して端子用接続導体２２Ｂとは反対側に位置している。そのため、ダミー電極１６Ａ，１６Ｂを形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極１６Ｂ（１６Ａ）と端子用接続導体２２Ａ（２２Ｂ）とが繋がってしまうことを防止でき、ＥＳＲの低下の発生を回避することが可能となる。

さらに、本実施形態においては、ＥＳＲ制御電極１２Ａとダミー電極１６Ａとは共に端子電極１８Ａと接続されて同極性となっており、ＥＳＲ制御電極１２Ｂとダミー電極１６Ｂとは共に端子電極１８Ｂと接続されて同極性となっている。そのため、ＥＳＲ制御電極１２Ａ，１２Ｂが積層方向において互いに隣り合っている場合でも、ＥＳＲ制御電極１２Ａ及び端子用接続導体２２Ａとダミー電極１６Ａとの間で静電容量が発生せず、ＥＳＲ制御電極１２Ｂ及び端子用接続導体２２Ｂとダミー電極１６Ｂとの間で静電容量が発生しない。従って、望ましくない静電容量の発生を防止することが可能となる。

またさらに、本実施形態においては、幅Ｗ４が幅Ｗ１以上又は幅Ｗ２以上となるように設定されている。そのため、ダミー電極１６Ｂ（１６Ａ）とＥＳＲ制御電極１２Ａ（１２Ｂ）とが十分離される。従って、ダミー電極１６Ａ，１６Ｂを形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極１６Ｂ（１６Ａ）とＥＳＲ制御電極１２Ａ（１２Ｂ）とが繋がってしまうことを防止でき、ショート不良の発生を回避することが可能となる。

またさらに、本実施形態においては、幅Ｗ３が幅Ｗ１以上又は幅Ｗ２以上となるように設定されている。そのため、端子電極１８Ａ，１８Ｂに接する電極部分の接触面積がより一層大きくなる。従って、端子電極１８Ａ（１８Ｂ）と端子用接続導体２２Ａ（２２Ｂ）との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、幅Ｗ３が幅Ｗ１以上又は幅Ｗ２以上となるように設定されていれば、ダミー電極１６Ａと端子用接続導体２２Ａとが積層方向から見て互いに重なり合っておらず、ダミー電極１６Ｂと端子用接続導体２２Ｂとが積層方向から見て互いに重なり合っていなくてもよい。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、誘電体グリーンシート同士が密着しやすくなり、不要な段差の発生を防止することができる。

また、図６及び図７に示されるように、ダミー電極の数を増やしてもよい。具体的には、誘電体層Ａ１１，Ａ１９のそれぞれの表面には、ダミー電極１６Ｂの代わりに、矩形状のダミー電極１６Ｂ_１，１６Ｂ_２が形成されている。ダミー電極１６Ｂ_１，１６Ｂ_２は共に、側面１０ｂ側（ＥＳＲ制御電極１２Ａに対して端子用接続導体２２Ａとは反対側）に位置している。ダミー電極１６Ｂ_１，１６Ｂ_２は共に、誘電体層Ａ１１，Ａ１９の端子電極１８Ｂが形成される側の縁に引き出され、その端部が側面１０ｂに露出している。

また、誘電体層Ａ１２，Ａ２０のそれぞれの表面には、ダミー電極１６Ａの代わりに、矩形状のダミー電極１６Ａ_１，１６Ａ_２が形成されている。ダミー電極１６Ａ_１，１６Ａ_２は共に、側面１０ａ側（ＥＳＲ制御電極１２Ｂに対して端子用接続導体２２Ｂとは反対側）に位置している。ダミー電極１６Ａ_１，１６Ａ_２は共に、誘電体層Ａ１２，Ａ２０の端子電極１８Ａが形成される側の縁に引き出され、その端部が側面１０ａに露出している。

短手方向におけるダミー電極１６Ａ_１，１６Ｂ_１の幅Ｗ３ａと、短手方向におけるダミー電極１６Ａ_２，１６Ｂ_２の幅Ｗ３ｂとの合計（Ｗ３ａ＋Ｗ３ｂ）は、幅Ｗ１以上又は幅Ｗ２以上となるように設定されている。具体的には、幅Ｗ３ａ，Ｗ３ｂはそれぞれ、幅Ｗ１又は幅Ｗ２の０．５倍〜３．５倍程度に設定されている。このようにすると、端子電極１８Ａ（１８Ｂ）と端子用接続導体２２Ａ（２２Ｂ）との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。なお、ダミー電極１６Ａ_１，１６Ａ_２，１６Ｂ_１，１６Ｂ_２の幅は、全て同じでも良いし、全て異なっていてもよい。

ダミー電極１６Ａ_１（１６Ｂ_１）とダミー電極１６Ａ_２（１６Ｂ_２）との直線距離Ｗ５は、幅Ｗ１以上となるように設定されている。具体的には、幅Ｗ５は、幅Ｗ１の１倍〜７倍程度に設定されている。また、端子用接続導体２２Ａは、積層方向から見てダミー電極１６Ａ_１とダミー電極１６Ａ_２との間に位置しており、端子用接続導体２２Ｂは、積層方向から見て第２のダミー電極１６Ｂ_１とダミー電極１６Ｂ_２との間に位置している。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、誘電体グリーンシート同士が密着しやすくなり、誘電体層の積層ずれが発生した場合でも不要な段差の発生を防止することができる。

１…積層コンデンサ、１０…誘電体素体（素体）、１２Ａ…ＥＳＲ制御電極（第１のＥＳＲ制御電極）、１２Ｂ…ＥＳＲ制御電極（第２のＥＳＲ制御電極）、１４Ａ…内部電極（第１の内部電極）、１４Ｂ…内部電極（第２の内部電極）、１６Ａ，１６Ａ_１…ダミー電極（第２のダミー電極）、１６Ａ_２…ダミー電極（第４のダミー電極）、１６Ｂ，１６Ｂ_１…ダミー電極（第１のダミー電極）、１６Ｂ_２…ダミー電極（第３のダミー電極）、１８Ａ…端子電極（第１の端子電極）、１８Ｂ…端子電極（第２の端子電極）、２０Ａ…連結用電極（第１の連結用電極）、２０Ｂ…連結用電極（第２の連結用電極）、２２Ａ…端子用接続導体（第１の端子用接続導体）、２２Ｂ…端子用接続導体（第２の端子用接続導体）、２４Ａ…連結用接続導体（第１の連結用接続導体）、２４Ｂ…連結用接続導体（第２の連結用接続導体）、２６Ａ…連結用接続導体（第３の連結用接続導体）、２６Ｂ…連結用接続導体（第４の連結用接続導体）、Ａ１０〜Ａ２０…誘電体層。

Claims (6)

1. 複数の誘電体層が積層された素体と、
   前記素体の外表面に配置された第１及び第２の端子電極と、
   前記素体の外表面に配置された第１及び第２の連結用電極と、
   前記誘電体層の積層方向において互いに離間した状態で前記素体の内部に配置された第１及び第２のＥＳＲ制御電極と、
   前記積層方向において互いに離間すると共に隣り合った状態で前記素体の内部に配置された第１及び第２の内部電極と、
   前記素体の内部に配置された第１〜第４のダミー電極とを備え、
   前記第１のＥＳＲ制御電極には、前記第１の端子電極と接続される第１の端子用接続導体と、前記第１の連結用電極と接続される第１の連結用接続導体とが一体的に設けられ、
   前記第２のＥＳＲ制御電極には、前記第２の端子電極と接続される第２の端子用接続導体と、前記第２の連結用電極と接続される第２の連結用接続導体とが一体的に設けられ、
   前記第１の内部電極には、前記第１の連結用電極と接続される第３の連結用接続導体が一体的に設けられ、
   前記第２の内部電極には、前記第２の連結用電極と接続される第４の連結用接続導体が一体的に設けられ、
   前記第１のダミー電極は、前記第１のＥＳＲ制御電極と同一面に配置されると共に、前記第２の端子電極と接続され、
   前記第２のダミー電極は、前記第２のＥＳＲ制御電極と同一面に配置されると共に、前記第１の端子電極と接続され、
   前記第３のダミー電極は、前記第１のＥＳＲ制御電極と同一面に配置されると共に、前記第２の端子電極と接続され、
   前記第４のダミー電極は、前記第２のＥＳＲ制御電極と同一面に配置されると共に、前記第１の端子電極と接続され、
   前記第１のダミー電極と前記第３のダミー電極との離間幅は、前記第２の端子用接続導体の幅以上に設定され、
   前記第２のダミー電極と前記第４のダミー電極との離間幅は、前記第１の端子用接続導体の幅以上に設定され、
   前記第１及び第３のダミー電極と前記第２の端子用接続導体とは、前記積層方向から見て互いに重なり合っておらず、
   前記第２及び第４のダミー電極と前記第１の端子用接続導体とは、前記積層方向から見て互いに重なり合っておらず、
   前記第２の端子用接続導体は、前記積層方向から見て前記第１のダミー電極と前記第３のダミー電極との間に位置しており、
   前記第１の端子用接続導体は、前記積層方向から見て前記第２のダミー電極と前記第４のダミー電極との間に位置していることを特徴とする、積層コンデンサ。
2. 前記第１のダミー電極と前記第３のダミー電極との離間幅は、前記第２の端子用接続導体の幅よりも大きくなるように設定され、
   前記第２のダミー電極と前記第４のダミー電極との離間幅は、前記第１の端子用接続導体の幅よりも大きくなるように設定されていることを特徴とする、請求項１に記載された積層コンデンサ。
3. 前記第１及び第３のダミー電極と前記第１のＥＳＲ制御電極との離間幅は、前記第１の端子用接続導体の幅以上に設定され、
   前記第２及び第４のダミー電極と前記第２のＥＳＲ制御電極との離間幅は、前記第２の端子用接続導体の幅以上に設定されていることを特徴とする、請求項１又は２に記載された積層コンデンサ。
4. 前記第１及び第３のダミー電極と前記第１のＥＳＲ制御電極との離間幅は、前記第１の連結用接続導体の幅以上に設定され、
   前記第２及び第４のダミー電極と前記第２のＥＳＲ制御電極との離間幅は、前記第２の連結用接続導体の幅以上に設定されていることを特徴とする、請求項１〜３のいずれか一項に記載された積層コンデンサ。
5. 前記第１のダミー電極と前記第２の端子電極との接続幅及び前記第３のダミー電極と前記第２の端子電極との接続幅の合計は、前記第１の端子用接続導体の幅以上に設定され、
   前記第２のダミー電極と前記第１の端子電極との接続幅及び前記第４のダミー電極と前記第１の端子電極との接続幅の合計は、前記第２の端子用接続導体の幅以上に設定されていることを特徴とする、請求項１〜４のいずれか一項に記載された積層コンデンサ。
6. 前記第１のダミー電極と前記第２の端子電極との接続幅及び前記第３のダミー電極と前記第２の端子電極との接続幅の合計は、前記第１の連結用接続導体の幅以上に設定され、
   前記第２のダミー電極と前記第１の端子電極との接続幅及び前記第４のダミー電極と前記第１の端子電極との接続幅の合計は、前記第２の連結用接続導体の幅以上に設定されていることを特徴とする、請求項１〜５のいずれか一項に記載された積層コンデンサ。

Images