CN111952075A - 一种抑制玻璃成分析出并改善镀层结合力的烧结工艺 - Google Patents
一种抑制玻璃成分析出并改善镀层结合力的烧结工艺 Download PDFInfo
- Publication number
- CN111952075A CN111952075A CN202010975004.7A CN202010975004A CN111952075A CN 111952075 A CN111952075 A CN 111952075A CN 202010975004 A CN202010975004 A CN 202010975004A CN 111952075 A CN111952075 A CN 111952075A
- Authority
- CN
- China
- Prior art keywords
- external electrode
- temperature
- sintering
- electrode
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005245 sintering Methods 0.000 title claims abstract description 87
- 239000011521 glass Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000001556 precipitation Methods 0.000 title claims abstract description 24
- 239000011248 coating agent Substances 0.000 title claims description 8
- 238000000576 coating method Methods 0.000 title claims description 8
- 230000002401 inhibitory effect Effects 0.000 title abstract description 6
- 239000000919 ceramic Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000007747 plating Methods 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052709 silver Inorganic materials 0.000 claims description 18
- 239000004332 silver Substances 0.000 claims description 18
- 239000011247 coating layer Substances 0.000 claims description 16
- 239000011267 electrode slurry Substances 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 9
- 238000007598 dipping method Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 6
- 229910018100 Ni-Sn Inorganic materials 0.000 claims description 5
- 229910018532 Ni—Sn Inorganic materials 0.000 claims description 5
- 229910052573 porcelain Inorganic materials 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 5
- 238000001291 vacuum drying Methods 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 3
- 229910017755 Cu-Sn Inorganic materials 0.000 claims description 2
- 229910017927 Cu—Sn Inorganic materials 0.000 claims description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000003985 ceramic capacitor Substances 0.000 abstract description 20
- 238000003860 storage Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 239000002003 electrode paste Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明属于多层陶瓷电容器制造工艺的领域，公开了一种抑制玻璃成分析出并改善镀层结合力的烧结工艺。本发明通过在外部电极与陶瓷基体之间的界面形成可储存玻璃成分的玻璃贮存部，通过调整内外电极的烧结温度曲线及烧结时间，制备得到多层瓷介电容器。通过本发明提供的烧结工艺，可适量抑制因内外电极烧结后，外部电极表面析出玻璃成分，从而改善镀覆层结合力，又不影响多层瓷介电容器的其它性能。
Description
技术领域
本发明属于多层陶瓷电容器制造工艺的技术领域，本发明涉及一种抑制玻璃成分析出并改善镀层结合力的烧结工艺；具体涉及一种多层陶瓷电容器的陶瓷基体配置的内外部电极的烧结工艺及制造方法。
背景技术
多层瓷介电容器有体积小，比容大，寿命长，可靠性高，适合表面安装等特点。随着世界电子行业的飞速发展，作为电子行业的基础元件，随着多层瓷介电容器的多层瓷介电容器可靠性和集成度的提高，其使用范围越来越广，广泛地应用于各种电子整机和电子设备。如电脑、电话、精密测试仪器、雷达通信设备的电路板上。电容器的可焊性、在电路板上的可靠性大大影响了上述设备、仪器的电路板的性能。
外部电极浆料涂布于陶瓷基体并实施烧结处理而形成外部电极时，有时会在所得的外部电极的表面析出玻璃成分。若在外部电极的表面析出玻璃成分，则在外部电极的表面形成镀覆层时存在镀覆层的形成不良的情况，从而影响电容器在电路板上的可焊性。
发明内容
为了克服现有技术的不足，本发明提供了一种抑制玻璃成分析出并改善镀层结合力的烧结工艺。通过本发明提供的烧结工艺，可适量抑制因内外电极烧结后，外部电极表面析出玻璃成分，从而改善镀覆层结合力，又不影响本多层瓷介电容器的其它性能。
本发明的上述目的是通过以下技术方案实现的：
一种抑制玻璃成分析出并改善镀层结合力的烧结工艺：
具体步骤如下所示：
一种片型电子部件，多层瓷介电容器，包括具有内部电极的陶瓷基体，并露出内部电极的端面用以内部电极和外部电极导通。
S1.预烘
将倒角后的片型电子部件，经过真空干燥箱在150℃下，12小时，烘干陶瓷基体其表面多余的水分。
S2.沾银
将步骤S1处理后的陶瓷基体的两面内电极端面，涂覆上包含银导电粒子及玻璃材料的外部电极浆料，使之在内电极端面上形成厚度在80um-120um之间的外电极涂覆层。然后进入网带烘干炉，在130℃-150℃之间，17分钟条件下将外电极涂覆层烘干，使外电极涂覆层稳固，形成不流淌的固体外壳。
S3.烧结
将步骤S2处理后的陶瓷基体平铺一层于托盘上，不可堆叠；逐盘入网带炉，在700℃～810℃的温度进行外部电极的烧结烧成，通过在最高烧结温度810℃的前一个区间设置130-140℃的温差，使烧结温度缓慢升高，形成陡坡式的升温曲线。并在最高温度设值的温度区间经过5-8分钟的保温时间，从而使外电极浆料的金属银和瓷体紧密结合在一起，内外电极结合而形成外部电极。
通过此烧结方法，使内外部电极之间至少具有使外部电极和内部电极导通的柱状结构部，在外部电极与陶瓷基体之间形成厚度处于0.8～2.2μm的范围内的玻璃料层，抑制过剩的玻璃料在外部电极表面的析出，从而镀覆性提高。
S4.电镀
通过电解镀覆，在外部电极的表面形成镀覆层。可在外部电极镀Ni-Sn层或者Cu-Sn层。
通过本烧结工艺方法制造的陶瓷电子部件可抑制玻璃成分在外部电极的表面析出。因此，可抑制镀覆层不良的发生，防止电镀后在焊接时易发生的可焊性不良。
本发明以700℃～810℃的温度进行外部电极的烧结，在以往烧结工艺的基础上，在700℃～810℃的温度进行外部电极的烧结烧成，通过在最高烧结温度810℃的前一个区间设置130-140℃的温差，使烧结温度缓慢升高，形成陡坡式的升温曲线。并在最高温度设值的温度区间经过5-8分钟的保温时间，使内外部电极之间至少具有使外部电极和内部电极导通的柱状结构部，柱状结构部的两侧具有与柱状结构部连接而形成的玻璃贮存部。通过将含有玻璃材料的金属导电浆料，作为外部电极浆料涂布于陶瓷基体，完成对陶瓷基体的封端，从而形成未烧成的外部电极。通过此烧结工艺，对该未烧成的外部电极施加烧结处理而形成。通过在该烧结处理中受热，使内部电极中所包含的一部分金属成分扩散至外部电极中，作为交换，外部电极中所包含的一部分金属成分也扩散至内部电极中。此时，因外部电极中所包含的金属成分向内部电极中的扩散速度、与内部电极中所包含的金属成分向外部电极中的扩散速度的差异，而导致在外部电极与陶瓷基体间的界面中，在外部电极与内部电极接触的部分的附近形成空隙。
本发明与现有技术相比的有益效果是：本发明通过在外部电极与陶瓷基体之间的界面形成可储存玻璃成分的玻璃贮存部，通过调整内外电极的烧结温度曲线及烧结时间，即在最高烧结温度810℃的前一个区间设置130-140℃的温差，使烧结温度缓慢升高，形成陡坡式的升温曲线。并在最高温度设值的温度区间经过5-8分钟的保温时间的方法。是一种既减少内外电极配方工艺的改变，又方便可行的烧结工艺。通过本发明提供的烧结工艺，可适量抑制因内外电极烧结后，外部电极表面析出玻璃成分，从而改善镀覆层结合力，又不影响本多层瓷介电容器的其它性能。
附图说明
下面结合附图和实施例对本发明进一步说明：
图1是本发明烧结工艺步骤S2中在内电极的端面涂覆上外电极浆料的示意图。
图2是本发明烧结工艺步骤S3中烧结时陶瓷基体平铺示意图。
图3是本发明烧结工艺制备得到的陶瓷电子部件在外部电极与内部电极接触的部分的附近形成空隙的SEM图。
图4是现有技术温度曲线与本发明烧结工艺温度曲线对比图。
图5是本发明烧结工艺制备得到的陶瓷电子部件结构的简要剖视图。
图6是本发明烧结工艺制备得到的内外部电极空隙的玻璃存储部的形状的示意图。
图7是本发明烧结工艺制备得到的内外部电极空隙的玻璃存储部的成分分析图。
图中 1.现有技术的温度曲线，2.本发明烧结工艺的温度曲线，3.内部电极，4.外部电极，5.内外部电极空隙，6.陶瓷基体，7柱状结构，8烧结托盘。
具体实施方式
下面通过具体实施例详述本发明，但不限制本发明的保护范围。如无特殊说明，本发明所采用的实验方法均为常规方法，所用实验器材、材料、试剂等均可从商业途径获得。
按下述步骤制作了实施例1的陶瓷电子部件，并且实施例1的陶瓷电子部件为多层陶瓷电容器。结合图1、图2，通过本实施方式的方法制造的陶瓷电子部件可抑制玻璃成分在外部电极的表面析出，通过以下方法制备所得：
实施例1
一种片型电子部件，多层陶瓷电容器，包括具有内部电极的陶瓷基体，并露出内部电极的端面用以内部电极和外部电极导通。
具体烧结制备步骤如下：
S1.预烘
将倒角后的片型电子部件，经过真空干燥箱在150℃下，12小时，烘干陶瓷基体其表面多余的水分。
S2.沾银
将步骤1处理后的陶瓷基体的两面内电极端面，涂覆上包含银导电粒子及玻璃材料的外部电极浆料，使之在内电极端面上形成厚度在80um-120um之间的外电极涂覆层；然后进入网带烘干炉，在130℃-150℃之间，17分钟条件下将外电极涂覆层烘干，使外电极涂覆层稳固，形成不流淌的固体外壳；
将步骤2处理后的陶瓷基体平铺一层于托盘上，不可堆叠。逐盘入网带炉，设置的内外电极烧结工艺参数如下表1所示：
表1烧结温度区间温度表
并在5温区、6温区区间经过5-8分钟的保温时间，从而使外电极浆料的金属银和瓷体紧密结合在一起，内外电极结合而形成外部电极。
S4.电镀
通过电解镀覆，在外部电极的表面形成Ni-Sn镀覆层。
对比例1
一种片型电子部件，多层陶瓷电容器，包括具有内部电极的陶瓷基体，并露出内部电极的端面用以内部电极和外部电极导通。
S1.预烘
将倒角后的片型电子部件，经过真空干燥箱在150℃下，12小时，烘干陶瓷基体其表面多余的水分。
S2.沾银
将步骤1处理后的陶瓷基体的两面内电极端面，涂覆上包含银导电粒子及玻璃材料的外部电极浆料，使之在内电极端面上形成厚度在80um-120um之间的外电极涂覆层。然后进入网带烘干炉，在130℃-150℃之间，17分钟条件下将外电极涂覆层烘干，使外电极涂覆层稳固，形成不流淌的固体外壳。
S3.烧结
将步骤2处理后的陶瓷基体平铺一层于托盘上，不可堆叠。逐盘入网带炉，设置的内外电极烧结工艺参数如下表2所示：
表2烧结温度区间温度表
并在5温区、6温区区间经过5-8分钟的保温时间，从而使外电极浆料的金属银和瓷体紧密结合在一起，内外电极结合而形成外部电极。
S4.电镀
通过电解镀覆，在外部电极的表面形成Ni-Sn镀覆层。
对比例2
一种片型电子部件，多层陶瓷电容器，包括具有内部电极的陶瓷基体，并露出内部电极的端面用以内部电极和外部电极导通。
S1.预烘
将倒角后的片型电子部件，经过真空干燥箱在150℃下，12小时，烘干陶瓷基体其表面多余的水分。
S2.沾银
将步骤1处理后的陶瓷基体的两面内电极端面，涂覆上包含银导电粒子及玻璃材料的外部电极浆料，使之在内电极端面上形成厚度在80um-120um之间的外电极涂覆层。然后进入网带烘干炉，在130℃-150℃之间，17分钟条件下将外电极涂覆层烘干，使外电极涂覆层稳固，形成不流淌的固体外壳。
S3.烧结
将步骤2处理后的陶瓷基体平铺一层于托盘上，不可堆叠。逐盘入网带炉，设置的内外电极烧结工艺参数如下表3所示：
表3烧结温度区间温度表
并在5温区、6温区区间经过5-8分钟的保温时间，从而使外电极浆料的金属银和瓷体紧密结合在一起，内外电极结合而形成外部电极。
S4.电镀
通过电解镀覆，在外部电极的表面形成Ni-Sn镀覆层。
对制备的多层陶瓷电容器外部电极表面成分和玻璃含量进行分析测定。
对实施例1烧结工艺制备的片型电子部件，多层陶瓷电容器，其对应温度设置参数1的工艺参数设置，外部电极的表面的成分及玻璃含量如下表4所示：
表4.实施例1多层陶瓷电容器的外部电极表面成分和玻璃含量检测表
对比例1烧结工艺制备的片型电子部件，多层陶瓷电容器，其对应温度设置参数2的工艺参数设置，外部电极的表面的成分及玻璃含量如下表5所示：
表5.对比例1多层陶瓷电容器的外部电极表面成分和玻璃含量检测表
对比例2烧结工艺制备的片型电子部件，多层陶瓷电容器，其对应温度设置参数3的工艺参数设置，外部电极的表面的成分及玻璃含量如下表6所示：
表6.对比例2多层陶瓷电容器的外部电极表面成分和玻璃含量检测表
由上述结果得出，对比例1中的温度设置参数2参数设置是现有技术的烧结参数，其外部电极玻璃含量析出量为5.15％，可能会产生因烧结不足而导致机械强度和可靠性降低、进而因外部电极内部的空隙(细孔)的量增加而导致焊料爆裂增高等各种不良情况。
实施例1中的温度设置参数1烧结参数的外部电极玻璃含量析出量为3.99％，玻璃析出量明显减少，通过此烧结温度参数，使在外部电极与内部电极接触的部分的附近形成空隙，从而增加了玻璃的存储部，使得外电极表面的玻璃析出减少。
而当对比例2中温度设置参数3的烧结温度升高，使外部电极表面的玻璃相大量析出，不利于镀覆层结合力。则存在于陶瓷基体与外部电极之间的，而用以对陶瓷基体与外部电极之间起固定力的玻璃成分变少。会导致陶瓷电子部件的机械强度降低，进而，也存在对耐湿性等可靠性产生不良影响的情况。
综上，本发明提供的实施例1的技术方案中烧结温度参数可有效抑制外电极的玻璃相的析出，从而改善镀层结合力。
为抑制玻璃成分在外部电极表面的析出，以往采用添加软化点高的玻璃材料或粘度高的玻璃材料的方法。然而，向外部电极浆料添加玻璃材料，可利用经软化的玻璃的液相烧结，促进导电性粒子的烧结。因此，若使用如上所述的方法时，无法在烧结时对导电性粒子的表面充分地供给玻璃成分，从而阻碍导电性粒子的烧结。其结果是，虽可抑制玻璃成分在外部电极表面析出，但可能会产生因烧结不足而导致机械强度和可靠性降低、进而因外部电极内部的空隙(细孔)的量增加而导致焊料爆裂增高等各种不良情况。由于在外部电极与元件的整个界面形成玻璃层，因此有在外部电极特别容易变薄的芯片的R弧处玻璃料层露出于外部电极表面。因此，极易可能出现镀覆层发生不良。
本发明提供的烧结工艺，通过调整内外电极的烧结温度曲线及烧结时间，在外部电极与陶瓷基体之间的界面形成可储存玻璃成分的玻璃贮存部，可适量抑制因内外电极烧结后，外部电极表面析出玻璃成分，从而改善镀覆层结合力。
如图1所示，陶瓷基体的两面内电极端面，涂覆上包含银导电粒子及玻璃材料的外部电极浆料，使之在内电极端面上形成厚度在80um-120um之间的外电极涂覆层，利于在本发明所述的外部电极与陶瓷基体之间的界面形成足够的厚度空间，可储存玻璃成分的玻璃贮存部；如图3所示，本发明烧结工艺制备的多层陶瓷电容器在外部电极与内部电极接触的部分的附近形成空隙，在外部电极与陶瓷基体之间的界面形成可储存玻璃成分的玻璃贮存部；图6是本发明烧结工艺制备的多层陶瓷电容器的内外部电极空隙的玻璃存储部的形状的示意图，通过调整内外电极的烧结温度曲线及烧结时间，在外部电极与陶瓷基体之间形成厚度处于0.8～2.2μm的范围内的玻璃料层，抑制过剩的玻璃料在外部电极表面的析出；对本发明烧结工艺制备的多层陶瓷电容器的内外部电极空隙的玻璃存储部的成分分析，通过本发明所述的技术方案，使在外部电极与内部电极接触的部分的附近形成空隙，从而增加了玻璃的存储部，使得外电极表面的玻璃析出减少(图7)。
在外部电极中所包含的金属成分向内部电极中扩散时的扩散速度大于内部电极中所包含的金属成分向外部电极中扩散时的扩散速度的情况下，外部电极中所包含的金属成分扩散至内部电极中的量超过内部电极中所包含的金属成分扩散至外部电极中的量。其结果是，在陶瓷基体的内部无法完全容纳于所限定的内部电极的体积中的金属成分向外部电极侧成长，从而形成柱状结构部。同时，因外部电极中的金属成分扩散并被引入至内部电极中，导致外部电极中的存在于外部电极与内部电极接触的部分的附近的金属成分的量减少。其结果是，在外部电极与陶瓷基体间的界面中，沿着柱状结构部形成了空隙。从而在外部电极与陶瓷基体形成的空隙提供的空间内，能够使外部电极中所包含的玻璃成分储存于空隙内，从而可有效地形成后述的玻璃贮存部。因此，存在于外部电极中的玻璃成分的量减少，其结果是，可抑制玻璃成分在外部电极表面析出。进一步，通过使外部电极中所包含的金属成分与内部电极中所包含的金属成分相互移动，从而使外部电极与内部电极的接合性提高。因此，可一边抑制玻璃成分的析出，一边使外部电极中的金属成分的烧结充分进行。其结果是，可抑制因电极的致密性降低引起的水分的渗入或焊料爆裂等不良情况的产生。
通过调整内外电极的烧结温度曲线及烧结时间，在外部电极与陶瓷基体之间形成厚度处于0.8～2.2μm的范围内的玻璃料层，抑制过剩的玻璃料在外部电极表面的析出，从而镀覆性提高。
若玻璃成分在外部电极的表面的析出量多，则存在于陶瓷基体与外部电极之间的，而用以对陶瓷基体与外部电极之间起固定力的玻璃成分变少。会导致陶瓷电子部件的机械强度降低，进而，也存在对耐湿性等可靠性产生不良影响的情况。本发明通过大量研究发现了可适量抑制外部电极表面析出玻璃成分的内外电极烧结工艺，从而改善镀覆层结合力，又不影响本多层瓷介电容器的其它性能。
以上所述实施方式仅为本发明的优选实施例，而并非本发明可行实施的全部实施例。对于本领域一般技术人员而言，在不背离本发明原理和精神的前提下对其所作出的任何显而易见的改动，都应当被认为包含在本发明的权利要求保护范围之内。
Claims (2)
1.一种应用于片型电子部件的抑制玻璃成分析出并改善镀层结合力的烧结工艺，其特征是，步骤如下所示：
一种片型电子部件，多层瓷介电容器，包括具有内部电极的陶瓷基体，并露出内部电极的端面用以内部电极和外部电极导通；
S1.预烘
S2.沾银
S3.烧结
将步骤S2处理后的陶瓷基体平铺一层于托盘上，不可堆叠，逐盘入网带炉，在700℃～810℃的温度进行外部电极的烧结烧成，通过在最高烧结温度810℃的前一个区间设置130-140℃的温差，使烧结温度缓慢升高，形成陡坡式的升温曲线。并在最高温度设值的温度区间经过5-8分钟的保温时间，从而使外电极浆料的金属银和瓷体紧密结合在一起，内外电极结合而形成外部电极；
S4.电镀。
2.如权利要求1所述的一种应用于片型电子部件的抑制玻璃成分析出并改善镀层结合力的烧结工艺，其特征是，具体步骤如下所示：
一种片型电子部件，多层瓷介电容器，包括具有内部电极的陶瓷基体，并露出内部电极的端面用以内部电极和外部电极导通；
S1.预烘
将倒角后的片型电子部件，经过真空干燥箱在150℃下，12小时，烘干陶瓷基体其表面多余的水分；
S2.沾银
将步骤S1处理后的陶瓷基体的两面内电极端面，涂覆上包含银导电粒子及玻璃材料的外部电极浆料，使之在内电极端面上形成厚度在80um-120um之间的外电极涂覆层。然后进入网带烘干炉，在130℃-150℃之间，17分钟条件下将外电极涂覆层烘干，使外电极涂覆层稳固，形成不流淌的固体外壳；
S3.烧结
将步骤S2处理后的陶瓷基体平铺一层于托盘上，不可堆叠；逐盘入网带炉，在700℃～810℃的温度进行外部电极的烧结烧成，通过在最高烧结温度810℃的前一个区间设置130-140℃的温差，使烧结温度缓慢升高，形成陡坡式的升温曲线。并在最高温度设值的温度区间经过5-8分钟的保温时间，从而使外电极浆料的金属银和瓷体紧密结合在一起，内外电极结合而形成外部电极；
S4.电镀
通过电解镀覆，在外部电极的表面形成镀覆层。可在外部电极镀Ni-Sn层或者Cu-Sn层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010975004.7A CN111952075A (zh) | 2020-09-16 | 2020-09-16 | 一种抑制玻璃成分析出并改善镀层结合力的烧结工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010975004.7A CN111952075A (zh) | 2020-09-16 | 2020-09-16 | 一种抑制玻璃成分析出并改善镀层结合力的烧结工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111952075A true CN111952075A (zh) | 2020-11-17 |
Family
ID=73357245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010975004.7A Pending CN111952075A (zh) | 2020-09-16 | 2020-09-16 | 一种抑制玻璃成分析出并改善镀层结合力的烧结工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952075A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521777A (zh) * | 2003-01-30 | 2004-08-18 | 广东风华高新科技集团有限公司 | 高频多层片式陶瓷电容器及其制造方法 |
| CN101641749A (zh) * | 2007-03-26 | 2010-02-03 | 株式会社村田制作所 | 感光性电介质糊剂及使用其的电子部件 |
| CN103247438A (zh) * | 2012-02-03 | 2013-08-14 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
| CN104871270A (zh) * | 2012-12-18 | 2015-08-26 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
| CN106688067A (zh) * | 2014-09-03 | 2017-05-17 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
-
2020
- 2020-09-16 CN CN202010975004.7A patent/CN111952075A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521777A (zh) * | 2003-01-30 | 2004-08-18 | 广东风华高新科技集团有限公司 | 高频多层片式陶瓷电容器及其制造方法 |
| CN101641749A (zh) * | 2007-03-26 | 2010-02-03 | 株式会社村田制作所 | 感光性电介质糊剂及使用其的电子部件 |
| CN103247438A (zh) * | 2012-02-03 | 2013-08-14 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
| CN104871270A (zh) * | 2012-12-18 | 2015-08-26 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
| CN106688067A (zh) * | 2014-09-03 | 2017-05-17 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101189693B (zh) | 电子器件及其制作方法 | |
| US10615327B2 (en) | Monolithic ceramic electronic component | |
| US20090052114A1 (en) | Multilayer electronic component and method for manufacturing the same | |
| US9336952B2 (en) | Multilayer ceramic electronic part and method of manufacturing the same | |
| KR100350184B1 (ko) | 모놀리식 배리스터의 제조 방법 | |
| US8102640B2 (en) | Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component | |
| US8130485B2 (en) | Ceramic electronic component and method for manufacturing the same | |
| US9934907B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
| US20110132637A1 (en) | Conductive resin composition and chip-type electronic component | |
| JPH0341710A (ja) | 積層セラミックコンデンサ | |
| JP2007036003A (ja) | 積層コンデンサ | |
| CN104576050A (zh) | 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板 | |
| JP2001307947A (ja) | 積層チップ部品及びその製造方法 | |
| JP2012253077A (ja) | 電子部品の製造方法及び電子部品 | |
| US8077445B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| CN102376450B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
| CN111952075A (zh) | 一种抑制玻璃成分析出并改善镀层结合力的烧结工艺 | |
| JP2016063079A (ja) | 抵抗素子およびその製造方法 | |
| CN115036131B (zh) | 陶瓷电子部件 | |
| JP2023055001A (ja) | セラミック電子部品 | |
| JPH0563928B2 (zh) | ||
| JPH0525372B2 (zh) | ||
| JPH04293214A (ja) | チップ型電子部品用導電性ペースト | |
| US11515090B2 (en) | Ceramic electronic component and method for manufacturing ceramic electronic component | |
| JPH04329616A (ja) | 積層形電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201117 |
|
| RJ01 | Rejection of invention patent application after publication |