CN102315017B - 陶瓷电子元件及其制造方法 - Google Patents

陶瓷电子元件及其制造方法 Download PDF

Info

Publication number
CN102315017B
CN102315017B CN2011101610805A CN201110161080A CN102315017B CN 102315017 B CN102315017 B CN 102315017B CN 2011101610805 A CN2011101610805 A CN 2011101610805A CN 201110161080 A CN201110161080 A CN 201110161080A CN 102315017 B CN102315017 B CN 102315017B
Authority
CN
China
Prior art keywords
ceramic
pottery
plating
face
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011101610805A
Other languages
English (en)
Other versions
CN102315017A (zh
Inventor
小川诚
元木章博
猿喰真人
岩永俊之
竹内俊介
樱田清恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102315017A publication Critical patent/CN102315017A/zh
Application granted granted Critical
Publication of CN102315017B publication Critical patent/CN102315017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)

Abstract

在通过镀覆来形成如层叠陶瓷电容器那样的陶瓷电子元件的外部端子电极时，有时镀生长会一直到不希望之处。为此，本发明提供一种陶瓷电子元件，其中，元件主体(2)提供的陶瓷面具有：例如由钛酸钡类陶瓷构成并显示出较高的镀生长力的高镀生长区域(11)；和例如由锆酸钙类陶瓷构成并显示出较低的镀生长力的低镀生长区域(12)。构成作为外部端子电极的基底的第一层(13)的镀膜，以内部电极(5)及(6)的露出端所提供的导电面为起点，在如下的状态下通过析出的镀析出物生长而形成：限制生长使得生长不向着低镀生长区域(12)侧地越过高镀生长区域(11)和低镀生长区域(12)之间的边界。

Description

陶瓷电子元件及其制造方法
技术区域
本发明涉及一种陶瓷电子元件及其制造方法，特别是涉及在元件主体上的如外部端子电极那样的电极包含通过镀覆而形成的镀膜的陶瓷电子元件及其制造方法。
背景技术
如图7所示，层叠陶瓷电容器所代表的层叠型的陶瓷电子元件101一般具备层叠构造的元件主体105，该元件主体105包含例如由电介质陶瓷构成的经层叠的多层陶瓷层102、和沿着陶瓷层102间的界面所形成的多个层状的内部电极103及104。多个内部电极103以及多个内部电极104的各端部分别露出到元件主体105的一端面106和另一端面107，并形成有外部端子电极108及109以分别使这些内部电极103的各端部以及内部电极104的各端部彼此电连接。
在外部端子电极108及109的形成时，一般通过在元件主体105的端面106及107上涂敷包含金属成分和玻璃成分的金属膏，接着烘焙，来首先形成膏状电极膜110。其次，在膏状电极膜110上，形成例如以镍为主要成分的第一镀膜111，进而在第一镀膜111之上形成例如以锡或金为主要成分的第二镀膜112。即外部端子电极108及109各自由膏状电极膜110、第一镀膜111及第二镀膜112的3层构造所构成。
对于外部端子电极108及109，在使用焊锡将层叠型陶瓷电子元件101安装到基板时，要求焊锡润湿性良好。同时，要求起到如下作用，即对于外部端子电极108，使彼此处于电绝缘状态的多个内部电极103彼此电连接，且对于外部端子电极109，使彼此处于电绝缘状态的多个内部电极104彼此电连接。确保焊锡润湿性的作用由上述第二镀膜112实现，内部电极103及104彼此电连接的作用由膏状电极膜110实现。第一镀膜111起着防止在焊锡接合时的焊锡侵蚀的作用。
但是，膏状电极膜110的厚度大到数十μm～数百μm。因此，为了使此层叠型陶瓷电子元件101的尺寸收束到一定的规格值，即使不希望，也需要减少用于静电电容确保的有效体积，以确保膏状电极膜110的体积。另一方面，由于镀膜111及112的厚度是数μm左右，因此若能够只用第一镀膜111及第二镀膜112来构成外部端子电极108及109，则能够更多地确保用于静电电容确保的有效体积。
例如，在JP特开2004-146401号公报(专利文献1)中，公开了形成电解镀膜的方法，在该方法中，将导电性膏按照在层叠体(元件主体)的端面的至少沿着内部电极的层叠方向的棱部上与内部电极的引出部接触的方式进行涂敷，并烘焙此导电性膏或者使其热固来形成导电膜，进而，对层叠体的端面实施电解镀，从而与上述棱部的导电膜相连接。这样，能够使外部端子电极的端面的厚度较薄。
另外，在JP特开昭63-169014号公报(专利文献2)中，公开了形成无电解镀膜的方法，在该方法中，对于元件主体的、露出了内部电极的侧壁面的整面，使在侧壁面露出的内部电极短路。这样，也能够使外部端子电极的厚度较薄。
上述的镀膜基本上是通过以下方式形成的：以作为导体的内部电极的露出部为起点，使析出(deposit)的镀析出物在陶瓷部分上生长为大致均匀的厚度。即，此镀膜的形成利用了向着被镀面的平行方向的镀生长。
因此，在想要使镀膜也能有效地生长到元件主体的棱线部分那样的没有内部电极的露出部的位置的情况下，通常，如上述专利文献1所述，需要预先形成作为镀膜基底的导电膜。但是，基底导电膜的形成会导致成本的增大和工序数的增加。
为了解决此问题，在镀膜的形成时，也考虑过设定镀条件以使镀生长力非常高，来使镀膜直接向着陶瓷部分的表面镀生长的方法。但是，镀生长力的条件越高，越不能简单地控制镀生长，且难以将镀膜的边缘止于规定的位置。
另一方面，作为使上述镀生长的控制变为可能的方法，例如关注JP特开2004-15016号公报(专利文献3)中所记载的内容。专利文献3中记载的不是在元件主体的表面上形成直接镀膜的技术，而是在如层叠贴片热敏电阻的贴片型电子元件的制造方法中，在元件主体上形成基于烘焙的外部端子电极后，在外部端子电极的表面上实施镀覆的技术。
在如专利文献3中记载的热敏电阻的情况下，由于元件主体使用半导体陶瓷而构成，因此元件主体的表面电阻比较低。因此，有在元件主体上不希望的位置处也易于镀生长的课题。
为了解决此课题，在专利文献3中记载了几种技术，例如，若参照图7进行说明，则在元件主体105的表面上不形成外部端子电极108及109的部分，如虚线所示，形成玻璃层113，并在玻璃层113的上面形成由钛酸酯偶联剂(titanate coupling agent)构成的防水剂层114。也记载有不形成玻璃层113而只形成防水剂层114的例子。
上述玻璃层及防水剂层对于防止不希望的镀生长是有效的。但是，在专利文献3所记载的技术中有如下的课题。
首先，在为了形成玻璃层及防水剂层中的任意一个而需要进行涂敷工序和浸渍工序的情况下，在所谓的不形成外部端子电极的位置即所希望的位置上难以无偏差地形成玻璃层和防水剂层。这使镀生长的控制变得困难。
其次，在玻璃层的情况下，镀液有易溶解的性质。因此，若将专利文献3所记载的技术转用为在元件主体的表面上形成直接镀膜的技术，则有时玻璃层的一部分会溶解于镀液从而引起不希望的镀生长。虽然也有可能即便使用镀液也不会引起这样的问题，但在这种情况下，会降低镀槽的设计的自由度。
另外，若在元件主体的表面上形成直接镀膜的技术中使用防水剂，则增加了在需要镀生长的地方会阻碍镀生长的担忧。因此，在这种情况下，也导致镀生长的控制变难。
专利文献
专利文献1：JP特开2004-146401号公报
专利文献2：JP特开昭63-169014号公报
专利文献3：JP特开2004-15016号公报
发明内容
本发明的目的在于提供一种能够解决上述课题的陶瓷电子元件及其制造方法。
本发明首先是一种陶瓷电子元件，具备：元件主体，其用由陶瓷构成的陶瓷面和用导体构成的导电面来构成表面；和镀膜，其以导电面为起点使析出的镀析出物在陶瓷面上生长而形成，且本发明为了解决上述技术课题，具备如下构成。
即，上述陶瓷面具有：高镀生长区域，其由第一陶瓷构成并显示出较高的镀生长力；和低镀生长区域，其由与第一陶瓷不同的第二陶瓷构成并显示出较低的镀生长力，上述镀膜从上述导电面起在如下的状态下形成：限制生长使得生长不向着低镀生长区域侧地越过高镀生长区域和低镀生长区域之间的边界。
在本发明的陶瓷电子元件中，在元件主体具备提供陶瓷面的陶瓷部分、和在一部分露出到陶瓷部分的表面的状态下形成于陶瓷部分的内部的内部电极的情况下，导电面的至少一部分可以由内部电极提供，或者在元件主体还具备形成于陶瓷部分中的内部电极的露出面上的导体膜的情况下，导电面的至少一部分可以由导体膜提供。
在本发明的陶瓷电子元件的优选实施形式中，元件主体具有层叠构造，该层叠构造具备：层叠的多个陶瓷层；和沿着陶瓷层间的特定的界面形成且一部分露出的多个内部电极。另外，元件主体，是长方体形状或者大致长方体形状，具有：由其长度方向尺寸L及其宽度方向尺寸W规定的LW面；由其长度方向尺寸L及其厚度方向尺寸T规定的LT面；和由其宽度方向尺寸W及其厚度尺寸T规定的WT面。在此，上述内部电极与LW面平行地延伸，WT面成为内部电极的露出面，镀膜成为与内部电极电连接的外部端子电极的至少一部分，并形成为：覆盖WT面，且从WT面起至少延伸至LW面的一部分。而且，元件主体的外表面除了形成镀膜的区域以外由第二陶瓷构成。
在上述优选实施形式中，更优选的是在元件主体具备的陶瓷层之中，构成最外层的陶瓷层由第二陶瓷构成，构成中间层的陶瓷层由第一陶瓷构成，构成最外层的陶瓷层与构成中间层的陶瓷层相比，长度方向尺寸短，从而在使构成中间层的陶瓷层的长度方向上的两端部露出的状态下进行层叠，元件主体还具备沿着LT面而形成的、由第二陶瓷构成的陶瓷层，镀膜形成为：从WT面起延伸至构成中间层的陶瓷层露出的长度方向上的两端部上。
在发明的陶瓷电子元件中，例如，第一陶瓷的组成的主要成分是钛酸钡类，第二陶瓷的组成的主要成分是锆酸钙类。
此发明还面向陶瓷电子元件的制造方法。本发明的陶瓷电子元件的制造方法，具备：准备元件主体的工序，该元件主体用由陶瓷构成的陶瓷面和由导体构成的导电面来构成表面，陶瓷面具有由第一陶瓷构成并显示出较高的镀生长力的高镀生长区域、和由与第一陶瓷不同的第二陶瓷构成并显示出较低的镀生长力的低镀生长区域；和镀覆处理工序，在该工序中，以导电面为起点使镀析出物析出，并使该镀析出物生长，由此，从导电面起在如下的状态下形成镀膜：限制生长使得生长不向着低镀生长区域侧地越过高镀生长区域和低镀生长区域之间的边界。
在上述准备元件主体的工序中，优选实施：准备包含第一陶瓷的第一陶瓷生片(green sheet)的工序；在特定的第一陶瓷生片上形成内部电极的工序；通过对第一陶瓷生片进行层叠，来得到由第一陶瓷生片构成的层叠体的工序；通过在由第一陶瓷生片构成的层叠体的、不希望形成镀膜之处形成包含第二陶瓷的膜，来得到相当于元件主体未加工状态的生片层叠体的工序；和焙烧生片层叠体的工序。
在上述准备元件主体的工序中，进一步优选实施：准备包含第一陶瓷的第一陶瓷生片的工序；在特定的第一陶瓷生片上形成内部电极的工序；通过对第一陶瓷生片进行层叠，来制作集合生片层叠体的工序，该集合生片层叠体处于使要成为多个元件主体的部分分布在横向及纵向的集合状态；在集合生片层叠体的主面上的、不希望形成镀膜之处形成包含第二陶瓷的膜的工序；接着，通过将集合生片层叠体切割成条状，来提取多个条状生片层叠体的工序；在条状生片层叠体的、通过切割而现出的面上，形成包含第二陶瓷的膜的工序；通过切割条状生片层叠体，来提取用于各个陶瓷电子元件的多个生片层叠体的工序；和焙烧生片层叠体的工序。
上述形成包含第二陶瓷的膜的工序，优选包含：准备包含第二陶瓷的第二陶瓷生片的工序；和粘接第二陶瓷生片的工序。
根据本发明，为了抑制到不希望形成镀膜之处的镀生长，形成显示出较低的镀生长力且由第二陶瓷构成的低镀生长区域，且为了该低镀生长区域的形成，只要在希望之处形成包含第二陶瓷的膜的状态下实施焙烧工序即可。因此，由于无需形成上述的专利文献3中所记载的玻璃层和防水剂层，故无需为了玻璃层和防水剂层的形成而实施涂覆工序和浸渍工序，因而，能够仅在想抑制镀生长之处无偏差地形成低镀生长区域。
另外，根据本发明，由于无需使用防水剂，因此能够避免在需要镀生长之处沾有防水剂的事态。
从以上事实可知，根据本发明，能够容易地进行镀生长的控制。
另外，根据本发明，由于无需形成玻璃层，从而无需烦恼于玻璃具有的易溶于镀液的性质。因此，不会遭遇玻璃层的一部分溶解于镀液从而引起不希望的镀生长的问题，另外，能够提高镀槽的设计的自由度。
附图说明
图1表示本发明的一实施方式的陶瓷电子元件的截面图。
图2是表示图1所示的陶瓷电子元件的制造过程的中途状态的截面图，(1)表示在形成外部端子电极前的元件主体的状态，(2)表示在形成外部端子电极中的第一层后的元件主体的状态。
图3是用于说明图1所示的陶瓷电子元件更优选的制造方法的图，是表示处于在不希望形成镀膜之处粘接第二陶瓷生片的状态的集合生片层叠体的一部分的立体图。
图4是表示将图3所示的集合生片层叠体切割成条状而得到的条状生片层叠体的立体图。
图5是表示在图4所示的条状生片层叠体的、通过切割而现出的面上粘帖第二陶瓷生片的状态的立体图。
图6是表示用于通过切割图5所示的条状生片层叠体而得到的各个陶瓷电子元件的生片层叠体的立体图。
图7是表示现有的层叠型的陶瓷电子元件的截面图。
(符号说明)
1  陶瓷电子元件
2  元件主体
3  构成中间层的陶瓷层
4  构成最外层的陶瓷层
5、6 内部电极
9、10 外部端子电极
11 高镀生长区域
12 低镀生长区域
13 第一层
14 第二层
15 第三层
21 集合生片层叠体
22 第一陶瓷生片
23、23a 第二陶瓷生片
27 条状生片层叠体
30 生片层叠体
具体实施方式
参照图1及图2，针对本发明的一实施方式的陶瓷电子元件1进行说明。
陶瓷电子元件1具备元件主体2。元件主体2具有层叠构造，该层叠构造具备层叠的多个陶瓷层3及4。陶瓷层3构成中间层，另外，陶瓷层4构成最外层。沿着构成中间层的陶瓷层3之间的特定的界面，形成多个内部电极5及6。内部电极5及6的主要成分例如是镍。
元件主体2是长方体形状或者大致长方体形状，其具有：通过其长度方向尺寸L及其宽度方向尺寸W而规定的LW面；通过其长度方向尺寸L及其厚度方向尺寸T而规定的LT面；和通过其宽度方向尺寸W及其厚度方向尺寸T而规定的WT面。此外，关于上述长度方向尺寸L、宽度方向尺寸W及厚度方向尺寸T，在图示了相当于元件主体2的焙烧前的状态的生片层叠体30的图6中表示。
内部电极5及6与上述LW面平行地延伸。另外，在元件主体2的WT面，即一端面及另一端面7及8，分别露出有多个内部电极5及多个内部电极6的各端部。而且，形成有外部端子电极9及10以分别使如此露出的内部电极3的各端部及内部电极4的各端部彼此电连接。
另外，虽然图示的陶瓷电子元件1是具备两个外部电极9及10的二端子型的陶瓷电子元件，但是本发明也能够适用于多端子型的陶瓷电子元件。
上述构成最外层的陶瓷层4与构成中间层的陶瓷层3相比，长度方向尺寸短，并在使构成中间层的陶瓷层3的长度方向上的两端部露出的状态下进行层叠。上述外部端子电极9及10形成为：从WT面即端面7及8起延伸至构成中间层的陶瓷层3露出的长度方向上的两端部上。
当陶瓷电子元件1构成层叠陶瓷电容器时，陶瓷层3及4，特别是位于内部电极5及6之间的陶瓷层3由电介质陶瓷构成。此外，陶瓷电子元件1也可由其他的如电感、热敏电阻、压电元件等构成。因此，按照陶瓷电子元件1的功能，陶瓷层3也可由除电介质陶瓷以外的磁体陶瓷、半导体陶瓷、压电体陶瓷等构成。
在本发明中，以使用互不相同的组成系统的第一及第二陶瓷为特征。构成中间层的陶瓷层3由第一陶瓷构成，构成最外层的陶瓷层4由第二陶瓷构成。作为第一陶瓷，选择在其表面上显示出较高镀生长力的陶瓷，作为第二陶瓷，选择在其表面上显示出较低镀生长力的陶瓷。
更具体地说，在陶瓷电子元件1构成层叠陶瓷电容器的情况下，作为第一陶瓷，其组成的主要成分使用钛酸钡(barium titanate)类，作为第二陶瓷，其组成的主要成分使用锆酸钙(calcium zirconate)类。在上述钛酸钡类的情况下，Ba可由一些Ca或Sr置换，另外，Ti可由一些Zr置换。在锆酸钙类的情况下，Ca可由一些Sr或Ba置换，另外，Zr可由一些Ti置换。钛酸钡类及锆酸钙类均可包含稀土类元素、Mg、Mn、Si等次要成分。
虽然第一陶瓷及第二陶瓷各自满足所谓的前者显示较高的镀生长力而后者显示较低的镀生长力的条件，但是对于本发明，关于作为其本质的各自的具体的组成，并不限定于上述条件。
此外，虽然在图1及图2中未图示，但根据在图示了相当于元件主体2的焙烧前的状态的生片层叠体30的图6中的侧面用的第二陶瓷生片23a所类推出的那样，优选使元件主体2还具备陶瓷层，该陶瓷层沿LT面即侧面而形成，并由显示较低的镀生长力的第二陶瓷构成。
根据按上述方式构成的元件主体2，在其表面形成由陶瓷层3及4所提供的陶瓷构成的陶瓷面、以及由内部电极5及6的露出端所提供的导体构成的导电面，在上述陶瓷面上，如图2所示，形成由第一陶瓷构成的显示较高的镀生长力的高镀生长区域11，和由第二陶瓷构成的显示较低的镀生长力的低镀生长区域12。
外部端子电极9及10各分别具备：元件主体2中的内部电极5及6的露出面，即由在端面7及8上通过直接镀而形成的镀膜构成的第一层13；由在第一层13上形成的由镀膜构成的第二层14；和由在第二层14上形成的由镀膜构成的第三层15。此外，这些镀膜的形成不仅可以适用于进行通电处理的电解镀，还可以适用于使用还原剂来使金属离子析出的无电解镀。
第一层13用于分别使多个内部电极5相互之间以及多个内部电极6相互之间电连接，优选以铜为主要成分。铜具有在镀覆处理时有良好的均镀性、能提高镀覆处理的效率、和能够提高外部端子电极9及10的固定强度的优点。但是，若不特别要求该优点，也可以由镍等其他金属构成第一层13。
第二层14及第三层15用于提高或提供陶瓷电子元件1的安装性。第二层14例如由以镍为主要成分的镀膜构成，起到焊锡障碍层的功能，第三层15例如由以锡或者金为主要成分的镀膜构成，起到提供焊锡润湿性的功能。
此外，构成外部端子电极9及10的层数能够按照需要增减。
接着，关于陶瓷电子元件1的制造方法，特别是外部端子电极9及10的形成方法进行说明。
首先，如图2(1)所示，在表面形成由陶瓷层3及4所提供的陶瓷构成的陶瓷面、和由内部电极5及6所提供的导体构成的导电面，并在上述陶瓷面上形成高镀生长区域11和低镀生长区域12，由此来准备元件主体2。
为了得到这样的元件主体2，实施如下工序。
准备包含显示较高镀生长力的第一陶瓷的第一陶瓷生片，并准备包含显示较低镀生长力的第二陶瓷的第二陶瓷生片。
接下来，实施在特定的第一陶瓷生片上形成内部电极5及6的工序。在内部电极5及6的形成中应用例如对导电性膏进行印刷的方法。
接着，对包含形成上述内部电极5及6的第一陶瓷生片的、多个第一陶瓷生片进行层叠。由此，得到由第一陶瓷生片构成的层叠体。
接下来，在由上述第一陶瓷生片构成的层叠体的、不希望形成外部端子电极9及10之处，粘帖第二陶瓷生片。由此，得到相当于元件主体2未加工状态的生片层叠体。另外，还可以代替第二陶瓷生片的粘接，通过例如涂敷来形成包含第二陶瓷的膜。
接着，焙烧上述生片层叠体。由此得到元件主体2。
接下来，外部端子电极9及10分别按照与内部电极5及6电连接的方式，形成于元件主体2的端面7及8上。
在外部端子电极9及10的形成时，首先，如图2(2)所示，在元件主体2的端面7及8上，通过镀覆来形成第一层13。在镀覆前的元件主体2中，如图2(1)所示，露出到一侧的端面7的多个内部电极5彼此处于电绝缘的状态，并且露出到另一侧的端面8的多个内部电极6彼此处于电绝缘的状态。另外，外部端子电极9及10与内部电极5及6各自的露出部分所提供的导电面相邻接，位于高镀生长区域11。
为了形成第一层13的镀膜，首先，以内部电极5及6各自的露出部分所提供的导电面为起点，使镀液中金属离子析出，接着，使该镀析出物在高镀生长区域11上生长，并使邻接的内部电极5的各露出部及邻接的内部电极6的各露出部的各自的镀析出物形成物理连接状态。由此，形成由均质且致密的镀膜构成的第一层13。
如上所述，外部端子电极9及10形成为：从WT面即端面7及8起延伸至构成中间层的陶瓷层3露出的长度方向上的两端部上。由此，针对第一层13，也形成为从端面7及8起延伸至构成中间层的陶瓷层3露出的长度方向上的两端部上。由于高镀生长区域11从端面7及8起延伸至构成中间层的陶瓷层3露出的长度方向上的两端部上，因此能够形成上述那样的第一层13。但是，在第一层13的形成工序中，控制镀生长以使实质上不会越过高镀生长区域11和低镀生长区域12之间的边界。在此，用于形成第一层13的镀生长，能够越过高镀生长区域11和低镀生长区域12之间的边界长达与其厚度方向的镀生长几乎相等的长度，因此，将镀生长绝对限制为：不向着低镀生长区域12侧地越过高镀生长区域11和低镀生长区域12之间的边界。
在上述镀工序的前期阶段，希望内部电极5及6在端面7及8的露出充分。因此，优选对元件主体2的端面7及8实施研磨处理。在此情况下，若实施研磨处理直到内部电极5及6的各露出端从端面7及8伸出的程度为止，则由于各露出端在面方向扩展，因此能够进一步降低镀生长所需的能量。
接下来，优选对如上所述的形成第一层13的元件主体2进行热处理。作为热处理温度，采用例如600℃以上，优选采用800℃以上的温度。通过该热处理，在内部电极5及6和第一层13之间形成相互扩散层。在相互扩散层中，由于引起金属的体积膨胀，因此能够有利地填充在陶瓷层3和内部电极5及6以及第一层13的界面可能存在的间隙，其结果是起到防止水分浸入到元件主体2内部的效果。
接着，通过镀覆来形成第二层14。在上述第一层13的形成的情况下，元件主体2具备：提供陶瓷面的陶瓷部分；和在一部分露出到陶瓷部分的表面的状态下形成于陶瓷部分的内部的内部电极5及6，虽然作为镀析出的起点的导电面由内部电极5及6提供，但在形成第二层14情况下，由作为形成于内部电极5及6的露出面上的导体膜的第一层13来提供作为镀析出的起点的导电面。因此，对于第二层14的形成，由于要镀覆之处成为具有导电性的连续的面，故较之第一层13的情况，能够更容易地形成。在第二层14的形成时，也将镀生长限制为：不向着低镀生长区域12侧地越过高镀生长区域11和低镀生长区域12之间的边界。
接下来，通过镀覆来形成第三层15。在形成第三层15的情况下，由上述第二层14提供作为镀析出的起点的导电面。因此，与第二层14的形成的情况相同，关于第三层15的形成，由于要镀覆之处成为具有导电性的连续的面，故较之第一层13的情况，能够更容易地形成。在第三层15的形成时，也将镀生长限制为：不向着低镀生长区域12侧地越过高镀生长区域11和低镀生长区域12之间的边界。
在用于形成上述第一层13、第二层14及第三层15的每一个的各镀覆工序之后，用纯水实施洗涤工序。
如上所述，形成外部端子电极9及10，完成陶瓷电子元件1。
接着，关于陶瓷电子元件1的进一步优选的制造方法，换言之，更适合大量生产的制造方法，参照图3至图6进行说明。
首先，如上所述，准备包含显示出较高的镀生长力的第一陶瓷的第一陶瓷生片，并准备包含显示出较低的镀生长力的第二陶瓷的第二陶瓷生片。
其次，在特定的第一陶瓷生片上形成内部电极5及6。
接着，通过对包含形成上述内部电极5及6的第一陶瓷生片的、多个第一陶瓷生片进行层叠，来制作由第一陶瓷生片构成的层叠体。
在制作由上述第一陶瓷生片构成的层叠体时，如图3所图示的其中一部分所示，优选制作处于使要成为多个元件主体2的部分分布于横向及纵向的集合状态的集合生片层叠体21。在图3中，图示了第一陶瓷生片22和内部电极5及6。
接下来，在集合生片层叠体21的主面24以及25上的、不希望形成外部端子电极9、10之处，粘接第二陶瓷生片23。此外，还可以代替粘接第二陶瓷生片23，通过例如涂敷来形成包含第二陶瓷的膜。
接着，将集合生片层叠体21沿如图3所示的切割线26切割成条状。由此，提取如图4所示的多个条状生片层叠体27。
接下来，在条状生片层叠体27的、通过切割而现出的面28(参照图4)上，如图5所示，粘接侧面用的第二陶瓷生片23a。此外，可以代替侧面用的第二陶瓷生片23a的粘接，而通过例如涂敷来形成包含第二陶瓷的膜。
接着，沿着图5所示的切割线29来切割条状生片层叠体27。由此，提取如图6所示的用于各自的陶瓷电子元件1的多个生片层叠体30。
接下来，焙烧生片层叠体30，由此得到元件主体2。
此后，如上所述，实施形成外部端子电极9及10的工序，完成陶瓷电子元件1。
另外，在图3至图6中，虽然例如夸张地表示了第一陶瓷生片22的厚度和第二陶瓷生片23及23a的厚度，且与图1及图2所示的元件主体2所具备的要素未必一致，但应该理解为在图3至图6中，优先是为了使图解易懂。
以上，说明了与本发明的图示相关联的实施方式，但是在本发明的范围内，能够有其他各种各样的变形例。
例如，外部端子电极9及10的第一层13可以不是通过镀覆而形成的膜，而是通过导电性膏的烘焙而形成的厚膜。在此情况下，在形成作为第二层14或第三层15的镀膜时，高镀生长区域11及低镀区域12的组合将起到有效的作用。
另外，元件主体不限定为具有层叠构造。因此，还适用于例如具备单层构造的元件主体的陶瓷电子元件。如上所述，根据还可能有第一层13是厚膜的情况，或者还可能有具备单层构造的元件主体的情况可知，作为镀析出的起点不限于内部电极的露出端，还可以是形成于元件主体上的导体膜。因此，在本发明中所形成的镀膜，不限于成为外部端子电极的至少一部分，还可以构成具有作为端子的功能以外的功能的导体膜。
以下，针对为了确认本发明的效果而实施的实验例进行说明。
作为样品，制作了层叠陶瓷电容器。作为元件主体，参照图3至图6，按照已说明的制造方法制造了长0.94mm、宽0.47mm以及厚0.47mm的元件主体。在元件主体中，构成中间层的陶瓷层由钛酸钡类电介质陶瓷构成，最外层及侧面用的陶瓷层由锆酸钙类电介质陶瓷构成，内部电极以Ni作为主要成分。另外，在元件主体中，内部电极的层叠数是220层，构成中间层的陶瓷层以及构成最外层的陶瓷层和侧面用的陶瓷层的各自厚度是1.5μm。
接下来，将上述元件主体投入到直径70mm的桶中，与直径0.8mm的PSZ球、氧化铝粉以及水在300rpm下进行20分钟的研磨处理。
接着，将上述元件主体500个投入到容积300ml的水平旋转桶中，并再投入直径0.7mm的导电介质100ml。然后，使旋转桶浸渍在调整到pH8.7的镀槽温度30℃的Cu冲击镀槽(strike plating bath)中，边使其以桶圆周速度2.6m/分旋转，边在电流密度0.10A/dm2下通电，从而在元件主体的高镀生长区域上直接形成膜厚1μm的Cu冲击镀层。此外，上述Cu冲击镀槽包含14g/升的焦磷酸铜、120g/升的焦磷酸钾及10g/升的草酸钾。
随后，使投入有上述元件主体等的旋转桶浸渍在调整到pH 8.6且镀槽温度50℃的Cu加厚镀槽中(上村工业社制造“Pyro-Bright Process”)，边使其以桶圆周速度2.6m/分旋转，边在电流密度0.30A/dm2下通电，在上述Cu冲击镀层上形成膜厚5μm的Cu加厚镀层。
如上形成的由Cu冲击镀层及Cu加厚镀层构成的Cu镀膜，提供外部端子电极的第一层。
接下来，形成了上述作为第一层的Cu冲击镀膜的元件主体在最高保持温度700℃、保持时间30分钟、氧气浓度5ppm的条件下进行热处理。
接着，将总体积为30ml的元件主体投入容积300ml的水平旋转桶中，再投入直径0.7的焊锡球70ml。然后，使旋转桶浸渍在调整到pH 4.2的镀槽温度60℃的瓦特槽(弱酸性Ni槽)中，边使其以转数20rpm旋转，边在电流密度0.20A/dm2下通电60分钟，从而在上述Cu镀膜上形成作为外部端子电极的第二层的膜厚约4μm的Ni镀膜。
随后，使用石原药品社制造“NB-RZS”作为镀槽，将其设定为温度30℃及pH 4.5，在电流密度0.10A/dm2下通电60分钟，从而在上述Ni镀膜上形成作为外部端子电极的第三层的膜厚约4μm的Sn镀膜。
针对按以上方式所得到的200个层叠陶瓷电容器，求取在元件主体的LW面上的外部端子电极的L方向的尺寸偏差，结果是CV值为5％。
与此相对，针对经除了未进行图3所示的第二陶瓷生片23的粘接之外与上述同样的工序制造出的200个层叠陶瓷电容器200，求取同样的尺寸偏差，结果是CV值为25％。
根据以上的结果可知，基于具有互不相同的组成的两种陶瓷的高镀生长区域和低镀区域的组合，既有效地确保了在需要之处的良好的镀生长，又抑制了在不希望之处的镀生长。

Claims (10)

1.一种陶瓷电子元件，具备：
元件主体，其用由陶瓷构成的陶瓷面和由导体构成的导电面来构成表面；和
镀膜，其以所述导电面为起点使析出的镀析出物在所述陶瓷面上生长而形成，
所述陶瓷面具有：
高镀生长区域，其由第一陶瓷构成并显示出较高的镀生长力；和
低镀生长区域，其由与所述第一陶瓷不同的第二陶瓷构成并显示出较低的镀生长力，
所述镀膜从所述导电面起在如下的状态下形成：限制生长使得生长不向着所述低镀生长区域侧地越过所述高镀生长区域和所述低镀生长区域之间的边界。
2.如权利要求1所述的陶瓷电子元件，其中，
所述元件主体具备：
陶瓷部分，其提供所述陶瓷面；和
内部电极，其在一部分露出到所述陶瓷部分的表面的状态下，形成于所述陶瓷部分的内部，
所述导电面的至少一部分由所述内部电极提供。
3.如权利要求1所述的陶瓷电子元件，其中，
所述元件主体具备：
陶瓷部分，其提供所述陶瓷面；
内部电极，其在一部分露出到所述陶瓷部分的表面的状态下，形成于所述陶瓷部分的内部；和
导体膜，其形成于所述陶瓷部分中的所述内部电极的露出面上，
所述导电面的至少一部分由所述导体膜提供。
4.如权利要求1所述的陶瓷电子元件，其中，
所述元件主体具有层叠构造，该层叠构造具备：
层叠的多个陶瓷层；和
沿着所述陶瓷层间的特定的界面形成且一部分露出的多个内部电极，
所述元件主体是长方体形状或者大致长方体形状，具有：
由其长度方向尺寸L及其宽度方向尺寸W规定的LW面；
由其长度方向尺寸L及其厚度方向尺寸T规定的LT面；和
由其宽度方向尺寸W及其厚度尺寸T规定的WT面，
所述内部电极与所述LW面平行地延伸，
所述WT面成为所述内部电极的露出面，
所述镀膜成为与所述内部电极电连接的外部端子电极的至少一部分，并形成为：覆盖所述WT面，且从所述WT面起至少延伸至所述LW面的一部分，
所述元件主体的外表面除了形成所述镀膜的区域以外由所述第二陶瓷构成。
5.如权利要求4所述的陶瓷电子元件，其中，
在所述元件主体具备的所述陶瓷层之中，构成最外层的陶瓷层由所述第二陶瓷构成，构成中间层的陶瓷层由所述第一陶瓷构成，构成最外层的陶瓷层与构成中间层的陶瓷层相比，长度方向尺寸短，从而在使构成中间层的陶瓷层的长度方向上的两端部露出的状态下进行层叠，
所述元件主体还具备沿着所述LT面而形成的、由所述第二陶瓷构成的陶瓷层，
所述镀膜形成为：从所述WT面起延伸至构成所述中间层的陶瓷层露出的长度方向上的两端部上。
6.如权利要求1至5中的任意一项所述的陶瓷电子元件，其中，
所述第一陶瓷，其组成的主要成分是钛酸钡类，
所述第二陶瓷，其组成的主要成分是锆酸钙类。
7.一种陶瓷电子元件的制造方法，具备：
准备元件主体的工序，该元件主体用由陶瓷构成的陶瓷面和由导体构成的导电面来构成表面，所述陶瓷面具有由第一陶瓷构成并显示出较高的镀生长力的高镀生长区域、和由与所述第一陶瓷不同的第二陶瓷构成并显示出较低的镀生长力的低镀生长区域；和
镀覆处理工序，在该工序中，以所述导电面为起点使镀析出物析出，并使该镀析出物生长，由此，从所述导电面起在如下的状态下形成镀膜：限制生长使得生长不向着所述低镀生长区域侧地越过所述高镀生长区域和所述低镀生长区域之间的边界。
8.如权利要求7所述的陶瓷电子元件的制造方法，其中，
所述准备元件主体的工序，具备：
准备包含所述第一陶瓷的第一陶瓷生片的工序；
在特定的所述第一陶瓷生片上形成内部电极的工序；
通过对所述第一陶瓷生片进行层叠，来得到由所述第一陶瓷生片构成的层叠体的工序；
通过在由所述第一陶瓷生片构成的层叠体的、不希望形成所述镀膜之处形成包含所述第二陶瓷的膜，来得到相当于元件主体未加工状态的生片层叠体的工序；和
焙烧所述生片层叠体的工序。
9.如权利要求7所述的陶瓷电子元件的制造方法，其中，
所述准备元件主体的工序，具备：
准备包含所述第一陶瓷的第一陶瓷生片的工序；
在特定的所述第一陶瓷生片上形成内部电极的工序；
通过对所述第一陶瓷生片进行层叠，来制作集合生片层叠体的工序，该集合生片层叠体处于使要成为多个所述元件主体的部分分布在横向及纵向的集合状态；
在所述集合生片层叠体的主面上的、不希望形成所述镀膜之处形成包含所述第二陶瓷的膜的工序；
接着，通过将所述集合生片层叠体切割成条状，来提取多个条状生片层叠体的工序；
在所述条状生片层叠体的、通过所述切割而现出的面上，形成包含所述第二陶瓷的膜的工序；
通过切割所述条状生片层叠体，来提取用于各个陶瓷电子元件的多个所述生片层叠体的工序；和
焙烧所述生片层叠体的工序。
10.如权利要求8或9所述的陶瓷电子元件的制造方法，其中，
形成包含所述第二陶瓷的膜的工序，包含：
准备包含所述第二陶瓷的第二陶瓷生片的工序；和
在由所述第一陶瓷生片构成的层叠体的、不希望形成所述镀膜之处粘接所述第二陶瓷生片的工序。
CN2011101610805A 2010-06-17 2011-06-15 陶瓷电子元件及其制造方法 Active CN102315017B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-137881 2010-06-17
JP2010137881A JP5429067B2 (ja) 2010-06-17 2010-06-17 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
CN102315017A CN102315017A (zh) 2012-01-11
CN102315017B true CN102315017B (zh) 2013-05-08

Family

ID=45328024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101610805A Active CN102315017B (zh) 2010-06-17 2011-06-15 陶瓷电子元件及其制造方法

Country Status (3)

Country Link
US (1) US8411409B2 (zh)
JP (1) JP5429067B2 (zh)
CN (1) CN102315017B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2012160586A (ja) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
DE102012110849A1 (de) 2012-11-12 2014-05-15 Epcos Ag Temperaturfühler und Verfahren zur Herstellung eines Temperaturfühlers
JP5772808B2 (ja) 2012-12-25 2015-09-02 株式会社村田製作所 積層セラミック電子部品
JP6191557B2 (ja) * 2013-10-25 2017-09-06 株式会社村田製作所 電子部品の製造方法
JP6241540B2 (ja) * 2014-03-26 2017-12-06 株式会社村田製作所 セラミック電子部品の製造方法
WO2015146814A1 (ja) * 2014-03-27 2015-10-01 株式会社村田製作所 電子部品
CN106463239B (zh) * 2014-07-25 2018-12-04 株式会社村田制作所 电子部件及其制造方法
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP2018046131A (ja) * 2016-09-14 2018-03-22 太陽誘電株式会社 積層セラミックコンデンサ
JP7051283B2 (ja) * 2016-10-17 2022-04-11 太陽誘電株式会社 積層セラミックコンデンサ
US10770232B2 (en) 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
US11309481B2 (en) * 2018-01-30 2022-04-19 Taiyo Yuden Co., Ltd Multi-layer piezoelectric ceramic component-mounted piezoelectric device
JP7358692B2 (ja) * 2018-06-15 2023-10-11 サムソン エレクトロ－メカニックス カンパニーリミテッド． キャパシタ部品及びキャパシタ部品の製造方法
JP2020057738A (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2021150300A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
KR20220096547A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
CN115274319B (zh) * 2022-07-18 2024-05-31 广东风华高新科技股份有限公司 一种多层陶瓷电容器的制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) * 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JP3735151B2 (ja) * 1996-03-07 2006-01-18 Ｔｄｋ株式会社 積層型チップバリスタ及びその製造方法
JPH1070012A (ja) * 1996-06-03 1998-03-10 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH10116706A (ja) * 1996-10-11 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP3444240B2 (ja) 1998-07-08 2003-09-08 松下電器産業株式会社 チップ形ｐｔｃサーミスタの製造方法
JP2001023852A (ja) * 1999-07-06 2001-01-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP4423707B2 (ja) * 1999-07-22 2010-03-03 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP3617426B2 (ja) 1999-09-16 2005-02-02 株式会社村田製作所 インダクタ及びその製造方法
JP3534684B2 (ja) * 2000-07-10 2004-06-07 Ｔｄｋ株式会社 導電ペーストおよび外部電極とその製造方法
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
JP4506066B2 (ja) 2002-06-11 2010-07-21 株式会社村田製作所 チップ型電子部品及びチップ型電子部品の製造方法
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4134675B2 (ja) 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
JP4293553B2 (ja) * 2005-05-31 2009-07-08 Ｔｄｋ株式会社 積層型電子部品及び積層セラミックコンデンサ
KR100944099B1 (ko) 2005-10-28 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
WO2007097180A1 (ja) 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP5181807B2 (ja) * 2008-04-28 2013-04-10 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5217658B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP2010103310A (ja) * 2008-10-23 2010-05-06 Toyota Motor Corp 半導体装置の製造方法
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法

Also Published As

Publication number Publication date
JP5429067B2 (ja) 2014-02-26
CN102315017A (zh) 2012-01-11
JP2012004330A (ja) 2012-01-05
US20110309718A1 (en) 2011-12-22
US8411409B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
CN102315017B (zh) 陶瓷电子元件及其制造方法
US8125763B2 (en) Multilayer ceramic electronic component and method for making the same
CN102693836B (zh) 层叠陶瓷电子部件及其制造方法
JP5289794B2 (ja) 積層型電子部品およびその製造方法
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
JP5131067B2 (ja) セラミック積層電子部品およびその製造方法
JP2013051392A (ja) 積層セラミック電子部品
JP4636180B2 (ja) 積層型セラミック電子部品
KR101029689B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
CN112309716B (zh) 多层陶瓷电容器
CN102222562B (zh) 层叠型电子部件
JP2013021300A (ja) 積層セラミック電子部品
CN102760551A (zh) 片式线圈元件
CN107967995A (zh) 电容器装置及其制造方法
US9536669B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP2013021299A (ja) 積層セラミック電子部品
KR20170135665A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2012237033A (ja) 電子部品
JP6223924B2 (ja) 積層セラミック電子部品及びその実装基板
JP2021013016A (ja) キャパシタ部品
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2017216358A (ja) 積層セラミックコンデンサ
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
CN110024066B (zh) 薄膜电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant