JP3855851B2 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP3855851B2
JP3855851B2 JP2002155406A JP2002155406A JP3855851B2 JP 3855851 B2 JP3855851 B2 JP 3855851B2 JP 2002155406 A JP2002155406 A JP 2002155406A JP 2002155406 A JP2002155406 A JP 2002155406A JP 3855851 B2 JP3855851 B2 JP 3855851B2
Authority
JP
Japan
Prior art keywords
plating
plating layer
ceramic
base electrode
rotating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002155406A
Other languages
English (en)
Other versions
JP2003342785A (ja
Inventor
浩昭 ▲高▼島
孝明 河合
弘真 高橋
重之 堀江
孝夫 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002155406A priority Critical patent/JP3855851B2/ja
Publication of JP2003342785A publication Critical patent/JP2003342785A/ja
Application granted granted Critical
Publication of JP3855851B2 publication Critical patent/JP3855851B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック電子部品の製造方法に関し、詳しくは、下地電極と、該下地電極上に形成された少なくとも2層のめっき層を備えた複数層構造の外部電極を備えたセラミック電子部品の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
例えば、代表的な積層セラミック電子部品の一つである積層セラミックコンデンサとしては、図1に示すように、セラミック層2を介して内部電極3を積層したセラミック素子1に下地電極(例えばAg焼付け電極)4を形成し、この下地電極4上にはんだくわれを防止するためのNiめっき層(第1めっき層)5を形成し、さらに、Niめっき層5上にはんだ付け性を向上させるためのSnめっき層やはんだめっき層(第2めっき層)6を形成してなる複数層構造の外部電極7を備えた積層セラミックコンデンサが広く用いられている。
【0003】
上述のような複数層構造の外部電極7を形成するにあたっては、通常、セラミック素子1に導電ペーストを塗布して、焼き付けすることにより下地電極4を形成した後、Niめっき、及びSnめっき(又ははんだめっき)を順次電解めっき法にて行い、第1めっき層5及び第2めっき層6を形成する方法が用いられている。
【0004】
ところで、従来の下地電極上へのめっき膜の形成方法として、例えば、めっき用電極を備えた容器内に電子部品(チップ)と導電メディアとを入れ、容器を振動させながらめっきを行う方法が考えられているが、この方法では、場合によっては、容器内においてチップどうしがくっつくという不都合が生じていた。
【0005】
また、チップどうしのくっつきを防止するために、容器内にさらに分散メディア(例えば鉄球などをシリコーン樹脂で被覆した絶縁物粒体)を投入して、めっきを行う方法(特開平5−70999号)も考えられている。分散メディアの投入は、チップどうしのくっつき不良の発生を抑制するには効果的であるが、分散メディアの存在により、めっき層の厚みを均一化しにくくなるという難点がある。さらに、分散メディアを添加すると、容器に一度に投入することが可能なチップの量がそれだけ減少し、生産効率が低下するという問題点もある。
【0006】
本発明者等の検討結果によると、めっき層としてのSnの膜厚にばらつきがあっても性能上さほど問題ではないが、Niの膜厚にばらつきが生じると、下地電極の保護機能が発揮できなくなるなどの問題が生じることがわかった。
【0007】
本発明は、上記問題点を解決するものであり、下地電極にめっきを行って外部電極を形成する工程において、被めっき物(セラミック素子)どうしのくっつき不良の発生を抑制し、かつ、めっき層の厚みのばらつきを低減して、歩留まりよく、信頼性の高いセラミック電子部品を効率よく製造することが可能なセラミック電子部品の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、発明者等は、種々の実験、検討を行い、
めっき工程で生じる電子部品(チップ)のくっつき不良は、主として、Snめっき工程又ははんだめっき工程で発生し、Sn又はんだ以外のめっき工程では発生しにくいという知見を得た。
そして、かかる知見に基づいて、さらに実験、検討を行って本発明を達成した。
【0009】
すなわち、本発明(請求項1)のセラミック電子部品の製造方法は、
セラミック素子の表面に、外部電極が配設され、かつ、前記外部電極が下地電極と、該下地電極上に形成された少なくとも2層のめっき層を備えた複数層構造の外部電極を備えたセラミック電子部品の製造方法において、
セラミック素子に下地電極を形成する工程と、
下地電極が形成された多数のセラミック素子に導電メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだ以外の材料よりなる第1めっき層を形成する工程と、
下地電極と第1めっき層が形成されたセラミック素子に、導電メディアと、少なくとも表面が絶縁体から形成された絶縁性分散メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだよりなる第2めっき層を形成する工程と
を具備することを特徴としている。
【0010】
第1めっき層である例えばNiめっき層を形成する工程において、絶縁性分散メディアを添加せずに、導電メディアのみを添加してNiの電解めっきを行うことにより、セラミック素子のくっつき不良を引き起こすことなく(絶縁性分散メディアを添加しなくてもNiめっき工程ではくっつき不良が生じにくい)、膜厚ばらつきの少ないNiめっき膜を形成することが可能になるとともに、絶縁性分散メディアを添加しないので、その分だけ一度に処理することが可能な電子部品(セラミック素子)の量を多くすることが可能になり、生産効率を向上させることが可能になる。
一方、第1めっき層上にSn又ははんだよりなる第2めっき層を形成する工程においては、導電メディアと絶縁性分散メディアの両方を添加してSn又ははんだの電解めっきを行うようにしているので、絶縁性分散メディアの働きで、セラミック素子のくっつき不良の発生を防止しつつ、確実にSn又ははんだよりなる第2めっき層を形成することが可能になり、信頼性の高い電子部品を効率よく製造することが可能になる。
なお、本発明において、好ましく用いられる導電メディアとしては、スチールボールなどの導電金属材料からなる球状体が例示される。
また、絶縁性分散メディアとしては、樹脂やゴムなどの絶縁性材料で表面を被覆したスチールボールなどを用いることが可能であり、特にゴムで表面を被覆したスチールボールを用いることにより、割れや欠けなどの発生を防止して、外観不良の少ないセラミック電子部品を効率よく製造することが可能になる。
【0011】
また、請求項2のセラミック電子部品の製造方法は、前記第1めっき層が、Niめっき層であることを特徴としている。
【0012】
積層セラミックコンデンサなどのセラミック電子部品においては、下地電極の保護のためにNiめっき層を第1めっき層として形成することが一般に行われているが、そのような場合に本発明を適用することにより、第1めっき膜層であるNiめっき層と、第2めっき膜層であるSnめっき層又ははんだめっき層を備えた外部電極を確実に形成することが可能になり、特に有意義である。
【0013】
また、請求項3のセラミック電子部品の製造方法は、前記絶縁性分散メディアが、直径が5〜10mmの球状体であることを特徴としている。
【0014】
絶縁性分散メディアとして、直径が5〜10mmの球状体を用いることにより、セラミック素子を確実に分散させてセラミック素子どうしがくっつくことを防止することが可能になり、本発明をより実効あらしめることができる。
なお、直径が5mm未満になると、分散の効果が不十分になり、また、10mmを超えても、チップどうしのくっつき不良が起こる傾向がある。
なお、絶縁性分散メディアの大きさや添加量は、分散の対象物であるセラミック素子の形状や大きさなどを考慮して決定することが望ましい。
【0015】
また、請求項4のセラミック電子部品の製造方法は、
めっき液を入れるめっき槽と、
めっき用電極を備え、めっき槽に浸漬された状態で、回転軸心が略垂直となるように回転するとともに、略垂直方向に揺動可能に構成された回転揺動容器と
を備えためっき装置を用い、
下地電極が形成されたセラミック素子及び導電メディアを回転揺動容器に投入し、回転揺動容器を回転、揺動させながら電解めっきを行うことによりSn又ははんだ以外の材料よりなる第1めっき層を形成し、
次いで、下地電極と第1めっき層が形成されたセラミック素子、導電メディア及び絶縁性分散メディアを回転揺動容器に投入し、回転揺動容器を回転、揺動させながら電解めっきを行うことによりSn又ははんだよりなる第2めっき層を形成すること
を特徴としている。
【0016】
上述のように構成されためっき槽と回転揺動容器とを備えためっき装置を用いて電解めっきを行うことにより、セラミック素子どうしのくっつき不良の発生をさらに確実に抑制、防止して、信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
[実施形態1]
この実施形態では、図1に示すように、セラミック層2を介して内部電極3を積層したセラミック素子1に、下地電極(例えばAg焼付け電極)4、下地電極4上に形成されたNiめっき層(第1めっき層)5、及びNiめっき層5上に形成されたはんだ付け性を向上させるためのSnめっき層(第2めっき層)6からなる複数層構造の外部電極7が配設された構造を有する積層セラミックコンデンサを製造する工程で、下地電極4上にNiめっき層5及びSnめっき層6を形成する場合を例にとって説明する。
【0018】
<めっき装置>
この実施形態では、図2に示すように構成されためっき装置を用いてNi及びSnの電解めっきを行った。
このめっき装置11は、めっき装置本体12と、めっき槽13を備えている。めっき装置本体12は、被めっき物であるセラミック素子1を収容するバスケット(回転揺動容器)16、バスケット16を回転させるとともに、上下に揺動させるための振動を発生させる駆動部14と、駆動部14からのエネルギーを伝達して、バスケット16を駆動する駆動軸15を備えており、バスケット16は、駆動軸15に連設されている。なお、バスケット16は、特に図示しないがメッシュ状に形成されており、上面側は開口している。
【0019】
また、駆動部14は、偏心モータ17を備えており、所定の偏心荷重18を付加することにより偏心振動エネルギーを発生するように構成されている。また、偏心モータ17を支持するモータ支持枠部材19は振動受板20と接続され、さらに、この振動受板20はバネ21によって駆動部14のケース22に接続されている。
また、駆動軸15は、振動受板20と接続されており、駆動軸15の一部と、これに連設されたバスケット16がめっき槽13に浸漬される。なお、この状態において、駆動軸15及びバスケット16は、めっき用の陰極電極部となる。
【0020】
<Niめっき層(第1めっき層)の形成>
次に、図2に示すめっき装置11を用いてNiめっき層(第1めっき層)を形成する方法について説明する。
図3に示すように、下地電極4が形成された長さ1.0mm、幅0.5mm、高さ0.5mmの寸法のセラミック素子1を、図2に示すように、導電メディアである直径が0.6mmのスチールボール31とともに、バスケット16に投入して、Niめっき浴に浸漬し、通電しながら、バスケット16を回転軸心が垂直になるような姿勢で(すなわち、水平方向に)回転させるとともに、上下方向に揺動させながら電解めっきを行い、図4に示すように、下地電極4上に、第1めっき層であるNiめっき層5を形成した。前記セラミック素子1とスチールボール31は等量とした。
【0021】
なお、このときのNiめっき条件は、以下の通りとした。
(a)電流 :0.3(A/dm2
(b)振動周波数 :30Hz
(c)めっき時間 :60min
【0022】
<Snめっき層(第2めっき層)の形成>
水洗後、下地電極4上にNiめっき層(第1めっき層)5が形成されたセラミック素子1(図4)を、図2に示すように、導電メディアである直径が0.6mmのスチールボール31、ゴムでスチールボールの表面をコーティングした、直径が7.5mmの絶縁性分散メディア32とともに、バスケット16に投入して、Snめっき浴に浸漬し、通電しながら、バスケット16を回転軸心が垂直になるような姿勢で(すなわち、水平方向に)回転させるとともに、上下方向に揺動させながら電解めっきを行い、図1に示すように、第1めっき層であるNiめっき層5上に、第2めっき層であるSnめっき層6を形成した。スチールボールと分散メディア32の投入量は1:8とした。
【0023】
なお、このときのSnめっき条件は、以下の通りとした。
(a)電流 :0.3(A/dm2
(b)振動周波数 :60Hz
(c)めっき時間 :60min
【0024】
また、比較のため、以下の条件で、Niめっき及びSnめっきを行って、第1めっき層であるNiめっき層、及び第2めっき層であるSnめっき層を形成した。
(1)比較例1
Niめっき工程及びSnめっき工程のいずれの工程でも、導電メディアと絶縁性分散メディアを添加してめっきを行った。
(2)比較例2
Niめっき工程では導電メディアと絶縁性分散メディアの両方を添加し、Snめっき工程では導電メディアのみを添加してめっきを行った。
(3)比較例3
Niめっき工程及びSnめっき工程のいずれの工程でも、導電メディアのみを添加し、絶縁性分散メディアは添加せずにめっきを行った。
【0025】
上記実施形態にかかる方法(実施例1)と、上記比較例1,2及び3の方法で外部電極を形成した場合における、くっつき不良の発生率、Niめっき層及びSnめっき層の膜厚とそのばらつき(CV値)を調べた。その結果を表1に示す。
【0026】
【表1】
Figure 0003855851
【0027】
表1より、Niめっき工程及びSnめっき工程のいずれの工程でも、導電メディアと絶縁性分散メディアを添加してめっきを行った比較例1においては、くっつき不良は発生していないが、比較例2及び3と比較して、Niめっき層の厚みが薄くなったり、ばらつきが大きくなったりしていることがわかる。なお、Snめっき層の厚みは多少ばらつきがあっても実用上ほとんど影響はないことが確認できている。
【0028】
また、比較例2のように、Snめっき工程で絶縁性分散メディアを添加せずにめっきを行った場合、くっつき不良が発生することがわかる。
【0029】
また、比較例3のように、Niめっき工程及びSnめっき工程のいずれの工程でも、導電メディアのみを添加し、絶縁性分散メディアは添加せずにめっきを行った場合、Niめっき層及びSnめっき層のいずれも、厚みが大きく、しかも厚みのばらつきが小さくなっているが、くっつき不良が発生することがわかる。
【0030】
これに対し、本発明の実施例1では、Niめっき工程で導電メディアのみを添加してめっきを行うようにしているので、膜厚が大きく、かつ、膜厚ばらつきの小さいNiめっき層を形成することが可能になるとともに、Snめっき工程では、導電メディアと絶縁性分散メディアを添加してめっきを行うようにしているので、くっつき不良の発生を確実に防止できることがわかる。
なお、上記実施形態では、スチールボールの表面をゴムでコーティングした絶縁性分散メディアを用いているので、めっきに電気的な悪影響を及ぼしたり、セラミック素子に欠けや割れを発生させたりすることがなく、外観不良の少ないセラミック電子部品を効率よく製造することが可能になる。
【0031】
[実施形態2]
上記実施形態1と同様の条件で、第1めっき層であるNiめっき層の上に、第2めっき層としてSn・Pb系はんだめっき層を形成した。
また、上記実施形態1の比較例1,2,3の条件と同様の条件(この実施形態2では、比較例4,5,6が、上述の比較例1,2,3に対応する)で、Niめっき及びSn・Pb系はんだめっきを行い、第1めっき層であるNiめっき層、及び第2めっき層であるSn・Pb系はんだめっき層を形成した。
【0032】
そして、この実施形態2にかかる方法(実施例2)と、上記比較例4,5及び6の方法で外部電極を形成した場合における、くっつき不良の発生率、Niめっき層及びSn・Pb系はんだめっき層の膜厚とそのばらつき(CV値)を調べた。その結果を表2に示す。
【0033】
【表2】
Figure 0003855851
【0034】
表2より、Niめっき工程及びSn・Pb系はんだめっき工程のいずれの工程でも、導電メディアと絶縁性分散メディアを添加してめっきを行った比較例4においては、くっつき不良は発生していないが、Niめっき層及びSn・Pb系はんだめっき層の厚みのばらつきが大きくなっていることがわかる。
【0035】
また、比較例5のように、Sn・Pb系はんだめっき工程で絶縁性分散メディアを添加せずにめっきを行った場合、くっつき不良が発生するとともに、Niめっき層の厚みのばらつきが大きくなることがわかる。
【0036】
また、比較例6のように、Niめっき工程及びSn・Pb系はんだ系めっき工程のいずれの工程でも、導電メディアのみを添加し、絶縁性分散メディアは添加せずにめっきを行った場合、Niめっき層及びSn・Pb系はんだめっき層のいずれも、厚みのばらつきが小さくなっているが、くっつき不良が発生することがわかる。
【0037】
これに対し、本発明の実施例2では、Niめっき工程で導電メディアのみを添加してめっきを行うようにしているので、膜厚が大きく、かつ、膜厚ばらつきの小さいNiめっき層を形成することが可能になるとともに、Sn・Pb系はんだめっき工程では、導電メディアと絶縁性分散メディアを添加してめっきを行うようにしているので、くっつき不良の発生を確実に防止できることがわかる。
【0038】
なお、上記実施形態では、下地電極がAg焼付け電極である場合を例にとって説明したが、本発明は、下地電極の種類に特別の制約はなく、下地電極がAg、Cu、Ag/Pdなどである場合にも適用することが可能である。
【0039】
また、上記実施形態では、第1めっき層がNiめっき層である場合を例にとって説明したが、本発明は、第1めっき層がその他の材料(例えばCu、Agなど)よりなるものである場合にも適用することが可能である。
また、上記実施形態では、積層セラミックコンデンサを例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、種々のセラミック電子部品を製造する場合に広く適用することが可能である。
【0040】
さらに上記実施形態では、下地電極上に形成するめっき層を2層のものとしているが、3層以上(例えばNi−Cu−Sn)であってもよい。この場合好ましくは、Sn又ははんだめっき層は最外層に位置することが望ましい。
本発明は、さらにその他の点においても上記実施形態に限定されるものではなく、絶縁性分散メディア及び導電メディアの添加割合や構成材料、セラミック素子に用いられているセラミックの種類や、セラミック素子の構成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【0041】
【発明の効果】
上述のように、本発明(請求項1)のセラミック電子部品の製造方法は、第1めっき層としてSn又ははんだ以外の材料よりなるめっき膜を形成する工程においては、絶縁性分散メディアを添加せずに、導電メディアを添加して電解めっきを行い、第1めっき層上にSn又ははんだよりなる第2めっき層を形成する工程においては、導電メディアと絶縁性分散メディアの両方を添加して電解めっきを行うようにしている。
その結果、第1めっき層を形成する工程では、セラミック素子のくっつき不良を引き起こすことなく(絶縁性分散メディアを添加しなくてもくっつき不良が生じにくい)、膜厚ばらつきの少ないめっき層を形成することが可能になるとともに、絶縁性分散メディアを添加しないので、一度にめっき処理することが可能な電子部品(セラミック素子)の量を増やすことが可能になり、生産効率を向上させることが可能になる。
また、第1めっき層上に、Sn又ははんだよりなる第2めっき層を形成する工程においては、導電メディアと絶縁性分散メディアの両方を添加して電解めっきを行うようにしているので、絶縁性分散メディアの働きで、セラミック素子のくっつき不良の発生を抑制、防止しつつ、確実にSn又ははんだよりなる第2めっき層を形成することが可能になり、信頼性の高い電子部品を効率よく製造することが可能になる。
【0042】
積層セラミックコンデンサなどのセラミック電子部品においては、下地電極の保護のために第1めっき層としてNiめっき層を形成し、はんだ付け性を向上させるために、第2めっき層として、Snめっき層又ははんだめっき層を形成することが一般に行われているが、かかる場合に、請求項2のように、本発明を適用することにより、第1めっき膜層であるNiめっき層と、第2めっき膜層であるSnめっき層又ははんだめっき層を備えた外部電極を確実に形成することが可能になり、特に有意義である。
【0043】
また、請求項3のセラミック電子部品の製造方法のように、絶縁性分散メディアとして、直径が5〜10mmの球状体を用いた場合、セラミック素子を確実に分散させてセラミック素子どうしのくっつき不良の発生を防止することが可能になり、本発明をより実効あらしめることができる。
【0044】
また、請求項4のセラミック電子部品の製造方法のように、めっき液を入れるめっき槽と、めっき用電極を備え、めっき槽に浸漬された状態で、回転軸心が略垂直となるように回転するとともに、略垂直方向に揺動可能に構成された回転揺動容器とを備えためっき装置を用いて電解めっきを行うことにより、セラミック素子どうしのくっつき不良の発生をさらに確実に抑制、防止して、信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかる方法で製造されるセラミック電子部品(積層セラミックコンデンサ)を示す断面図である。
【図2】本発明のセラミック電子部品の製造方法を実施するのに用いためっき装置の構成を示す正面断面図である。
【図3】本発明のセラミック電子部品の製造方法の一工程を示す図であって、第1めっき層を形成する前の下地電極のみが形成された状態のセラミック素子を示す断面図である。
【図4】本発明のセラミック電子部品の製造方法の一工程を示す図であって、下地電極上に第1めっき層が形成された状態のセラミック素子を示す断面図である。
【符号の説明】
1 セラミック素子
2 セラミック層
3 内部電極
4 下地電極
5 Niめっき層(第1めっき層)
6 Snめっき層(第2めっき層)
7 外部電極
11 めっき装置
12 めっき装置本体
13 めっき槽
14 駆動部
15 駆動軸
16 バスケット
17 偏心モータ
18 偏心荷重
19 モータ支持枠部材
20 振動受板
21 バネ
22 ケース
31 導電メディア(スチールボール)
32 絶縁性分散メディア

Claims (4)

  1. セラミック素子の表面に、外部電極が配設され、かつ、前記外部電極が下地電極と、該下地電極上に形成された少なくとも2層のめっき層を備えた複数層構造の外部電極を備えたセラミック電子部品の製造方法において、
    セラミック素子に下地電極を形成する工程と、
    下地電極が形成された多数のセラミック素子に導電メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだ以外の材料よりなる第1めっき層を形成する工程と、
    下地電極と第1めっき層が形成されたセラミック素子に、導電メディアと、少なくとも表面が絶縁体から形成された絶縁性分散メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだよりなる第2めっき層を形成する工程と
    を具備することを特徴とするセラミック電子部品の製造方法。
  2. 前記第1めっき層が、Niめっき層であることを特徴とする請求項1記載のセラミック電子部品の製造方法。
  3. 前記絶縁性分散メディアが、直径が5〜10mmの球状体であることを特徴とする請求項1又は2記載のセラミック電子部品の製造方法。
  4. めっき液を入れるめっき槽と、
    めっき用電極を備え、めっき槽に浸漬された状態で、回転軸心が略垂直となるように回転するとともに、略垂直方向に揺動可能に構成された回転揺動容器と
    を備えためっき装置を用い、
    下地電極が形成されたセラミック素子及び導電メディアを回転揺動容器に投入し、回転揺動容器を回転、揺動させながら電解めっきを行うことによりSn又ははんだ以外の材料よりなる第1めっき層を形成し、
    次いで、下地電極と第1めっき層が形成されたセラミック素子、導電メディア及び絶縁性分散メディアを回転揺動容器に投入し、回転揺動容器を回転、揺動させながら電解めっきを行うことによりSn又ははんだよりなる第2めっき層を形成すること
    を特徴とする請求項1〜3のいずれかに記載のセラミック電子部品の製造方法。
JP2002155406A 2002-05-29 2002-05-29 セラミック電子部品の製造方法 Expired - Lifetime JP3855851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002155406A JP3855851B2 (ja) 2002-05-29 2002-05-29 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002155406A JP3855851B2 (ja) 2002-05-29 2002-05-29 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2003342785A JP2003342785A (ja) 2003-12-03
JP3855851B2 true JP3855851B2 (ja) 2006-12-13

Family

ID=29771940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155406A Expired - Lifetime JP3855851B2 (ja) 2002-05-29 2002-05-29 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3855851B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法

Also Published As

Publication number Publication date
JP2003342785A (ja) 2003-12-03

Similar Documents

Publication Publication Date Title
TWI281679B (en) Solid electrolytic capacitor, stacked capacitor using the same, and fabrication method thereof
TW511099B (en) Conductive fine particles, method for plating fine particles, and substrate structural body
JP2005060822A (ja) 複合基体の電気メッキ
CN102543437B (zh) 层叠型电子部件及其制造方法
US9883586B2 (en) Wiring substrate for bonding using solder having a low melting point and method for manufacturing same
JP5471686B2 (ja) 積層型セラミック電子部品の製造方法
JP6231079B2 (ja) 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
CN1574480A (zh) 连接装置及其制造方法
TWI294760B (ja)
JP3855851B2 (ja) セラミック電子部品の製造方法
JP2007023368A (ja) 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
JP2988624B2 (ja) めっき方法
JP5764882B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2004111893A (ja) 多数個取り配線基板の製造方法
JPH11279800A (ja) 小型電子部品のめっき方法
US6398935B1 (en) Method for manufacturing pcb's
JP2012140678A (ja) 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法
JP2007281125A (ja) 電子部品
JP4461907B2 (ja) 電子部品の製造方法
WO2000078109A1 (en) Improved bga solder ball shear strength
JP4196808B2 (ja) 電子部品の振動メッキ装置
JP6421154B2 (ja) 金属体の製造方法
JPH06260741A (ja) 金属ベース回路基板の製造方法
JP2003282616A (ja) バンプの形成方法及び半導体装置の製造方法
JP2002231567A (ja) チップ形電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Ref document number: 3855851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

EXPY Cancellation because of completion of term