JP6231079B2 - 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法 - Google Patents

金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法 Download PDF

Info

Publication number
JP6231079B2
JP6231079B2 JP2015509420A JP2015509420A JP6231079B2 JP 6231079 B2 JP6231079 B2 JP 6231079B2 JP 2015509420 A JP2015509420 A JP 2015509420A JP 2015509420 A JP2015509420 A JP 2015509420A JP 6231079 B2 JP6231079 B2 JP 6231079B2
Authority
JP
Japan
Prior art keywords
copper
ceramic
ceramic substrate
vias
plating resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015509420A
Other languages
English (en)
Other versions
JP2015520944A (ja
Inventor
イェーニヒ ディートマー
イェーニヒ ディートマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ceramtec GmbH
Original Assignee
Ceramtec GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ceramtec GmbH filed Critical Ceramtec GmbH
Publication of JP2015520944A publication Critical patent/JP2015520944A/ja
Application granted granted Critical
Publication of JP6231079B2 publication Critical patent/JP6231079B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は、金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法に関する。
従来技術においては、完全に金属が充填されたビア(直径約100〜300μm)を有するセラミックプリント基板は、セラミック基板に設けられたビアを、メタルマスクを用いて繰り返し充填し、約100μmを超えるまでスクリーン印刷、焼き付け、めっき強化を行うことにより平面金属被覆を形成することによって製造することができる。1回の充填工程(ビアフィル工程)では、銅ペーストによってビアを完全に充填することはできない。
本発明の基礎となる課題は、請求項1の上位概念に記載の方法を改善して、1回の充填工程でビアを充填できるようにすることである。
本発明の課題は、
・ビアを有するセラミック基板の片側に、スクリーン印刷によって平坦な銅被覆を被着させるか、又は、DCB/DBC法によって100〜300μmの銅箔を接合させ、
・前記ビアを、セラミック側から電気めっき工程によって銅浴内で銅を析出させることによって充填する、
ことによって解決される。
銅被覆又は銅箔を被着させることによって、電圧を印加することができる。この場合には、銅被覆又は銅箔がビアの片側を覆うように注意すべきである。その後の電気めっき工程では、銅被覆又は銅箔に対して銅浴内で電圧が印加され、セラミック側からビアが充填される。セラミック側というのは、銅被覆又は銅箔を有する側とは反対の側を意味する。この方法によれば、ビアを1回の充填工程で充填することが可能となる。
以下、本発明の方法の2つの実施形態について説明する。
第1の実施形態においては、スクリーン印刷によって銅被覆を被着させた後、この銅被覆をめっきレジストによって部分的に覆い、次いで、ビアを、電気めっき工程によって銅浴内で充填し、それと同時に、めっきレジストが載置されていない露出した部分を層厚さ50〜100μmまで強化し、その後、めっきレジストを再び化学的に除去し、めっきレジストが載置されていた、スクリーン印刷が施されている強化されていないより薄い部分を溶解する。このようにして、任意の厚さを有する任意の金属被覆を製造することができる。ビアは、銅によって完全に充填されている。
第2の実施形態においては、銅箔を接合させてビアを充填した後、場合によって突出している銅のバリを、例えばブラッシング、ラッピング、又は、研磨等によって機械的に除去し、その後、DCB/DBC法によってセラミック基板が完成される。この方法ステップによっても、任意の厚さを有する任意の金属被覆を製造することができる。ビアは、銅によって完全に充填されている。
第1の実施形態において、好ましくは、スクリーン印刷が施された部分は、HCl+FeClからなる混合物によって溶解される。
ビアの直径は、好ましくは50〜5000μmであり、好ましくはレーザによって設けられる。
本発明の1つの発展形態においては、電気めっき工程時に、セラミック基板のセラミック側が、銅浴内で、めっき槽に取り付けられた陽極に向かって回転され、電解質で洗浄される。これによって、ビアの充填は格段に改善される。
振動及び/又は超音波を使用することによって、めっき槽内における物質移動が改善される。
つまり、本発明の第1の実施形態では、例えばレーザによって前もってビアが開孔されたセラミック基板の片側に、スクリーン印刷によって銅被覆が被着される。しかしながらこの銅被覆は、制御不能にビアの中に押し込まれる。被覆の厚さは、焼き付け後には通常は6〜12μmである。ビアは、縁部が金属被覆されているが、気密には封止されていない。その後、銅被覆が、めっきレジストによって部分的に覆われる。めっきレジストとは、めっきレジストが覆う表面箇所におけるめっきの析出を阻止するために、金属被覆又は銅箔の上に被着される材料である。
めっきレジストを被着させた後、セラミック基板が銅浴の中に沈められる。銅浴において、電気めっき工程によって銅を析出させることによりビアを成長させることができ、(めっきレジストが載置されていない)露出した部分を、層厚さ50〜100μmまで強化することができる。その後、めっきレジストが再び化学的に除去(溶解)される。スクリーン印刷された薄い部分は、例えばHCl+FeClからなる混合物によって溶解される。金属被覆のより厚い部分は、ほんの僅かしか薄くならない。比較的価値の高い製品の場合には、めっきが施されたレイアウトを、レジストを剥離する前に錫めっき又はフォトレジストによって保護することができる。
本発明の第2の実施形態は、あらゆる形式及び厚さを有するセラミック基板にレーザによってビアを開孔し、セラミック基板の片側をDCB/DBC法によって100〜300μmの銅箔で被覆することである。その後、ビア(直径50〜5000μm)を、上に説明した方法によって充填することができる。充填後、突出している銅のバリは、例えばブラッシング、ラッピング、又は、研磨等によって機械的に除去される。このようにして処理された半基板は、その後、DCB・DBC方法によって完成され、信頼性の高いスルーコンタクトを有する。
陰極によってビアを充填し、層を強化するために、セラミック基板のセラミック側を、銅浴内で、めっき層に取り付けられた陽極に向かって回転させ、電解質で洗浄する。つまりビアは、セラミック側から充填される。振動及び/又は超音波を使用することによって、物質移動を一層改善することが可能である。集中的な物質移動により、ビアは、銅によって特に急速に成長する。

Claims (6)

  1. 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造するための方法において、
    ・前記ビアを有するセラミック基板の片側に、スクリーン印刷によって平坦な銅被覆を被着させ
    前記スクリーン印刷によって前記銅被覆を被着させた後、
    ・前記銅被覆を、めっきレジストによって部分的に覆い、
    ・次いで、前記ビアを、セラミック側から電気めっき工程によって銅浴内で銅を析出させることによって充填し、それと同時に、前記めっきレジストが載置されていない露出した部分を、層厚さ50乃至100μmまで強化し、
    ・その後、前記めっきレジストを再び化学的に除去し、前記めっきレジストが載置されていた、前記スクリーン印刷が施されている強化されていないより薄い部分を溶解する、
    ことを特徴とする方法。
  2. 前記スクリーン印刷が施された部分を、HCl+FeClからなる混合物によって溶解する、
    ことを特徴とする請求項記載の方法。
  3. 前記ビアの直径は、50乃至5000μmである、
    ことを特徴とする請求項1又は2記載の方法。
  4. 前記ビアを、レーザによって設ける、
    ことを特徴とする請求項1からのいずれか一項記載の方法。
  5. 前記電気めっき工程時に、前記セラミック基板のセラミック側を、銅浴内で、めっき槽に取り付けられた陽極に向かって回転させ、電解質で洗浄する、
    ことを特徴とする請求項1からのいずれか一項記載の方法。
  6. 振動及び/又は超音波を使用することによって、めっき槽における物質移動を改善する、
    ことを特徴とする請求項1からのいずれか一項記載の方法。
JP2015509420A 2012-05-02 2013-04-30 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法 Expired - Fee Related JP6231079B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012207283.7 2012-05-02
DE102012207283 2012-05-02
PCT/EP2013/059012 WO2013164348A1 (de) 2012-05-02 2013-04-30 Verfahren zum herstellen keramischer leiterplatten aus keramiksubstraten mit metallgefüllten vias

Publications (2)

Publication Number Publication Date
JP2015520944A JP2015520944A (ja) 2015-07-23
JP6231079B2 true JP6231079B2 (ja) 2017-11-15

Family

ID=48407468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015509420A Expired - Fee Related JP6231079B2 (ja) 2012-05-02 2013-04-30 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法

Country Status (7)

Country Link
US (1) US20150108003A1 (ja)
EP (1) EP2845454A1 (ja)
JP (1) JP6231079B2 (ja)
CN (1) CN104412720A (ja)
DE (1) DE102013207942A1 (ja)
TW (1) TW201410085A (ja)
WO (1) WO2013164348A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2897959B1 (en) 2012-09-20 2017-12-20 UDC Ireland Limited Azadibenzofurans for electronic applications
CN105491795B (zh) * 2014-09-18 2018-07-03 浙江德汇电子陶瓷有限公司 一种陶瓷金属化基板的制造方法和由该方法制造的陶瓷金属化基板
CN108133886A (zh) * 2017-12-11 2018-06-08 上海申和热磁电子有限公司 一种dbc基板背面研磨的方法
CN109037079B (zh) * 2018-07-13 2020-06-16 无锡天杨电子有限公司 一种轨道交通芯片用氮化物陶瓷覆铜板的图形化方法
CN109618505B (zh) * 2018-10-30 2020-01-03 华中科技大学 一种直接敷铜陶瓷基板的高厚径比通孔互连的方法
CN111834324A (zh) * 2019-04-15 2020-10-27 谭祖荣 适用于覆晶及共晶元件封装的抛光厚膜基板及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2147573C2 (de) * 1971-09-23 1974-06-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von mikroelektronischen Schaltungen
GB8518945D0 (en) * 1985-07-26 1985-09-04 Ngk Insulators Ltd Forming copper film on ceramic body
US5298687A (en) * 1990-12-27 1994-03-29 Remtec, Inc. High-density multilayer interconnection system on a ceramic substrate for high current applications and method of manufacture
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
US6093443A (en) * 1997-11-12 2000-07-25 Curamik Electronics Gmbh Process for producing a ceramic-metal substrate
US6159853A (en) * 1999-08-04 2000-12-12 Industrial Technology Research Institute Method for using ultrasound for assisting forming conductive layers on semiconductor devices
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
US20030146102A1 (en) * 2002-02-05 2003-08-07 Applied Materials, Inc. Method for forming copper interconnects
JP2004103798A (ja) * 2002-09-09 2004-04-02 Shinko Electric Ind Co Ltd 2メタルテープの製造方法および配線基板の製造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP4153328B2 (ja) * 2003-02-25 2008-09-24 日本シイエムケイ株式会社 多層プリント配線板の製造方法
JP2004300462A (ja) * 2003-03-28 2004-10-28 Ebara Corp めっき方法及びめっき装置
JP4626254B2 (ja) * 2004-10-12 2011-02-02 パナソニック電工株式会社 貫通孔へのメッキ埋め込み方法及びメッキ装置
TWI297585B (en) * 2006-02-08 2008-06-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
JP4878866B2 (ja) * 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
KR101156274B1 (ko) * 2007-07-09 2012-06-13 스미토모 긴조쿠 고잔 가부시키가이샤 프린트 배선 기판의 제조 방법 및 이 제조 방법에 의해 얻어진 프린트 배선 기판
JP5191331B2 (ja) * 2008-09-26 2013-05-08 新日本無線株式会社 スルーホールフィリング方法
DE102009033029A1 (de) * 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
JP5621311B2 (ja) * 2010-05-11 2014-11-12 富士通株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
EP2845454A1 (de) 2015-03-11
US20150108003A1 (en) 2015-04-23
WO2013164348A1 (de) 2013-11-07
DE102013207942A1 (de) 2013-11-07
JP2015520944A (ja) 2015-07-23
CN104412720A (zh) 2015-03-11
TW201410085A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
JP6231079B2 (ja) 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
JP4564342B2 (ja) 多層配線基板およびその製造方法
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
TW200806121A (en) Printed circuit board, its methods for manufacture and use
JP2014053608A (ja) 回路基板及びその製造方法
JP6406598B2 (ja) プリント配線板及びその製造方法
TW200939927A (en) Wiring substrate and its manufacturing process
JP2010118662A (ja) 印刷回路基板及びその製造方法
JP2010129899A5 (ja)
JP2012114400A5 (ja)
TWI577257B (zh) 於基材絕緣表面形成導電線路的方法
KR100751984B1 (ko) 전자 부품의 제조 방법 및 전자 부품
TWI406618B (zh) A method for manufacturing a substrate having conductive vias
JP5333353B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2004513221A5 (ja)
JP6573332B2 (ja) 回路板およびその製造方法
JP2013507763A (ja) プリント回路基板及びその製造方法
JP2003347700A (ja) 配線基板
JP2004146757A (ja) 配線基板及び配線基板の製造方法
JP2017228727A (ja) 配線基板及びその製造方法
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JPS6035543A (ja) 半導体装置の製造方法
JP2017005052A (ja) 基板及び回路基板の製造方法
JP2008042106A (ja) 半導体装置の製造方法
JPH06140733A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171018

R150 Certificate of patent or registration of utility model

Ref document number: 6231079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees