KR101580349B1 - 적층 세라믹 전자 부품 및 그 제조 방법 - Google Patents

적층 세라믹 전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR101580349B1
KR101580349B1 KR1020120009539A KR20120009539A KR101580349B1 KR 101580349 B1 KR101580349 B1 KR 101580349B1 KR 1020120009539 A KR1020120009539 A KR 1020120009539A KR 20120009539 A KR20120009539 A KR 20120009539A KR 101580349 B1 KR101580349 B1 KR 101580349B1
Authority
KR
South Korea
Prior art keywords
ceramic
region
internal electrode
cover
average diameter
Prior art date
Application number
KR1020120009539A
Other languages
English (en)
Other versions
KR20130088353A (ko
Inventor
김효정
윤석현
김창훈
이병화
권상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120009539A priority Critical patent/KR101580349B1/ko
Priority to JP2012244499A priority patent/JP5773445B2/ja
Priority to CN201210438932.5A priority patent/CN103227049B/zh
Priority to US13/727,420 priority patent/US9042080B2/en
Publication of KR20130088353A publication Critical patent/KR20130088353A/ko
Application granted granted Critical
Publication of KR101580349B1 publication Critical patent/KR101580349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/003—Apparatus or processes for encapsulating capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것으로, 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 액티브 영역 내 세라믹 그레인의 평균 직경(Da)보다 작고, 커버 영역의 두께를 Tc라고 할 때, 9um≤Tc≤25um이고, Tc/Dc≥55인 것을 특징으로 하며, 본 발명에 따른 적층 세라믹 캐패시터는 내습 특성이 우수할 수 있다.

Description

적층 세라믹 전자 부품 및 그 제조 방법{Multilayered ceramic electronic component and fabricating method thereof}
발명은 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.
최근, 전자제품, IT 및 A/V 등 제품의 소형화 및 고기능화의 요구에 따라 전자 부품 또한 소형화 및 고기능화가 요구되고 있으며, 이에 부합하여 적층 세라믹 전자 부품에 대한 수요가 증대되고 있다. 적층 세라믹 전자 부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, 휴대폰 등의 부품으로 널리 사용되고 있다.
적층 세라믹 전자 부품에는 캐패시터, 인덕터, 바리스터 등이 있는데, 일반적으로 가장 널리 사용되는 수동형 소자인 적층형 세라믹 캐패시터도 소형화, 고용량화 및 고신뢰성의 제품들이 요구되고 있다.
적층 세라믹 캐패시터의 소형화 및 고용량화를 위해서는 세라믹 시트 및 내부 전극의 박막화 및 고적층화가 필요하며, 박막화 및 고적층화될수록 적층 세라믹 캐패시터 내부 전극의 체적율은 증가하고, 커버층의 두께는 감소한다.
커버층의 두께가 감소함에 따라 외부로부터 수분 등이 침투할 수 있어 적층 세라믹 캐패시터의 내습 특성이 저하될 수 있다.
본 발명은 내습 특성이 우수한 적층 세라믹 부품 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 실시 형태는 세라믹 본체; 상기 세라믹 본체의 외부면에 형성된 외부 전극; 및 상기 세라믹 본체 내에 세라믹 층을 사이에 두고 적층 배치된 내부 전극;을 포함하고, 상기 세라믹 본체는 최상 내부 전극에서부터 최하 내부 전극까지의 액티브 영역 및 상기 액티브 영역의 상하에 접하는 커버 영역을 포함하고, 상기 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 상기 액티브 영역 내 세라믹 그레인의 평균 직경(Da)보다 작고, 상기 커버 영역의 두께를 Tc라고 할 때, 9um≤Tc≤25um이고, Tc/Dc≥55인 적층 세라믹 전자 부품일 수 있다.
상기 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경일 수 있다.
1.1≤Da/Dc≤4.4 일 수 있다.
상기 세라믹 본체는 유전 재료를 포함할 수 있고, 상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
상기 내부 전극의 적층수는 250 이상일 수 있다.
상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
상기 외부 전극은 니켈, 니켈 합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 실시 형태의 다른 측면은 복수의 내부 전극이 적층된 내부 전극 적층부를 포함하는 세라믹 본체; 및 상기 세라믹 본체의 외부에 형성된 외부 전극;을 포함하고, 상기 세라믹 본체 중 상기 내부 전극 적층부의 외부인 상부와 하부 커버부의 각각의 두께는(Tc)는 9~25um이고, 상기 내부 전극 적층부의 외부 영역의 세라믹 그레인 평균 직경(Dc)은 상기 내부 전극 적층부의 내부 영역의 세라믹 그레인의 평균 직경(Da)보다 작고, Tc/Dc≥55인 적층 세라믹 전자 부품일 수 있다.
상기 내부 전극 적층부는 이웃하는 내부 전극은 서로 반대 방향으로 인출될 수 있다.
상기 외부 영역은 상기 내부 전극 적층부의 내부 전극 적층 방향에 배치될 수 있다.
상기 외부 영역의 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경일 수 있다.
1.1≤Da/Dc≤4.4 일 수 있다.
상기 세라믹 본체는 유전 재료를 포함할 수 있고, 상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
상기 내부 전극의 적층수는 250 이상일 수 있다.
상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
상기 외부 전극은 니켈, 니켈합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 다른 실시 형태는 제1 세라믹 분말 및 상기 제1 세라믹 분말의 평균 입도의 1.1~4.4 배의 평균 입도를 가지는 제2 세라믹 분말을 마련하는 단계; 상기 제1 및 제2 세라믹 분말을 이용하여 각각 제1 및 제2 세라믹 그린 시트를 마련하는 단계; 상기 제2 세라믹 그린 시트 위에 내부 전극을 형성하는 단계; 상기 제1 세라믹 그린 시트를 적층하여 두께가 11~28um 인 상부 커버 및 하부 커버를 형성하는 단계; 내부 전극이 형성된 제2 세라믹 그린 시트를 목적으로 하는 층수만큼 적층하여 제2 세라믹 그린 적층체를 형성하는 단계; 및 상기 하부 커버, 상기 제2 세라믹 그린 적층체 및 상기 하부 커버를 적층하는 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
상기 제1 및 제2 세라믹 분말을 마련하는 단계에서, 상기 제1 및 제2 세라믹 분말은 티탄산바륨 분말을 포함할 수 있다.
상기 내부 전극을 형성하는 단계에서, 상기 내부 전극은 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 도전성 페이스트는 도전성 금속을 포함할 수 있고, 상기 도전성 금속은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명에 의하면, 내습 특성이 우수한 적층 세라믹 전자 부품 및 그 제조 방법을 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 사시도이다.
도 2는 도 1의 X-X'에 따른 단면도이다.
도 3은 도 2의 Y 부분의 확대도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 사시도이다. 도 2는 도 1의 X-X' 따른 단면도이다. 도 3은 도 2의 Y 부분의 확대도이다.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은 세라믹 본체(10), 세라믹 본체의 외부에 형성된 외부 전극(21, 22), 세라믹 본체의 내부에 적층 배치된 내부 전극(31, 32)를 포함할 수 있다.
세라믹 본체(10)는 직육면체일 수 있으며, L 방향을 “길이 방향”, W 방향을 “폭 방향”, T 방향을 “두께 방향”이라 정의할 수 있다. 세라믹 본체(10)는 길이 방향의 양 단면(S1, S4), 폭 방향의 양 측면(S2, S5), 두께 방향의 상하면(S3, S6)을 가질 수 있다.
세라믹 본체(10)는 세라믹으로 이루어지며, 상기 세라믹은 고유전율을 가지는 유전 재료일 수 있으며, 구체적으로는 티탄산바륨, 티탄산스트론튬을 포함할 수 있다.
외부 전극(21, 22)은 세라믹 본체의 외부(S1, S4)에 마주 보고 형성될 수 있다. 외부 전극은 이웃하는 타면(S2, S3, S5, S6)의 일부로 연장되어 형성될 수 있고, 세라믹 본체에 대한 외부 전극의 고착력이 향상될 수 있다.
외부 전극 상에는 실장 용이성을 위하여 도금층이 형성될 수 있다. 외부전극(21, 22)은 도전성 금속으로 형성되며, 이에 제한되는 것은 아니나, 구리, 구리 합금, 니켈, 니켈 합금, 은, 팔라듐 등으로 이루어질 수 있다. 도금액 침투 등을 방지하기 위하여 글래스를 포함할 수 있다.
외부 전극(21, 22)은 세라믹 본체의 길이 방향의 양 측면(S1, S4)에 형성될 수 있다. 이때, 상기 외부 전극(21, 22)은 상기 세라믹 본체(10)의 일면에 노출되도록 형성된 내부 전극(31,32)과 전기적으로 접속되도록 형성될 수 있다.
내부 전극(31, 32)은 세라믹 본체(10)의 내부에 세라믹 층(11)을 사이에 두고 적층되어 형성될 수 있다. 내부 전극(31, 32)은 니켈 등의 도전성 금속을 포함할 수 있으며, 저온 소성을 행할 수 있다. 도전성 금속은 금, 은, 구리, 니켈, 백금, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
또한 내부 전극에는 티탄산바륨 등의 소결 온도가 높은 세라믹 공재를 첨가하여 소결 개시 온도를 높일 수도 있다. 내부 전극의 소결 온도가 세라믹 보다 낮기 때문에 내부 전극이 세라믹 보다 먼저 소결이 일어날 수 있다. 이로 인하여 내부 전극의 커버리지가 감소하여 용량 구현에 어려움이 있을 수 있는데, 이를 억제하기 위한 것이다.
내부 전극의 적층수는 250 이상일 수 있다. 전자 부품의 고용량화 경향에 따라 내부 전극의 적층수가 증가하고 있는데, 내부 전극의 적층수가 250 미만인 경우에는 고용량 구현에 어려움이 있을 수 있기 때문이다. 또한 고용량화를 위하여 내부 전극의 두께도 얇아질 수 있다.
도 2를 참조하면, 세라믹 본체(10)는 두께 방향으로 액티브 영역(A) 및 커버 영역(C)으로 구분될 수 있다. 커버 영역(C)은 액티브 영역(A)의 상하에 접하여 형성될 수 있다.
액티브 영역(A)은 내부 전극이 적층된 영역을 말하며, 최상 내부 전극(31a)에서부터 최하 내부 전극(32a)까지의 영역을 의미할 수 있다. 액티브 영역은 정전 용량의 구현에 기여할 수 있다.
커버 영역(C)은 최상 내부 전극(31a)에서 세라믹 본체의 상면(S3)까지의 영역을 의미할 수 있다. 커버 영역은 용량 구현에 기여하지 않는다.
커버 영역(C)은 액티브 영역(A)의 상하에 형성될 수 있으며, 이를 각각 상부 커버 영역 및 하부 커버 영역이라 할 수 있다. 상부 및 하부 영역은 서로 대칭일 수 있다. 고용량화 경향에 따라 커버 영역의 두께(Tc)가 감소되는 추세이다.
본 실시 형태에 있어서, 커버 영역의 두께(Tc)는 소성 후 9~25um 일 수 있다.
고용량화 경향에 따라 커버 영역의 두께(Tc)가 점점 감소할 수 있는데, 본 발명은 커버 영역의 두께(Tc)가 25um 이하인 경우 커버 영역(C) 및 액티브 영역(A)의 그레인 크기를 조절하여 내습 특성의 저하를 방지하고 신뢰성을 확보하기 위한 것이다.
하지만, 커버 영역의 두께(Tc)가 9um 보다 작은 경우에는 커버 영역의 두께(Tc)가 지나치게 얇기 때문에 커버 영역(C) 및 액티브 영역(A)의 그레인의 크기와 상관없이 내습 특성이 저하될 수 있다.
본 실시 형태에 있어서, 커버 영역(C) 내 세라믹 그레인의 평균 직경(Dc)은 액티브 영역(A) 내 세라믹 그레인의 평균 직경(Da)보다 작을 수 있다.
커버 영역 그레인의 직경(Dc)을 액티브 영역 그레인의 직경(Da)보다 작게 한 이유는 다음과 같다.
세라믹 분말은 표면적이 클수록 소결이 보다 낮은 온도에서 일어날 수 있다. 왜냐하면, 세라믹 분말의 표면적이 클수록 표면에너지가 높아 전체적으로 보면 에너지적으로 불안정한 상태에 있는 것이고 표면에너지를 낮춤으로써 보다 안정적인 상태로 이동하고자 하며, 이러한 점이 소결의 구동력(driving force)로 작용할 수 있기 때문이다.
액티브 영역(A)의 세라믹 분말과 커버 영역(C)의 세라믹 분말의 사이즈가 동일한 경우, 액티브 영역(A)의 내부 전극(31, 32), 액티브 영역(A)의 세라믹 층(11) 및 마진부(12), 그리고 커버 영역(C) 순으로 소결이 일어날 수 있다. 상기 소결 진행 순서는 개념적으로 구분한 것일 뿐 절대적인 것은 아니며, 실제로는 소결이 중첩되어 일어날 수 있다.
내부 전극이 가장 먼저 소결이 일어나는 이유는 내부 전극으로 사용된 도전성 금속이 세라믹 분말에 비하여 소결 온도가 낮기 때문이다.
다음으로 액티브 영역의 세라믹 층(11) 및 마진부에서 소결이 일어날 수 있는데, 이는 내부 전극의 소결 과정에서 내부 전극의 수축으로 인하여 내부 전극 사이의 세라믹 층에 압축 응력이 작용할 수 있고 이것이 소결 구동력으로 작용할 수 있기 때문이다.
마지막으로 커버 영역(C)에서 소결이 일어날 수 있다.
상기와 같이 위치에 따라 소결 온도가 다르기 때문에 세라믹 본체의 내부에는 응력이 불균일하게 분포할 수 있으며, 이로 인하여 디라미네이션 및 크랙 등의 결함이 직접적으로 유발될 수 있다.
또한 이후의 공정을 거치면서 외부적 충격(열충격) 등에 의해 결함을 발생할 수 있는 잠재적 위험 인자로 작용할 수 있다. 초고용량 제품의 경우 내부 전극의 체적율 대비 커버 영역 두께의 비가 감소되고 있으며, 상기 문제는 더욱 심화될 수 있다.
커버 영역(C)의 세라믹 분말의 입자 사이즈를 작게 하여 커버 영역의 소결 온도를 낮춤으로써 액티브 영역의 소결 온도의 차이를 감소시킬 수 있고, 이렇게 하여 세라믹 본체 내의 불균일한 응력 분포를 완화시킬 수 있다.
결국, 커버 영역의 그레인 사이즈를 액티브 영역의 그레인 사이즈보다 작게 함으로써 디라미네이션 및 크랙의 발생을 억제할 수 있고, 추후 열충격을 받더라도 결함을 발생시킬 수 있는 잠재적 인자를 완화시킴으로써 내습 특성을 향상시킬 수 있다.
구체적으로, 커버 영역 그레인의 직경(Dc) 대비 액티브 영역 그레인의 직경(Da)의 비율(Da/Dc)은 1.1~4.4 일 수 있다.
Da/Dc가 1.1보다 작으면 액티브 영역 및 커버 영역에 사용된 세라믹 분말 입자의 크기도 비슷할 수 있다. 따라서 액티브 영역 및 커버 영역 간의 응력 분포의 불균일성이 여전히 존재할 수 있어 디라미네이션 및 크랙이 발생할 수 있고, 내습 특성 향상의 효과가 미미하다.
Da/Dc가 4.4보다 크면 액티브 영역에 사용된 세라믹 분말 입자의 크기가 커버 영역에 이용된 세라믹 분말 입자의 크기보다 지나치게 클 수 있어 오히려 커버 영역 및 액티브 영역 간의 응력 불균형이 더 심해질 수 있다. 액티브 영역보다 커버 영역의 소결이 더 빨리 이루어질 수 있기 때문이다.
세라믹 그레인의 평균 직경(Dc, Da)은 주사전자현미경(SEM)로 추출된 커버 영역(C) 또는 액티브 영역(A)의 단면 사진을 분석하여 측정할 수 있다. 예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 그레인의 평균 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 세라믹 그레인의 평균 직경(Dc, Da)을 측정할 수 있다.
커버 영역 및 액티브 영역에서 그레인을 30개 이상 포함하는 영역을 샘플링하고, 상기 방법을 이용하여 그레인의 평균 직경을 이용하여 측정할 수 있다. 구체적으로는 세라믹 본체(10)의 폭 방향(W 방향) 3등분 부분 중 중앙부에서의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 상기 샘플링을 할 수 있다.
커버 영역 그레인의 두께 방향 평균 직경(Dc) 대비 커버 영역의 두께(Tc)는 55 이상일 수 있다(Tc/Dc≥55). 즉 커버 영역에 있어서 두께 방향으로 배열된 그레인의 개수는 55개 이상일 수 있다.
커버 영역 그레인의 두께 방향 평균 직경(Dc)은 커버 영역에서 그레인의 두께 방향 직경을 측정하여 합한 값을 그레인의 개수로 나눈 값으로 정의할 수 있다. 구체적으로는 세라믹 본체(10)의 폭 방향(W 방향) 3등분 부분 중 중앙부에서의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서, 길이 방향 3등분 부분 중 중앙부를 등간격으로 10 등분한 각 지점에서 측정할 수 있다.
커버 영역의 두께(Tc)는 평균값일 수 있다. 구체적으로는 세라믹 본체(10)의 폭 방향(W 방향) 3등분 부분 중 중앙부에서의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서, 길이 방향 3등분 부분 중 중앙부를 등간격으로 10 등분한 각 지점에서 측정한 커버 영역의 두께의 평균값을 커버 영역의 두께(Tc)로 할 수 있다.
상기 커버 영역의 두께(Tc)를 그레인의 두께 방향 직경(Dc)으로 나눈 값(Tc/Dc)을 커버 영역의 두께 방향 그레인의 수로 정의할 수 있다.
커버 영역에 두께 방향 그레인의 개수가 많을수록 내습 특성이 우수할 수 있다. 외부로부터 세라믹 본체 내부로의 수분 침투는 그레인 내부보다 그레인 바운더리(grain boundary)를 통하여 이루어지는데, 그레인의 개수가 많을수록 침투 경로가 길어질 수 있기 때문이다.
본 실시 형태의 다른 측면은 복수의 내부 전극이 적층된 내부 전극 적층부(A)를 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10)의 외부에 형성된 외부 전극(21, 22);을 포함하고, 상기 세라믹 본체(10) 중 상기 내부 전극 적층부(A)의 외부 영역(C)의 두께는(Tc)는 9~25um이고, 상기 내부 전극 적층부(A)의 외부 영역(C)의 세라믹 그레인 평균 직경(Dc)은 상기 내부 전극 적층부(A)의 내부 영역의 세라믹 그레인의 평균 직경(Da)보다 작고, Tc/Dc≥55인 적층 세라믹 전자 부품일 수 있다.
세라믹 본체(10)는 내부 전극 적층부(A) 및 세라믹 본체(10)의 두께 방향 상하에 형성된 외부 영역(C)으로 구분할 수 있다. 내부 전극 적층부(A)는 세라믹 본체(10) 중 내부 전극(31, 32)이 적층된 영역을 의미할 수 있다. 내부 전극 적층부(A) 내의 이웃하는 내부 전극(31, 32)은 서로 반대 방향으로 인출될 수 있으며, 서로 반대 극성의 전기가 인가될 수 있다.
내부 전극 적층부(A)의 상하에 외부 영역(C)이 형성될 수 있다. 즉 외부 영역(C)은 내부 전극 적층부(A)의 내부 전극 적층 방향에 배치될 수 있다.
상기 외부 영역의 세라믹 그레인의 평균 직경(Dc)은 적층 방향의 평균 직경일 수 있다.
1.1≤Da/Dc≤4.4 일 수 있다.
상기 세라믹 본체는 유전 재료를 포함할 수 있다.
상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
상기 내부 전극의 적층수는 250 이상일 수 있다.
상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
상기 외부 전극은 니켈, 니켈 합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
기타 세라믹 본체, 내부 전극, 외부 전극 등에 관한 사항은 앞에서 설명한 바와 동일하다.
본 발명의 다른 실시 형태는 제1 세라믹 분말 및 상기 제1 세라믹 분말의 평균 입도의 1.1~4.4 배의 평균 입도를 가지는 제2 세라믹 분말을 마련하는 단계; 상기 제1 및 제2 세라믹 분말을 이용하여 각각 제1 및 제2 세라믹 그린 시트를 마련하는 단계; 상기 제2 세라믹 그린 시트 위에 내부 전극을 형성하는 단계; 상기 제1 세라믹 그린 시트를 적층하여 두께가 11~28um 인 상부 커버 및 하부 커버를 형성하는 단계; 내부 전극이 형성된 제2 세라믹 그린 시트를 목적으로 하는 층수만큼 적층하여 제2 세라믹 그린 적층체를 형성하는 단계; 및 상기 하부 커버, 상기 제2 세라믹 그린 적층체 및 상기 하부 커버를 적층하는 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
제1 세라믹 분말 입자는 제2 세라믹 분말 입자보다 사이즈가 작을 수 있다. 구체적으로는 제2 세라믹 분말 입자의 평균 입경은 제1 세라믹 분말 입자의 평균 입경의 1.1~4.4배가 바람직하다.
소결 후 커버 영역의 그레인 직경 대비 액티브 영역의 그레인 직경의 비율도 1.1~4.4 범위로 조절할 수 있다. 소결을 거친 제1 및 제2 세라믹 그레인의 직경은 각각 소결 전의 제1 및 제2 세라믹 분말 입자보다 더 커질 수는 있지만, 제1 및 제2 세라믹 분말 입자가 함께 소결되기 때문에 그 비율은 크게 변하지 않을 수 있다.
제1 세라믹 분말은 커버 영역용 세라믹 시트를 마련하는데 사용되고, 제2 세라믹 분말은 액티브 영역용 세라믹 시트를 마련하는데 사용될 수 있다.
제1 세라믹 분말에 유기 용매, 바인더 등을 혼합한 후 이를 볼 밀링 등을 통하여 세라믹 슬러리를 제조하고, 닥터 블레이드 등의 방법을 통하여 제1 세라믹 그린 시트를 제조할 수 있다.
상기와 마찬가지 방법을 이용하여 제2 세라믹 분말로 제2 세라믹 그린 시트를 제조할 수 있다.
제1 및 제2 세라믹 분말은 티탄산바륨 분말을 포함할 수 있다. 티탄산바륨은 높은 유전율을 가지며, 전하를 축적하도록 유도하여 고용량의 캐패시터를 구현할 수 있다.
제2 세라믹 그린 시트 상에는 도전성 페이스트를 인쇄하여 내부 전극을 형성할 수 있다. 반면에 제1 세라믹 그린 시트 상에는 내부 전극을 형성하지 않을 수 있다.
도전성 페이스트는 도전성 금속을 포함할 수 있으며, 구체적으로 도전성 금속은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
금, 은, 백금, 팔라듐 등은 비싸지만 안정적이어서 대기 중 소결이 가능하지만, 니켈, 구리 등은 저렴하지만 소결시 산화될 수 있어 환원 분위기에서의 소결이 필요할 수 도 있다.
도전성 금속은 내부 전극에 도전성을 부여할 수 있는 것이면 족하며, 상기 예에 한정되는 것은 아니다.
제1 세라믹 그린 시트를 적층하여 상부 커버 및 하부 커버를 형성할 수 있다. 소결 수축을 고려하면 상부 커버 및 하부 커버의 두께는 11~28um가 바람직하다. 이로써 소결 후에 커버 영역의 두께는 9~25um 가 될 수 있다.
내부 전극이 형성된 제2 세라믹 그린 시트를 적층하여 제2 세라믹 그린 적층체를 형성할 수 있다. 내부 전극의 적층수를 250 이상으로 고용량을 구현할 수 있다. 제2 세라믹 그린 적층체는 추후 액티브 영역을 형성할 수 있다.
하부 커버, 제2 세라믹 그린 적층체 및 상부 커버를 적층하여 최종 그린 적층체를 형성할 수 있다.
상기 그린 적층체를 절단, 가소, 소결 공정을 거쳐 소결 칩을 제조하고, 상기 소결 칩의 외부에 도전성 페이스트로 디핑 방식에 의하여 외부 전극을 형성하고 이를 베이킹 함으로서 적층 세라믹 전자 부품을 제조할 수 있다.
이하에서는 실시예 및 비교예를 참조하여, 본 발명에 대하여 상세하게 설명한다.
실시예에 따른 적층 세라믹 캐패시터는 다음과 같이 마련하였다.
우선, 액티브 영역의 그레인 사이즈를 다양하게 하기 위하여 티탄산바륨 분말은 평균 입도가 0.05~3㎛ 범위 내에서 적절한 것을 채택 사용하였다.
상기 티탄산바륨 분말에 유기 용매로서 에탄올, 바인더로서 폴리비닐부티랄을 혼합한 후, 이를 볼밀링하여 세라믹 슬러리를 제조하고, 이를 이용하여 액티브 영역용 세라믹 그린 시트를 제조하였다.
또한, 커버 영역의 그레인 사이즈를 다양하게 하기 위하여 티탄산바륨 분말은 평균 입도가 0.05~3㎛ 범위 내에서 적절한 것을 채택하여 커버 영역용 세라믹 그린 시트를 제조하였다.
다음으로, 액티브 영역용 세라믹 시트에는 니켈 금속을 포함하는 도전성 페이스트를 이용하여 내부 전극을 인쇄하였다.
다음으로, 상부 커버 영역용 세라믹 시트를 3~8장, 액티브 영역용 세라믹 시트를 250장, 하부 커버 영역용 세라믹 시트를 3~8장 순서대로 적층한 후, 그린 적층체를 85℃에서 1000kgf/cm2 압력으로 등압 압축성형(isostatic pressing) 하였다.
압착된 세라믹 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 230℃, 60시간 유지하여 탈바인더를 진행하였다. 이후, 950~1200℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10atm의 산소 분압 하에서 소성하였다.
소성 칩의 외부면을 연마한 후, 소성 칩을 외부 전극용 도전성 페이스트에 디핑한 후 베이킹하여 외부 전극을 형성하였다. 외부 전극용 도전성 페이스트는 구리 분말에 글래스 및 바인더 등을 첨가하여 제조하였다. 외부 전극 표면에는 전기 도금에 의하여 주석 도금층을 형성하였다.
비교예의 적층 세라믹 전자 부품은 실시예의 경우와 동일한 방법에 의하여 제조하였으며, 다만 커버 영역의 두께(Tc), 커버 영역 및 액티브 영역에 사용된 티탄산분말의 평균 입도를 다르게 하였다.
상기의 방법으로 제조된 세라믹 캐패시터에 대하여 내습 부하 시험을 실시하고, 내습 부하 시험 전후에 절연 저항(IR)을 측정하여 신뢰성을 평가하였다.
내습 부하 시험은 온도　40±2℃, 습도 90~95% RH의 상태에서 정격 전압 1.5Vr에 대해 500(+12/-0)hr 동안 인가하고 충/방전 전류는 50mA　이하로 하였다.
절연 저항(IR, Insulation Resistance)은 내습 부하 시험 전후에 150℃(+0/-10)℃에서 1 시간 동안 열처리하고, 24(±2) 시간 동안 상온에 방치한 후에 측정하였다.
제품의 규격을 고려하여, 내습 부하 시험 전의 절연 저항이 50MΩ 이상, 내습 부하 시험 후의 절연 저항이 3.5 MΩ 이상인 것을 양호로 판정하였다.
내습 부하 시험을 마친 시료를 몰딩한 후 이를 폴리싱한 단면에 대하여 SEM 사진을 촬영하고, 이를 기초로 커버 영역의 두께(Tc), 커버 영역 및 액티브 영역의 세라믹 그레인 직경(Dc, Da)을 측정하였다.
표 1~5에는 커버 영역의 두께(Tc)가 각각 6um, 9um, 15um, 25um, 35um인 경우에 대하여 나타내었다.
구분 Tc
(um)		 Dc
(nm)		 Tc/Dc Da
(nm)		 Da/Dc IR(MΩ)
내습 전 내습 후 판정
비교예 1 6 60 100 66 1.1 23 1.2 불량
비교예 2 6 109 55 218 2.0 32 0.6 불량
비교예 3 6 120 50 528 4.4 26 1.7 불량
구분 Tc
(um)		 Dc
(nm)		 Tc/Dc Da
(nm)		 Da/Dc IR(MΩ)
내습 전 내습 후 판정
비교예 4 9 90 100 81 1.0 42 1.8 불량
실시예 1 9 90 100 99 1.1 59 4.8 양호
실시예 2 9 90 100 180 2.0 72 15 양호
실시예 3 9 90 100 396 4.4 64 9.0 양호
비교예 5 9 90 100 414 4.6 36 2.1 불량
비교예 6 9 164 55 147 1.0 42 1.8 불량
실시예 4 9 164 55 180 1.1 58 8.4 양호
실시예 5 9 164 55 327 2.0 69 7.8 양호
실시예 6 9 164 55 720 4.4 62 10 양호
비교예 7 9 164 55 753 4.6 48 1.7 불량
비교예 8 9 180 50 162 1.0 25 3.2 불량
비교예 9 9 180 50 198 1.1 38 3.4 불량
비교예 10 9 180 50 360 2.0 36 3.2 불량
비교예 11 9 180 50 792 4.4 32 2.0 불량
비교예 12 9 180 50 828 4.6 48 2.4 불량
구분 Tc
(um)		 Dc
(nm)		 Tc/Dc Da
(nm)		 Da/Dc IR(MΩ)
내습 전 내습 후 판정
비교예 13 15 150 100 135 1.0 28 3.6 불량
실시예 7 15 150 100 165 1.1 53 4.6 양호
실시예 8 15 150 100 300 2.0 72 6.5 양호
실시예 9 15 150 100 660 4.4 64 6.8 양호
비교예 14 15 150 100 690 4.6 32 0.8 불량
비교예 15 15 273 55 246 1.0 42 1.3 불량
실시예 10 15 273 55 300 1.1 59 5.8 양호
실시예 11 15 273 55 546 2.0 79 9.2 양호
실시예 12 15 273 55 1200 4.4 75 9.0 양호
비교예 16 15 273 55 1255 4.6 53 2.1 불량
비교예 17 15 300 50 270 1.0 51 1.7 불량
비교예 18 15 300 50 330 1.1 23 0.6 불량
비교예 19 15 300 50 600 2.0 32 1.4 불량
비교예 20 15 300 50 1320 4.4 33 2.9 불량
비교예 21 15 300 50 1380 4.6 40 2.1 불량
구분 Tc
(um)		 Dc
(nm)		 Tc/Dc Da
(nm)		 Da/Dc IR(MΩ)
내습 전 내습 후 판정
비교예 22 25 250 100 225 1.0 62 3.2 불량
실시예 13 25 250 100 275 1.1 78 7.8 양호
실시예 14 25 250 100 500 2.0 53 3.6 양호
실시예 15 25 250 100 1100 4.4 68 6.2 양호
비교예 23 25 250 100 1150 4.6 48 2.3 불량
비교예 24 25 455 55 409 1.0 52 1.4 불량
실시예 16 25 455 55 500 1.1 72 7.9 양호
실시예 17 25 455 55 909 2.0 70 6.4 양호
실시예 18 25 455 55 2000 4.4 81 7.9 양호
비교예 25 25 455 55 2091 4.6 32 2.1 불량
비교예 26 25 500 50 450 1.0 42 2.0 불량
비교예 27 25 500 50 550 1.1 39 2.1 불량
비교예 28 25 500 50 1000 2.0 32 0 불량
비교예 29 25 500 50 2200 4.4 42 1.7 불량
비교예 30 25 500 50 2300 4.6 27 0.4 불량
구분 Tc
(um)		 Dc
(nm)		 Tc/Dc Da
(nm)		 Da/Dc IR(MΩ)
내습 전 내습 후 판정
비교예 31 35 636 55 573 1.0 67 8.3 양호
비교예 32 35 636 55 700 1.1 72 7.2 양호
비교예 33 35 636 55 1273 2.0 72 6.9 양호
비교예 34 35 636 55 2800 4.4 64 7.0 양호
비교예 35 35 636 55 2927 4.6 67 7.0 양호
비교예 36 35 700 50 630 1.0 59 6.2 양호
비교예 37 35 700 50 770 1.1 69 7.4 양호
비교예 38 35 700 50 1400 2.0 74 8.0 양호
비교예 39 35 700 50 3080 4.4 69 6.9 양호
비교예 40 35 700 50 3220 4.6 75 7.5 양호
표 1은 커버 영역의 두께(Tc)가 6um인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과를 나타낸다.
표 1을 참조하면, 비교예 1~3 모두 Tc/Dc, Da/Dc의 값과 상관없이 절연 저항값이 규격치에 미달되어 불량임을 표시하고 있다. 이는 커버 영역의 두께가 지나치게 얇기 때문이다.
표 2는 커버 영역의 두께(Tc)가 9um인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과이다.
표 2를 참조하면, 실시예 1~3은 Tc가 9um, Tc/Dc가 100, Da/Dc가 1.1, 2.0, 4.4인 경우로서 신뢰성이 양호한 결과를 나타내고 있다. 결론적으로 Da/Dc가 1.1~4.4인 경우에 내습 특성이 양호하다.
실시예 4~6의 경우도 실시예 1~3과 유사한 결과를 나타내고 있다.
비교예 4는 Tc가 9um, Tc/Dc가 100, Da/Dc가 1.0인 경우로서 신뢰성 불량을 보이고 있다. 이는 커버 영역의 그레인 사이즈(Dc)와 액티브 영역의 그레인 사이즈(Da)가 비슷하여 커버 영역과 액티브 영역 간 소결 온도 차이로 인한 불균일한 응력 분포를 완화하는 효과가 미미하기 때문이다.
비교예 6은 Tc가 9um, Tc/Dc가 164, Da/Dc가 1.0인 경우인데, 비교예 4의 경우와 마찬가지이다.
비교예 5는 Tc가 9um, Tc/Dc가 100, Da/Dc가 4.6인 경우로서 신뢰성 불량을 보이고 있다. 이는 커버 영역의 그레인 사이즈가 액티브 영역의 그레인 사이즈보다 지나치게 작아 오히려 커버 영역이 더 빨리 소결되고 이로 인하여 내부 응력 분포가 불균일함에 기인한다.
비교예 7은 Tc가 9um, Tc/Dc가 164, Da/Dc가 4.6의 경우인데, 비교예 5의 경우와 마찬가지이다.
비교예 8~12는 Tc가 9um, Tc/Dc가 50, Da/Dc가 0.9~4.6인 경우로서 모두 신뢰성 불량을 나타내고 있다. 이는 Da/Dc 값에 상관없이 Tc/Dc가 50으로서 작기 때문이다. 즉 Tc/Dc는 커버 영역에 존재하는 두께 방향의 그레인 평균 개수를 의미할 수 있는데, 그레인 개수가 55개보다 적어지면서 수분 침투의 경로가 짧아지기 때문이다.
표 3 및 4는 각각 커버 영역의 두께(Tc)가 15um 및 25m인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과를 나타낸다. 표 3 및 4에 의하면 표 2의 경우와 비슷한 결과를 나타냄을 확인할 수 있다.
표 5는 커버 영역의 두께(Tc)가 35um인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과를 나타낸다.
표 5를 참조하면, 비교예 31~40은 Tc/Dc, Da/Dc의 값에 상관없이 모두 내습 특성 결과가 양호함을 나타내고 있다. 이는 커버 영역의 두께(Tc)가 충분히 두껍기 때문이다.
상기 실험 결과로부터 다음과 같은 결론을 얻을 수 있다.
첫째, 커버 영역의 두께가 25um 보다 두꺼우면 내습 특성이 우수하다.
둘째, 커버 영역의 두께가 25um 이하가 되면서부터 커버 영역 및 액티브 영역 간의 소결 온도 차이로 인한 응력 분포의 불균일성으로 인하여 내습 특성이 저하되는 문제가 발생할 수 있다.
하지만, 커버 영역의 그레인 사이즈를 액티브 영역의 그레인 사이즈보다 작게 하고(1.1≤Da/Dc≤4.4), 커버 영역의 두께 방향 그레인 개수를 조절(Tc/Dc≥55)함으로써 내습 특성을 향상시킬 수 있다.
셋째, 커버 영역의 두께가 9um 보다 얇아지면 Da/Dc, Tc/Dc의 값을 조절하더라도 내습 특성을 향상시킬 수 없다.
본 발명에서 사용한 용어는 특정한 실시예를 설명하기 위한 것으로, 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다.
'포함하다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 세라믹 본체
11: 세라믹 층
21, 22: 외부 전극
31, 32: 내부 전극
31a: 최상 내부 전극
32a: 최하 내부 전극
Tc: 커버 영역의 두께
Dc: 커버 영역 그레인의 평균 직경
Da: 액티브 영역 그레인의 평균 직경

Claims (23)

  1. 세라믹 본체;
    상기 세라믹 본체의 외부면에 형성된 외부 전극; 및
    상기 세라믹 본체 내에 세라믹 층을 사이에 두고 적층 배치된 내부 전극;
    을 포함하고,
    상기 세라믹층은 제1 평균 입경(Da)을 갖는 제1 세라믹 그레인을 포함하며, 상기 제1 세라믹 그레인은 인접한 내부 전극의 대향면과 물리적으로 접촉하며,
    상기 세라믹 본체는 최상 내부 전극에서부터 최하 내부 전극까지의 액티브 영역 및 상기 액티브 영역의 상부 또는 하부에 형성된 커버 영역을 포함하고,
    상기 커버 영역은 제2 평균 직경(Dc)을 갖는 제2 세라믹 그레인을 포함하며,
    상기 상부 또는 하부에 형성된 커버 영역 내 상기 제2 세라믹 그레인의 상기 평균 직경(Dc)은 상기 액티브 영역 내 상기 제1 세라믹 그레인의 상기 평균 직경(Da)보다 작고,
    상기 커버 영역의 두께를 Tc라고 할 때, 9um≤Tc≤25um이고, Tc/Dc≥55인 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경인 적층 세라믹 전자 부품.
  3. 제1항에 있어서,
    1.1≤Da/Dc≤4.4 인 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 세라믹 본체는 유전 재료를 포함하는 적층 세라믹 전자 부품.
  5. 제4항에 있어서,
    상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
  6. 제1항에 있어서,
    상기 내부 전극의 적층수는 250 이상인 적층 세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  8. 제1항 있어서,
    상기 외부 전극은 니켈, 니켈합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  9. 복수의 내부 전극이 적층된 내부 전극 적층부를 포함하는 세라믹 본체; 및
    상기 세라믹 본체의 외부에 형성된 외부 전극;을 포함하고,
    상기 내부 전극 적층부는 제1 평균 입경(Da)을 갖는 제1 세라믹 그레인을 포함하며, 상기 제1 세라믹 그레인은 인접한 내부 전극 대향면과 물리적으로 접촉하며,
    상기 내부 전극 적층부의 외부 영역 제1 평균 입경(Dc)을 갖는 제2 세라믹 그레인을 포함하며,
    상기 세라믹 본체 중 상기 내부 전극 적층부의 외부 영역의 두께는(Tc)는 9~25um이고, 상기 외부 영역의 제2 세라믹 그레인의 상기 평균 직경(Dc)은 상기 내부 전극 적층부의 내부 영역의 제1 세라믹 그레인의 상기 평균 직경(Da)보다 작고, Tc/Dc≥55인 적층 세라믹 전자 부품.
  10. 제9항에 있어서,
    상기 내부 전극 적층부는 이웃하는 내부 전극은 서로 반대 방향으로 인출되는 적층 세라믹 전자 부품.
  11. 제9항에 있어서,
    상기 외부 영역은 상기 내부 전극 적층부의 내부 전극 적층 방향에 배치된 적층 세라믹 전자 부품.
  12. 제9항에 있어서,
    상기 외부 영역의 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경인 적층 세라믹 전자 부품.
  13. 제9항에 있어서,
    1.1≤Da/Dc≤4.4 인 적층 세라믹 전자 부품.
  14. 제9항에 있어서,
    상기 세라믹 본체는 유전 재료를 포함하는 적층 세라믹 전자 부품.
  15. 제14항에 있어서,
    상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
  16. 제9항에 있어서,
    상기 내부 전극의 적층수는 250 이상인 적층 세라믹 전자 부품.
  17. 제9항에 있어서,
    상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  18. 제9항에 있어서,
    상기 외부 전극은 니켈, 니켈 합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  19. 제1 세라믹 분말 및 상기 제1 세라믹 분말의 평균 입도의 1.1~4.4 배의 평균 입도를 가지는 제2 세라믹 분말을 마련하는 단계;
    상기 제1 및 제2 세라믹 분말을 이용하여 각각 제1 및 제2 세라믹 그린 시트를 마련하는 단계;
    상기 제2 세라믹 그린 시트 위에 내부 전극을 형성하는 단계;
    상기 제1 세라믹 그린 시트를 적층하여 두께가 11~28um 인 상부 커버 및 하부 커버를 형성하는 단계;
    내부 전극이 형성된 제2 세라믹 그린 시트를 목적으로 하는 층수만큼 적층하여 제2 세라믹 그린 적층체를 형성하는 단계; 및
    상기 상부 커버, 상기 제2 세라믹 그린 적층체 및 상기 하부 커버를 적층하는 단계;
    를 포함하며,
    상기 제2 세라믹 분말의 그레인은 인접한 내부 전극의 대향면과 물리적으로 접촉하는 적층 세라믹 전자 부품의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 및 제2 세라믹 분말을 마련하는 단계에서, 상기 제1 및 제2 세라믹 분말은 티탄산바륨 분말을 포함하는 적층 세라믹 전자 부품의 제조 방법.
  21. 제19항에 있어서,
    상기 내부 전극을 형성하는 단계에서, 상기 내부 전극은 도전성 페이스트를 인쇄하여 형성되는 적층 세라믹 전자 부품의 제조 방법.
  22. 제21항에 있어서,
    상기 도전성 페이스트는 도전성 금속을 포함하는 적층 세라믹 전자 부품의 제조 방법.
  23. 제22항에 있어서,
    상기 도전성 금속은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품의 제조 방법.
KR1020120009539A 2012-01-31 2012-01-31 적층 세라믹 전자 부품 및 그 제조 방법 KR101580349B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120009539A KR101580349B1 (ko) 2012-01-31 2012-01-31 적층 세라믹 전자 부품 및 그 제조 방법
JP2012244499A JP5773445B2 (ja) 2012-01-31 2012-11-06 積層セラミック電子部品及びその製造方法
CN201210438932.5A CN103227049B (zh) 2012-01-31 2012-11-06 多层陶瓷电子元件及其制造方法
US13/727,420 US9042080B2 (en) 2012-01-31 2012-12-26 Multilayer ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009539A KR101580349B1 (ko) 2012-01-31 2012-01-31 적층 세라믹 전자 부품 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130088353A KR20130088353A (ko) 2013-08-08
KR101580349B1 true KR101580349B1 (ko) 2015-12-24

Family

ID=48837456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009539A KR101580349B1 (ko) 2012-01-31 2012-01-31 적층 세라믹 전자 부품 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9042080B2 (ko)
JP (1) JP5773445B2 (ko)
KR (1) KR101580349B1 (ko)
CN (1) CN103227049B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010611A1 (de) * 2011-02-08 2012-08-09 Epcos Ag Elektrisches Keramikbauelement mit elektrischer Abschirmung
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20150011268A (ko) * 2013-07-22 2015-01-30 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6512844B2 (ja) * 2015-01-30 2019-05-15 太陽誘電株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR20180047892A (ko) * 2016-11-01 2018-05-10 삼성전기주식회사 적층 전자 부품
CN106670068B (zh) * 2017-01-10 2019-11-19 深圳顺络电子股份有限公司 一种浸涂片式元器件外电极的方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP7131955B2 (ja) 2017-08-08 2022-09-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102283078B1 (ko) 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102319605B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
US11610740B2 (en) * 2020-08-14 2023-03-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20220060347A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220094816A (ko) * 2020-12-29 2022-07-06 삼성전기주식회사 적층형 커패시터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128328A (ja) 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法
JP2009158690A (ja) 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756745B2 (ja) * 1992-02-28 1998-05-25 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JPH11354370A (ja) * 1998-06-10 1999-12-24 Taiyo Yuden Co Ltd 積層セラミック電子部品
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4525753B2 (ja) * 2005-08-19 2010-08-18 株式会社村田製作所 積層セラミックコンデンサ
JP4788434B2 (ja) * 2006-03-27 2011-10-05 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
JP4782598B2 (ja) * 2006-03-28 2011-09-28 京セラ株式会社 積層セラミックコンデンサ
KR101099213B1 (ko) * 2006-09-22 2011-12-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2009267146A (ja) * 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP5241328B2 (ja) * 2008-05-28 2013-07-17 京セラ株式会社 誘電体磁器および積層セラミックコンデンサ
KR20110065623A (ko) 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
JP5141708B2 (ja) * 2010-03-29 2013-02-13 Ｔｄｋ株式会社 電子部品および電子部品の製造方法
JP2011238724A (ja) * 2010-05-10 2011-11-24 Murata Mfg Co Ltd 電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128328A (ja) 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法
JP2009158690A (ja) 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板

Also Published As

Publication number Publication date
CN103227049A (zh) 2013-07-31
JP2013157593A (ja) 2013-08-15
JP5773445B2 (ja) 2015-09-02
CN103227049B (zh) 2016-03-30
KR20130088353A (ko) 2013-08-08
US20130194715A1 (en) 2013-08-01
US9042080B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
KR101580349B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101843182B1 (ko) 적층 세라믹 전자부품
KR101872520B1 (ko) 적층 세라믹 전자부품
US7859823B2 (en) Multi-layered ceramic electronic component
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102691311B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101751079B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101882998B1 (ko) 적층 세라믹 전자부품
KR101532114B1 (ko) 적층 세라믹 전자부품
JP2018186291A (ja) 積層セラミックコンデンサ
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20120133696A (ko) 적층 세라믹 전자부품
KR20140033750A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20130084852A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20140003001A (ko) 적층 세라믹 전자부품
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR101883111B1 (ko) 적층 세라믹 전자부품
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
KR101376824B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5