KR101580349B1 - Multilayered ceramic electronic component and fabricating method thereof - Google Patents

Multilayered ceramic electronic component and fabricating method thereof Download PDF

Info

Publication number
KR101580349B1
KR101580349B1 KR1020120009539A KR20120009539A KR101580349B1 KR 101580349 B1 KR101580349 B1 KR 101580349B1 KR 1020120009539 A KR1020120009539 A KR 1020120009539A KR 20120009539 A KR20120009539 A KR 20120009539A KR 101580349 B1 KR101580349 B1 KR 101580349B1
Authority
KR
South Korea
Prior art keywords
ceramic
region
internal electrode
cover
average diameter
Prior art date
Application number
KR1020120009539A
Other languages
Korean (ko)
Other versions
KR20130088353A (en
Inventor
김효정
윤석현
김창훈
이병화
권상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120009539A priority Critical patent/KR101580349B1/en
Priority to JP2012244499A priority patent/JP5773445B2/en
Priority to CN201210438932.5A priority patent/CN103227049B/en
Priority to US13/727,420 priority patent/US9042080B2/en
Publication of KR20130088353A publication Critical patent/KR20130088353A/en
Application granted granted Critical
Publication of KR101580349B1 publication Critical patent/KR101580349B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/003Apparatus or processes for encapsulating capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것으로, 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 액티브 영역 내 세라믹 그레인의 평균 직경(Da)보다 작고, 커버 영역의 두께를 Tc라고 할 때, 9um≤Tc≤25um이고, Tc/Dc≥55인 것을 특징으로 하며, 본 발명에 따른 적층 세라믹 캐패시터는 내습 특성이 우수할 수 있다. The present invention is a multilayer ceramic electronic component, and relates to a method of manufacturing the same, the mean diameter (D c) is smaller than the average diameter of the inner ceramic grain active region (D a), the thickness of the cover region within the ceramic grains covered region T c when called, the 9um≤T c ≤25um, characterized in that the T c / D c ≥55, a multilayer ceramic capacitor according to the present invention can be excellent in moisture resistance characteristics.

Description

적층 세라믹 전자 부품 및 그 제조 방법{Multilayered ceramic electronic component and fabricating method thereof}TECHNICAL FIELD [0001] The present invention relates to a multilayer ceramic electronic component and a fabrication method thereof,

발명은 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic electronic component and a manufacturing method thereof.

최근, 전자제품, IT 및 A/V 등 제품의 소형화 및 고기능화의 요구에 따라 전자 부품 또한 소형화 및 고기능화가 요구되고 있으며, 이에 부합하여 적층 세라믹 전자 부품에 대한 수요가 증대되고 있다. 적층 세라믹 전자 부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, 휴대폰 등의 부품으로 널리 사용되고 있다.2. Description of the Related Art In recent years, as electronic products, IT, and A / V products have become smaller and more sophisticated, there has been a demand for miniaturization and high functionality of electronic components. Accordingly, demand for multilayer ceramic electronic components is increasing. Multilayer ceramic electronic parts are widely used as components of computers and mobile phones due to their small size, high capacity, and ease of mounting.

적층 세라믹 전자 부품에는 캐패시터, 인덕터, 바리스터 등이 있는데, 일반적으로 가장 널리 사용되는 수동형 소자인 적층형 세라믹 캐패시터도 소형화, 고용량화 및 고신뢰성의 제품들이 요구되고 있다.Multilayer ceramic electronic components include capacitors, inductors, varistors, and the like. In general, multilayer ceramic capacitors, which are passive elements that are the most widely used, are required to have miniaturized, high capacity and high reliability products.

적층 세라믹 캐패시터의 소형화 및 고용량화를 위해서는 세라믹 시트 및 내부 전극의 박막화 및 고적층화가 필요하며, 박막화 및 고적층화될수록 적층 세라믹 캐패시터 내부 전극의 체적율은 증가하고, 커버층의 두께는 감소한다. For the miniaturization and high capacity of the multilayer ceramic capacitor, it is necessary to thin the ceramic sheet and the internal electrode and to form a stable layer. As the layer becomes thinner and more stable, the volume ratio of the internal electrode of the multilayer ceramic capacitor increases and the thickness of the cover layer decreases.

커버층의 두께가 감소함에 따라 외부로부터 수분 등이 침투할 수 있어 적층 세라믹 캐패시터의 내습 특성이 저하될 수 있다. As the thickness of the cover layer decreases, moisture or the like may permeate from the outside, and the moisture resistance characteristic of the multilayer ceramic capacitor may be deteriorated.

본 발명은 내습 특성이 우수한 적층 세라믹 부품 및 그 제조 방법을 제공하고자 한다.The present invention is intended to provide a multilayer ceramic part excellent in moisture resistance characteristics and a method of manufacturing the same.

본 발명의 일 실시 형태는 세라믹 본체; 상기 세라믹 본체의 외부면에 형성된 외부 전극; 및 상기 세라믹 본체 내에 세라믹 층을 사이에 두고 적층 배치된 내부 전극;을 포함하고, 상기 세라믹 본체는 최상 내부 전극에서부터 최하 내부 전극까지의 액티브 영역 및 상기 액티브 영역의 상하에 접하는 커버 영역을 포함하고, 상기 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 상기 액티브 영역 내 세라믹 그레인의 평균 직경(Da)보다 작고, 상기 커버 영역의 두께를 Tc라고 할 때, 9um≤Tc≤25um이고, Tc/Dc≥55인 적층 세라믹 전자 부품일 수 있다.One embodiment of the present invention is a ceramic body comprising: a ceramic body; An external electrode formed on an outer surface of the ceramic body; And an inner electrode laminated in the ceramic body with a ceramic layer interposed therebetween, wherein the ceramic body includes an active region from the uppermost inner electrode to the lowermost inner electrode and a cover region contacting the upper and lower sides of the active region, smaller than the average diameter (D a) of the mean diameter (D c) is the active region within the ceramic grains of the ceramic grains within the coverage area, when referred to the thickness of the cover region T c, and c 9um≤T ≤25um, Lt; RTI ID = 0.0 > Tc / Dc < / RTI >

상기 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경일 수 있다. The average diameter (D c ) of the ceramic grains in the cover region may be an average diameter in the thickness direction.

1.1≤Da/Dc≤4.4 일 수 있다.1.1? D a / D c? 4.4.

상기 세라믹 본체는 유전 재료를 포함할 수 있고, 상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다. The ceramic body may comprise a dielectric material, and the dielectric material may comprise barium titanate or strontium titanate.

상기 내부 전극의 적층수는 250 이상일 수 있다.The number of stacked internal electrodes is 250 Or more.

상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.The internal electrode may include at least one selected from the group consisting of nickel, palladium, and alloys thereof.

상기 외부 전극은 니켈, 니켈 합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
The external electrode may include at least one selected from the group consisting of nickel, a nickel alloy, and palladium.

본 실시 형태의 다른 측면은 복수의 내부 전극이 적층된 내부 전극 적층부를 포함하는 세라믹 본체; 및 상기 세라믹 본체의 외부에 형성된 외부 전극;을 포함하고, 상기 세라믹 본체 중 상기 내부 전극 적층부의 외부인 상부와 하부 커버부의 각각의 두께는(Tc)는 9~25um이고, 상기 내부 전극 적층부의 외부 영역의 세라믹 그레인 평균 직경(Dc)은 상기 내부 전극 적층부의 내부 영역의 세라믹 그레인의 평균 직경(Da)보다 작고, Tc/Dc≥55인 적층 세라믹 전자 부품일 수 있다. Another aspect of the present embodiment is a ceramic body including an internal electrode laminated portion in which a plurality of internal electrodes are laminated; And an outer electrode formed on the outer surface of the ceramic body, wherein a thickness (T c ) of each of the upper and lower cover portions, which are outside the inner electrode laminate portion, of the ceramic body is 9 to 25 μm, The ceramic grain average diameter (D c ) of the region is smaller than the average diameter (D a ) of the ceramic grains in the internal region of the internal electrode laminate portion, and T c / D c ≥55.

상기 내부 전극 적층부는 이웃하는 내부 전극은 서로 반대 방향으로 인출될 수 있다. The inner electrode stacking portion can draw adjacent inner electrodes in opposite directions.

상기 외부 영역은 상기 내부 전극 적층부의 내부 전극 적층 방향에 배치될 수 있다.And the outer region may be disposed in the inner electrode stacking direction of the inner electrode laminate portion.

상기 외부 영역의 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경일 수 있다. The average diameter (D c ) of the ceramic grains in the outer region may be an average diameter in the thickness direction.

1.1≤Da/Dc≤4.4 일 수 있다. 1.1? D a / D c? 4.4.

상기 세라믹 본체는 유전 재료를 포함할 수 있고, 상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.The ceramic body may comprise a dielectric material, and the dielectric material may comprise barium titanate or strontium titanate.

상기 내부 전극의 적층수는 250 이상일 수 있다.The number of stacked internal electrodes may be 250 or more.

상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다. The internal electrode may include at least one selected from the group consisting of nickel, palladium, and alloys thereof.

상기 외부 전극은 니켈, 니켈합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
The external electrode may include at least one selected from the group consisting of nickel, a nickel alloy, and palladium.

본 발명의 다른 실시 형태는 제1 세라믹 분말 및 상기 제1 세라믹 분말의 평균 입도의 1.1~4.4 배의 평균 입도를 가지는 제2 세라믹 분말을 마련하는 단계; 상기 제1 및 제2 세라믹 분말을 이용하여 각각 제1 및 제2 세라믹 그린 시트를 마련하는 단계; 상기 제2 세라믹 그린 시트 위에 내부 전극을 형성하는 단계; 상기 제1 세라믹 그린 시트를 적층하여 두께가 11~28um 인 상부 커버 및 하부 커버를 형성하는 단계; 내부 전극이 형성된 제2 세라믹 그린 시트를 목적으로 하는 층수만큼 적층하여 제2 세라믹 그린 적층체를 형성하는 단계; 및 상기 하부 커버, 상기 제2 세라믹 그린 적층체 및 상기 하부 커버를 적층하는 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.According to another embodiment of the present invention, there is provided a method for producing a ceramic powder, comprising the steps of: providing a first ceramic powder and a second ceramic powder having an average particle size of 1.1 to 4.4 times the average particle size of the first ceramic powder; Providing first and second ceramic green sheets using the first and second ceramic powders, respectively; Forming an internal electrode on the second ceramic green sheet; Stacking the first ceramic green sheets to form an upper cover and a lower cover having a thickness of 11 to 28 탆; Depositing a second ceramic green sheet having internal electrodes on a target number of layers to form a second ceramic green laminate; And laminating the lower cover, the second ceramic green laminate, and the lower cover.

상기 제1 및 제2 세라믹 분말을 마련하는 단계에서, 상기 제1 및 제2 세라믹 분말은 티탄산바륨 분말을 포함할 수 있다.In the step of preparing the first and second ceramic powders, the first and second ceramic powders may include barium titanate powder.

상기 내부 전극을 형성하는 단계에서, 상기 내부 전극은 도전성 페이스트를 인쇄하여 형성될 수 있다.In the step of forming the internal electrode, the internal electrode may be formed by printing a conductive paste.

상기 도전성 페이스트는 도전성 금속을 포함할 수 있고, 상기 도전성 금속은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.The conductive paste may include a conductive metal, and the conductive metal may include at least one selected from the group consisting of nickel, palladium, and alloys thereof.

본 발명에 의하면, 내습 특성이 우수한 적층 세라믹 전자 부품 및 그 제조 방법을 얻을 수 있다.According to the present invention, it is possible to obtain a multilayer ceramic electronic component having excellent moisture resistance characteristics and a manufacturing method thereof.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 사시도이다.
도 2는 도 1의 X-X'에 따른 단면도이다.
도 3은 도 2의 Y 부분의 확대도이다.
1 is a perspective view of a multilayer ceramic electronic component according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line X-X 'in Fig.
3 is an enlarged view of the Y portion in Fig.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. The embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
The shape and the size of the elements in the drawings may be exaggerated for clarity and the same elements are denoted by the same reference numerals in the drawings.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 사시도이다. 도 2는 도 1의 X-X' 따른 단면도이다. 도 3은 도 2의 Y 부분의 확대도이다.
1 is a perspective view of a multilayer ceramic electronic component according to an embodiment of the present invention. 2 is a cross-sectional view taken along line XX 'of FIG. 3 is an enlarged view of the Y portion in Fig.

도 1을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은 세라믹 본체(10), 세라믹 본체의 외부에 형성된 외부 전극(21, 22), 세라믹 본체의 내부에 적층 배치된 내부 전극(31, 32)를 포함할 수 있다.
1, a multilayer ceramic electronic device according to an embodiment of the present invention includes a ceramic body 10, external electrodes 21 and 22 formed on the outside of the ceramic body, internal electrodes 31, 32).

세라믹 본체(10)는 직육면체일 수 있으며, L 방향을 “길이 방향”, W 방향을 “폭 방향”, T 방향을 “두께 방향”이라 정의할 수 있다. 세라믹 본체(10)는 길이 방향의 양 단면(S1, S4), 폭 방향의 양 측면(S2, S5), 두께 방향의 상하면(S3, S6)을 가질 수 있다.The ceramic body 10 may be a rectangular parallelepiped, and the L direction may be defined as a "longitudinal direction", the W direction as a "width direction", and the T direction as a "thickness direction". The ceramic body 10 may have both end faces S1 and S4 in the longitudinal direction, both side faces S2 and S5 in the width direction and upper and lower faces S3 and S6 in the thickness direction.

세라믹 본체(10)는 세라믹으로 이루어지며, 상기 세라믹은 고유전율을 가지는 유전 재료일 수 있으며, 구체적으로는 티탄산바륨, 티탄산스트론튬을 포함할 수 있다.
The ceramic body 10 is made of ceramics, and the ceramic may be a dielectric material having a high dielectric constant, specifically, barium titanate, strontium titanate.

외부 전극(21, 22)은 세라믹 본체의 외부(S1, S4)에 마주 보고 형성될 수 있다. 외부 전극은 이웃하는 타면(S2, S3, S5, S6)의 일부로 연장되어 형성될 수 있고, 세라믹 본체에 대한 외부 전극의 고착력이 향상될 수 있다.
The external electrodes 21 and 22 may be formed facing the external portions S1 and S4 of the ceramic body. The outer electrode may be formed to extend to a portion of the neighboring other surfaces S2, S3, S5, and S6, and the bonding strength of the outer electrode to the ceramic body may be improved.

외부 전극 상에는 실장 용이성을 위하여 도금층이 형성될 수 있다. 외부전극(21, 22)은 도전성 금속으로 형성되며, 이에 제한되는 것은 아니나, 구리, 구리 합금, 니켈, 니켈 합금, 은, 팔라듐 등으로 이루어질 수 있다. 도금액 침투 등을 방지하기 위하여 글래스를 포함할 수 있다.A plating layer may be formed on the external electrode for ease of mounting. The external electrodes 21 and 22 are formed of a conductive metal and may be formed of copper, a copper alloy, nickel, a nickel alloy, silver, palladium or the like, though not limited thereto. And may contain glass to prevent penetration of the plating solution.

외부 전극(21, 22)은 세라믹 본체의 길이 방향의 양 측면(S1, S4)에 형성될 수 있다. 이때, 상기 외부 전극(21, 22)은 상기 세라믹 본체(10)의 일면에 노출되도록 형성된 내부 전극(31,32)과 전기적으로 접속되도록 형성될 수 있다.
The external electrodes 21 and 22 may be formed on both sides S1 and S4 in the longitudinal direction of the ceramic body. At this time, the external electrodes 21 and 22 may be electrically connected to the internal electrodes 31 and 32 exposed on one surface of the ceramic body 10.

내부 전극(31, 32)은 세라믹 본체(10)의 내부에 세라믹 층(11)을 사이에 두고 적층되어 형성될 수 있다. 내부 전극(31, 32)은 니켈 등의 도전성 금속을 포함할 수 있으며, 저온 소성을 행할 수 있다. 도전성 금속은 금, 은, 구리, 니켈, 백금, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
The internal electrodes 31 and 32 may be formed by laminating a ceramic layer 11 in the interior of the ceramic body 10. The internal electrodes 31 and 32 may include a conductive metal such as nickel and may be subjected to low-temperature firing. The conductive metal may include at least one selected from the group consisting of gold, silver, copper, nickel, platinum, palladium, and alloys thereof.

또한 내부 전극에는 티탄산바륨 등의 소결 온도가 높은 세라믹 공재를 첨가하여 소결 개시 온도를 높일 수도 있다. 내부 전극의 소결 온도가 세라믹 보다 낮기 때문에 내부 전극이 세라믹 보다 먼저 소결이 일어날 수 있다. 이로 인하여 내부 전극의 커버리지가 감소하여 용량 구현에 어려움이 있을 수 있는데, 이를 억제하기 위한 것이다.
The internal electrode may be provided with a ceramic sintered body having a high sintering temperature such as barium titanate to increase the sintering initiation temperature. Since the sintering temperature of the internal electrode is lower than that of the ceramic, the internal electrode may be sintered before the ceramic. This may reduce the coverage of the internal electrode, which may make it difficult to implement the capacitance.

내부 전극의 적층수는 250 이상일 수 있다. 전자 부품의 고용량화 경향에 따라 내부 전극의 적층수가 증가하고 있는데, 내부 전극의 적층수가 250 미만인 경우에는 고용량 구현에 어려움이 있을 수 있기 때문이다. 또한 고용량화를 위하여 내부 전극의 두께도 얇아질 수 있다.
The number of stacked internal electrodes may be 250 or more. This is because the number of internal electrodes to be stacked increases with the tendency to increase the capacity of electronic components. If the number of stacked internal electrodes is less than 250, it may be difficult to realize a high capacity. In addition, the thickness of the internal electrode may be reduced for high capacity.

도 2를 참조하면, 세라믹 본체(10)는 두께 방향으로 액티브 영역(A) 및 커버 영역(C)으로 구분될 수 있다. 커버 영역(C)은 액티브 영역(A)의 상하에 접하여 형성될 수 있다.
Referring to FIG. 2, the ceramic body 10 may be divided into an active region A and a cover region C in the thickness direction. The cover region (C) may be formed in contact with the upper and lower sides of the active region (A).

액티브 영역(A)은 내부 전극이 적층된 영역을 말하며, 최상 내부 전극(31a)에서부터 최하 내부 전극(32a)까지의 영역을 의미할 수 있다. 액티브 영역은 정전 용량의 구현에 기여할 수 있다.
The active area A refers to a region where the internal electrodes are stacked, and may refer to a region from the topmost internal electrode 31a to the lowermost internal electrode 32a. The active area can contribute to the implementation of the capacitance.

커버 영역(C)은 최상 내부 전극(31a)에서 세라믹 본체의 상면(S3)까지의 영역을 의미할 수 있다. 커버 영역은 용량 구현에 기여하지 않는다.
The cover region C may mean an area from the uppermost inner electrode 31a to the upper surface S3 of the ceramic body. The coverage area does not contribute to capacity implementation.

커버 영역(C)은 액티브 영역(A)의 상하에 형성될 수 있으며, 이를 각각 상부 커버 영역 및 하부 커버 영역이라 할 수 있다. 상부 및 하부 영역은 서로 대칭일 수 있다. 고용량화 경향에 따라 커버 영역의 두께(Tc)가 감소되는 추세이다.
The cover region C may be formed above and below the active region A and may be referred to as an upper cover region and a lower cover region, respectively. The upper and lower regions may be symmetrical to each other. And the thickness (T c ) of the cover region is decreased with increasing capacity.

본 실시 형태에 있어서, 커버 영역의 두께(Tc)는 소성 후 9~25um 일 수 있다.
In the present embodiment, the thickness (T c ) of the cover region may be 9 to 25 um after firing.

고용량화 경향에 따라 커버 영역의 두께(Tc)가 점점 감소할 수 있는데, 본 발명은 커버 영역의 두께(Tc)가 25um 이하인 경우 커버 영역(C) 및 액티브 영역(A)의 그레인 크기를 조절하여 내습 특성의 저하를 방지하고 신뢰성을 확보하기 위한 것이다.
According to the high capacity trend there is a thickness of the cover region (T c) can be reduced more and more, the invention is not more than the thickness of the cover region (T c) 25um control the grain size of the coverage area (C) and the active region (A) So as to prevent deterioration of the humidity resistance characteristic and ensure reliability.

하지만, 커버 영역의 두께(Tc)가 9um 보다 작은 경우에는 커버 영역의 두께(Tc)가 지나치게 얇기 때문에 커버 영역(C) 및 액티브 영역(A)의 그레인의 크기와 상관없이 내습 특성이 저하될 수 있다.
However, when the thickness Tc of the cover region is smaller than 9 mu, the thickness Tc of the cover region is excessively thin, so that the moisture resistance is degraded regardless of the size of the grains of the cover region C and the active region A. .

본 실시 형태에 있어서, 커버 영역(C) 내 세라믹 그레인의 평균 직경(Dc)은 액티브 영역(A) 내 세라믹 그레인의 평균 직경(Da)보다 작을 수 있다.
In the present embodiment, the average diameter D c of the ceramic grains in the cover region C may be smaller than the average diameter D a of the ceramic grains in the active region A.

커버 영역 그레인의 직경(Dc)을 액티브 영역 그레인의 직경(Da)보다 작게 한 이유는 다음과 같다.Grain size of the coverage area (D c) the reason for less than the diameter (D a) of the active region grain are as follows.

세라믹 분말은 표면적이 클수록 소결이 보다 낮은 온도에서 일어날 수 있다. 왜냐하면, 세라믹 분말의 표면적이 클수록 표면에너지가 높아 전체적으로 보면 에너지적으로 불안정한 상태에 있는 것이고 표면에너지를 낮춤으로써 보다 안정적인 상태로 이동하고자 하며, 이러한 점이 소결의 구동력(driving force)로 작용할 수 있기 때문이다.
The larger the surface area of the ceramic powder, the lower the sintering temperature can occur. This is because, as the surface area of the ceramic powder becomes larger, the surface energy becomes higher and the energy is unstable as a whole, and the surface energy is lowered to move to a more stable state, which can act as a driving force of the sintering .

액티브 영역(A)의 세라믹 분말과 커버 영역(C)의 세라믹 분말의 사이즈가 동일한 경우, 액티브 영역(A)의 내부 전극(31, 32), 액티브 영역(A)의 세라믹 층(11) 및 마진부(12), 그리고 커버 영역(C) 순으로 소결이 일어날 수 있다. 상기 소결 진행 순서는 개념적으로 구분한 것일 뿐 절대적인 것은 아니며, 실제로는 소결이 중첩되어 일어날 수 있다.
The internal electrodes 31 and 32 of the active area A and the ceramic layers 11 of the active area A and the margins of the ceramic layers of the active area A and the cover area C are the same when the sizes of the ceramic powder of the active area A and the ceramic powder of the cover area C are the same. The sintering may occur in the order of the first region 12, the second region 12, and the cover region C in this order. The order of the sintering is conceptual but is not absolute and may actually occur due to superposition of sintering.

내부 전극이 가장 먼저 소결이 일어나는 이유는 내부 전극으로 사용된 도전성 금속이 세라믹 분말에 비하여 소결 온도가 낮기 때문이다. The reason why the internal electrode is sintered first is that the sintering temperature of the conductive metal used as the internal electrode is lower than that of the ceramic powder.

다음으로 액티브 영역의 세라믹 층(11) 및 마진부에서 소결이 일어날 수 있는데, 이는 내부 전극의 소결 과정에서 내부 전극의 수축으로 인하여 내부 전극 사이의 세라믹 층에 압축 응력이 작용할 수 있고 이것이 소결 구동력으로 작용할 수 있기 때문이다. Next, the sintering may occur in the ceramic layer 11 and the margin portion of the active region, which may cause compression stress to act on the ceramic layer between the internal electrodes due to shrinkage of the internal electrode in the sintering process of the internal electrode, It can work.

마지막으로 커버 영역(C)에서 소결이 일어날 수 있다.
Finally, sintering may occur in the cover region (C).

상기와 같이 위치에 따라 소결 온도가 다르기 때문에 세라믹 본체의 내부에는 응력이 불균일하게 분포할 수 있으며, 이로 인하여 디라미네이션 및 크랙 등의 결함이 직접적으로 유발될 수 있다.
Since the sintering temperature differs depending on the position as described above, the stress can be unevenly distributed in the ceramic body, and defects such as delamination and cracks can be directly induced.

또한 이후의 공정을 거치면서 외부적 충격(열충격) 등에 의해 결함을 발생할 수 있는 잠재적 위험 인자로 작용할 수 있다. 초고용량 제품의 경우 내부 전극의 체적율 대비 커버 영역 두께의 비가 감소되고 있으며, 상기 문제는 더욱 심화될 수 있다.
In addition, it can serve as a potential risk factor for defects due to external impact (thermal shock) through the subsequent processes. The ratio of the volume ratio of the internal electrode to the thickness of the cover region is reduced in the case of an ultra-high-capacity product, and the above problem can be further exacerbated.

커버 영역(C)의 세라믹 분말의 입자 사이즈를 작게 하여 커버 영역의 소결 온도를 낮춤으로써 액티브 영역의 소결 온도의 차이를 감소시킬 수 있고, 이렇게 하여 세라믹 본체 내의 불균일한 응력 분포를 완화시킬 수 있다.
By reducing the particle size of the ceramic powder in the cover region (C) and lowering the sintering temperature of the cover region, it is possible to reduce the difference in sintering temperature of the active region, thereby alleviating the uneven stress distribution in the ceramic body.

결국, 커버 영역의 그레인 사이즈를 액티브 영역의 그레인 사이즈보다 작게 함으로써 디라미네이션 및 크랙의 발생을 억제할 수 있고, 추후 열충격을 받더라도 결함을 발생시킬 수 있는 잠재적 인자를 완화시킴으로써 내습 특성을 향상시킬 수 있다.
As a result, by making the grain size of the cover region smaller than the grain size of the active region, it is possible to suppress the occurrence of delamination and cracking, and it is possible to improve the moisture resistance characteristic by alleviating potential factors that may cause defects even after the thermal shock is applied .

구체적으로, 커버 영역 그레인의 직경(Dc) 대비 액티브 영역 그레인의 직경(Da)의 비율(Da/Dc)은 1.1~4.4 일 수 있다.
Specifically, the ratio of the diameter (D c) compared to the diameter of the active region grain (D a) of the cover region grain (D a / D c) may be 1.1 ~ 4.4.

Da/Dc가 1.1보다 작으면 액티브 영역 및 커버 영역에 사용된 세라믹 분말 입자의 크기도 비슷할 수 있다. 따라서 액티브 영역 및 커버 영역 간의 응력 분포의 불균일성이 여전히 존재할 수 있어 디라미네이션 및 크랙이 발생할 수 있고, 내습 특성 향상의 효과가 미미하다.
When D a / D c is less than 1.1, the sizes of the ceramic powder particles used in the active area and the cover area may be similar. Therefore, there may still be non-uniformity of the stress distribution between the active region and the cover region, so that delamination and cracks may occur, and the effect of improving the moisture resistance is insignificant.

Da/Dc가 4.4보다 크면 액티브 영역에 사용된 세라믹 분말 입자의 크기가 커버 영역에 이용된 세라믹 분말 입자의 크기보다 지나치게 클 수 있어 오히려 커버 영역 및 액티브 영역 간의 응력 불균형이 더 심해질 수 있다. 액티브 영역보다 커버 영역의 소결이 더 빨리 이루어질 수 있기 때문이다.
If D a / D c is larger than 4.4, the size of the ceramic powder particles used in the active region may be excessively larger than the size of the ceramic powder particles used in the cover region, so that the stress imbalance between the cover region and the active region may become worse. This is because the sintering of the cover region can be performed more quickly than the active region.

세라믹 그레인의 평균 직경(Dc, Da)은 주사전자현미경(SEM)로 추출된 커버 영역(C) 또는 액티브 영역(A)의 단면 사진을 분석하여 측정할 수 있다. 예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 그레인의 평균 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 세라믹 그레인의 평균 직경(Dc, Da)을 측정할 수 있다.
The average diameter (D c , D a ) of the ceramic grains can be measured by analyzing a cross-sectional photograph of the cover region (C) or the active region (A) extracted by a scanning electron microscope (SEM). For example, the mean diameter (D c , D a ) of ceramic grains can be measured using grain size measurement software that supports the standard method of measuring the average size of grain as specified in the American Society for Testing and Materials (ASTM) E112 have.

커버 영역 및 액티브 영역에서 그레인을 30개 이상 포함하는 영역을 샘플링하고, 상기 방법을 이용하여 그레인의 평균 직경을 이용하여 측정할 수 있다. 구체적으로는 세라믹 본체(10)의 폭 방향(W 방향) 3등분 부분 중 중앙부에서의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 상기 샘플링을 할 수 있다.
The area including at least 30 grains in the cover area and the active area can be sampled and the average diameter of the grain can be measured using the above method. Concretely, the length in the central portion and the cross-section in the thickness direction (LT section) of the triangular section of the ceramic body 10 in the width direction (W direction) are scanned by an SEM (Scanning Electron Microscope) can do.

커버 영역 그레인의 두께 방향 평균 직경(Dc) 대비 커버 영역의 두께(Tc)는 55 이상일 수 있다(Tc/Dc≥55). 즉 커버 영역에 있어서 두께 방향으로 배열된 그레인의 개수는 55개 이상일 수 있다. The thickness (T c ) of the cover region to the average diameter in the thickness direction (D c ) of the cover region grain may be 55 or more (T c / D c ≥ 55). That is, the number of grains arranged in the thickness direction in the cover region may be 55 or more.

커버 영역 그레인의 두께 방향 평균 직경(Dc)은 커버 영역에서 그레인의 두께 방향 직경을 측정하여 합한 값을 그레인의 개수로 나눈 값으로 정의할 수 있다. 구체적으로는 세라믹 본체(10)의 폭 방향(W 방향) 3등분 부분 중 중앙부에서의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서, 길이 방향 3등분 부분 중 중앙부를 등간격으로 10 등분한 각 지점에서 측정할 수 있다. The thickness direction average diameter (D c ) of the cover region grains can be defined as a value obtained by dividing the sum of the thickness direction diameters of the grains in the cover region by the number of grains. Concretely, the length in the central portion and the cross-section in the thickness direction (LT cross-section) of the widthwise (W direction) three-part portions of the ceramic body 10 are scanned by a scanning electron microscope (SEM) It can be measured at each of the equally spaced 10 points of the center of the triplet.

커버 영역의 두께(Tc)는 평균값일 수 있다. 구체적으로는 세라믹 본체(10)의 폭 방향(W 방향) 3등분 부분 중 중앙부에서의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서, 길이 방향 3등분 부분 중 중앙부를 등간격으로 10 등분한 각 지점에서 측정한 커버 영역의 두께의 평균값을 커버 영역의 두께(Tc)로 할 수 있다.The thickness (T c ) of the cover region may be an average value. Concretely, the length in the central portion and the cross-section in the thickness direction (LT cross-section) of the widthwise (W direction) three-part portions of the ceramic body 10 are scanned by a scanning electron microscope (SEM) The average value of the thicknesses of the cover regions measured at each of the three equally divided portions equally spaced at equal intervals from the central portion can be defined as the thickness (T c ) of the cover region.

상기 커버 영역의 두께(Tc)를 그레인의 두께 방향 직경(Dc)으로 나눈 값(Tc/Dc)을 커버 영역의 두께 방향 그레인의 수로 정의할 수 있다.
(T c / D c ) obtained by dividing the thickness (T c ) of the cover region by the thickness direction diameter (D c ) of the grain can be defined as the number of grains in the thickness direction of the cover region.

커버 영역에 두께 방향 그레인의 개수가 많을수록 내습 특성이 우수할 수 있다. 외부로부터 세라믹 본체 내부로의 수분 침투는 그레인 내부보다 그레인 바운더리(grain boundary)를 통하여 이루어지는데, 그레인의 개수가 많을수록 침투 경로가 길어질 수 있기 때문이다.
The greater the number of grains in the thickness direction in the cover region, the better the moisture resistance can be. Moisture penetration from the outside into the inside of the ceramic body is performed through the grain boundary rather than inside the grain. The larger the number of grains, the longer the penetration path becomes.

본 실시 형태의 다른 측면은 복수의 내부 전극이 적층된 내부 전극 적층부(A)를 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10)의 외부에 형성된 외부 전극(21, 22);을 포함하고, 상기 세라믹 본체(10) 중 상기 내부 전극 적층부(A)의 외부 영역(C)의 두께는(Tc)는 9~25um이고, 상기 내부 전극 적층부(A)의 외부 영역(C)의 세라믹 그레인 평균 직경(Dc)은 상기 내부 전극 적층부(A)의 내부 영역의 세라믹 그레인의 평균 직경(Da)보다 작고, Tc/Dc≥55인 적층 세라믹 전자 부품일 수 있다.
Another aspect of the present embodiment includes a ceramic body 10 including an internal electrode laminate portion A in which a plurality of internal electrodes are laminated; And external electrodes 21 and 22 formed outside the ceramic body 10. The thickness of the external region C of the internal electrode stacking portion A of the ceramic body 10 is preferably set to satisfy a relationship of T c ) it was 9 ~ 25um, and the ceramic grain average diameter of the outer area (C) of the inner electrode layers of the (a) (D c) is the average diameter (D of the ceramic grain in the inside area of the internal electrode layers of the (a) a ) and T c / D c > / = 55.

세라믹 본체(10)는 내부 전극 적층부(A) 및 세라믹 본체(10)의 두께 방향 상하에 형성된 외부 영역(C)으로 구분할 수 있다. 내부 전극 적층부(A)는 세라믹 본체(10) 중 내부 전극(31, 32)이 적층된 영역을 의미할 수 있다. 내부 전극 적층부(A) 내의 이웃하는 내부 전극(31, 32)은 서로 반대 방향으로 인출될 수 있으며, 서로 반대 극성의 전기가 인가될 수 있다.
The ceramic body 10 can be divided into an internal electrode laminate portion A and an external region C formed above and below the ceramic body 10 in the thickness direction. The internal electrode laminate portion A may mean a region where the internal electrodes 31 and 32 of the ceramic body 10 are laminated. The neighboring internal electrodes 31 and 32 in the internal electrode stacking portion A can be drawn out in opposite directions and electricity having the opposite polarity can be applied.

내부 전극 적층부(A)의 상하에 외부 영역(C)이 형성될 수 있다. 즉 외부 영역(C)은 내부 전극 적층부(A)의 내부 전극 적층 방향에 배치될 수 있다.
An outer region C may be formed on the upper and lower portions of the internal electrode laminate portion A. [ That is, the outer region C may be arranged in the direction of stacking the inner electrodes of the inner electrode laminate portion A.

상기 외부 영역의 세라믹 그레인의 평균 직경(Dc)은 적층 방향의 평균 직경일 수 있다.The average diameter (D c ) of the ceramic grains in the outer region may be an average diameter in the laminating direction.

1.1≤Da/Dc≤4.4 일 수 있다.1.1? D a / D c? 4.4.

상기 세라믹 본체는 유전 재료를 포함할 수 있다.The ceramic body may comprise a dielectric material.

상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.The dielectric material may comprise barium titanate or strontium titanate.

상기 내부 전극의 적층수는 250 이상일 수 있다.The number of stacked internal electrodes may be 250 or more.

상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.The internal electrode may include at least one selected from the group consisting of nickel, palladium, and alloys thereof.

상기 외부 전극은 니켈, 니켈 합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
The external electrode may include at least one selected from the group consisting of nickel, a nickel alloy, and palladium.

기타 세라믹 본체, 내부 전극, 외부 전극 등에 관한 사항은 앞에서 설명한 바와 동일하다.
Other ceramic bodies, internal electrodes, external electrodes, etc. are the same as described above.

본 발명의 다른 실시 형태는 제1 세라믹 분말 및 상기 제1 세라믹 분말의 평균 입도의 1.1~4.4 배의 평균 입도를 가지는 제2 세라믹 분말을 마련하는 단계; 상기 제1 및 제2 세라믹 분말을 이용하여 각각 제1 및 제2 세라믹 그린 시트를 마련하는 단계; 상기 제2 세라믹 그린 시트 위에 내부 전극을 형성하는 단계; 상기 제1 세라믹 그린 시트를 적층하여 두께가 11~28um 인 상부 커버 및 하부 커버를 형성하는 단계; 내부 전극이 형성된 제2 세라믹 그린 시트를 목적으로 하는 층수만큼 적층하여 제2 세라믹 그린 적층체를 형성하는 단계; 및 상기 하부 커버, 상기 제2 세라믹 그린 적층체 및 상기 하부 커버를 적층하는 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
According to another embodiment of the present invention, there is provided a method for producing a ceramic powder, comprising the steps of: providing a first ceramic powder and a second ceramic powder having an average particle size of 1.1 to 4.4 times the average particle size of the first ceramic powder; Providing first and second ceramic green sheets using the first and second ceramic powders, respectively; Forming an internal electrode on the second ceramic green sheet; Stacking the first ceramic green sheets to form an upper cover and a lower cover having a thickness of 11 to 28 탆; Depositing a second ceramic green sheet having internal electrodes on a target number of layers to form a second ceramic green laminate; And laminating the lower cover, the second ceramic green laminate, and the lower cover.

제1 세라믹 분말 입자는 제2 세라믹 분말 입자보다 사이즈가 작을 수 있다. 구체적으로는 제2 세라믹 분말 입자의 평균 입경은 제1 세라믹 분말 입자의 평균 입경의 1.1~4.4배가 바람직하다. The first ceramic powder particles may be smaller in size than the second ceramic powder particles. Specifically, the average particle diameter of the second ceramic powder particles is preferably 1.1 to 4.4 times the average particle diameter of the first ceramic powder particles.

소결 후 커버 영역의 그레인 직경 대비 액티브 영역의 그레인 직경의 비율도 1.1~4.4 범위로 조절할 수 있다. 소결을 거친 제1 및 제2 세라믹 그레인의 직경은 각각 소결 전의 제1 및 제2 세라믹 분말 입자보다 더 커질 수는 있지만, 제1 및 제2 세라믹 분말 입자가 함께 소결되기 때문에 그 비율은 크게 변하지 않을 수 있다.
The ratio of the grain diameter of the active region to the grain diameter of the cover region after sintering can also be adjusted in the range of 1.1 to 4.4. The diameters of the sintered first and second ceramic grains may be larger than those of the first and second ceramic powder before sintering, respectively. However, since the first and second ceramic powder particles are sintered together, .

제1 세라믹 분말은 커버 영역용 세라믹 시트를 마련하는데 사용되고, 제2 세라믹 분말은 액티브 영역용 세라믹 시트를 마련하는데 사용될 수 있다. The first ceramic powder may be used to prepare a ceramic sheet for a cover region, and the second ceramic powder may be used to prepare a ceramic sheet for an active region.

제1 세라믹 분말에 유기 용매, 바인더 등을 혼합한 후 이를 볼 밀링 등을 통하여 세라믹 슬러리를 제조하고, 닥터 블레이드 등의 방법을 통하여 제1 세라믹 그린 시트를 제조할 수 있다.A first ceramic green sheet can be prepared by mixing a first ceramic powder with an organic solvent, a binder and the like, preparing a ceramic slurry through ball milling or the like, and using a doctor blade or the like.

상기와 마찬가지 방법을 이용하여 제2 세라믹 분말로 제2 세라믹 그린 시트를 제조할 수 있다.A second ceramic green sheet can be produced from the second ceramic powder by the same method as described above.

제1 및 제2 세라믹 분말은 티탄산바륨 분말을 포함할 수 있다. 티탄산바륨은 높은 유전율을 가지며, 전하를 축적하도록 유도하여 고용량의 캐패시터를 구현할 수 있다.
The first and second ceramic powders may comprise barium titanate powder. Barium titanate has a high dielectric constant and can induce charge accumulation to realize high capacity capacitors.

제2 세라믹 그린 시트 상에는 도전성 페이스트를 인쇄하여 내부 전극을 형성할 수 있다. 반면에 제1 세라믹 그린 시트 상에는 내부 전극을 형성하지 않을 수 있다.On the second ceramic green sheet, a conductive paste may be printed to form an internal electrode. On the other hand, the internal electrode may not be formed on the first ceramic green sheet.

도전성 페이스트는 도전성 금속을 포함할 수 있으며, 구체적으로 도전성 금속은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다. The conductive paste may include a conductive metal. Specifically, the conductive metal may include at least one selected from the group consisting of nickel, palladium, and alloys thereof.

금, 은, 백금, 팔라듐 등은 비싸지만 안정적이어서 대기 중 소결이 가능하지만, 니켈, 구리 등은 저렴하지만 소결시 산화될 수 있어 환원 분위기에서의 소결이 필요할 수 도 있다.Gold, silver, platinum, palladium and the like are expensive but stable and can be sintered in the atmosphere, but nickel and copper are inexpensive but can be oxidized during sintering, so sintering in a reducing atmosphere may be necessary.

도전성 금속은 내부 전극에 도전성을 부여할 수 있는 것이면 족하며, 상기 예에 한정되는 것은 아니다.
The conductive metal may be any as long as it can impart conductivity to the internal electrode, and is not limited to the above example.

제1 세라믹 그린 시트를 적층하여 상부 커버 및 하부 커버를 형성할 수 있다. 소결 수축을 고려하면 상부 커버 및 하부 커버의 두께는 11~28um가 바람직하다. 이로써 소결 후에 커버 영역의 두께는 9~25um 가 될 수 있다.
The first ceramic green sheets may be laminated to form the upper cover and the lower cover. Considering sintering shrinkage, the thickness of the upper cover and the lower cover is preferably 11 to 28 탆. As a result, the thickness of the cover region after sintering can be from 9 to 25 mu m.

내부 전극이 형성된 제2 세라믹 그린 시트를 적층하여 제2 세라믹 그린 적층체를 형성할 수 있다. 내부 전극의 적층수를 250 이상으로 고용량을 구현할 수 있다. 제2 세라믹 그린 적층체는 추후 액티브 영역을 형성할 수 있다.
The second ceramic green sheets having the internal electrodes formed thereon may be laminated to form the second ceramic green laminate. It is possible to realize a high capacity of 250 or more as the number of internal electrodes stacked. The second ceramic green laminate can form an active region later.

하부 커버, 제2 세라믹 그린 적층체 및 상부 커버를 적층하여 최종 그린 적층체를 형성할 수 있다.
The bottom cover, the second ceramic green laminate and the top cover may be laminated to form the final green laminate.

상기 그린 적층체를 절단, 가소, 소결 공정을 거쳐 소결 칩을 제조하고, 상기 소결 칩의 외부에 도전성 페이스트로 디핑 방식에 의하여 외부 전극을 형성하고 이를 베이킹 함으로서 적층 세라믹 전자 부품을 제조할 수 있다.
The green laminate is subjected to cutting, firing, and sintering processes to produce a sintered chip. An external electrode is formed on the outside of the sintered chip with a conductive paste by a dipping method and baked to produce a multilayer ceramic electronic device.

이하에서는 실시예 및 비교예를 참조하여, 본 발명에 대하여 상세하게 설명한다.
Hereinafter, the present invention will be described in detail with reference to examples and comparative examples.

실시예에 따른 적층 세라믹 캐패시터는 다음과 같이 마련하였다.
The multilayer ceramic capacitor according to the embodiment was prepared as follows.

우선, 액티브 영역의 그레인 사이즈를 다양하게 하기 위하여 티탄산바륨 분말은 평균 입도가 0.05~3㎛ 범위 내에서 적절한 것을 채택 사용하였다. First, in order to vary the grain size of the active region, the barium titanate powder is employed in an appropriate range within an average grain size of 0.05 to 3 mu m.

상기 티탄산바륨 분말에 유기 용매로서 에탄올, 바인더로서 폴리비닐부티랄을 혼합한 후, 이를 볼밀링하여 세라믹 슬러리를 제조하고, 이를 이용하여 액티브 영역용 세라믹 그린 시트를 제조하였다.
The barium titanate powder was mixed with ethanol as an organic solvent and polyvinyl butyral as a binder, followed by ball milling to prepare a ceramic slurry, and a ceramic green sheet for an active area was prepared using the ceramic slurry.

또한, 커버 영역의 그레인 사이즈를 다양하게 하기 위하여 티탄산바륨 분말은 평균 입도가 0.05~3㎛ 범위 내에서 적절한 것을 채택하여 커버 영역용 세라믹 그린 시트를 제조하였다.
In order to vary the grain size of the cover region, the barium titanate powder was suitably used in the range of 0.05 to 3 mu m in average particle size to prepare a ceramic green sheet for a cover region.

다음으로, 액티브 영역용 세라믹 시트에는 니켈 금속을 포함하는 도전성 페이스트를 이용하여 내부 전극을 인쇄하였다.
Next, the internal electrode was printed on the ceramic sheet for the active area using a conductive paste containing nickel metal.

다음으로, 상부 커버 영역용 세라믹 시트를 3~8장, 액티브 영역용 세라믹 시트를 250장, 하부 커버 영역용 세라믹 시트를 3~8장 순서대로 적층한 후, 그린 적층체를 85℃에서 1000kgf/cm2 압력으로 등압 압축성형(isostatic pressing) 하였다.
Next, 3 to 8 ceramic sheets for the upper cover region, 250 ceramic sheets for the active region, and 3 to 8 ceramic sheets for the lower cover region were laminated in this order, and then the green laminate was laminated at 85 kg / cm < 2 > under isostatic pressing.

압착된 세라믹 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 230℃, 60시간 유지하여 탈바인더를 진행하였다. 이후, 950~1200℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10atm의 산소 분압 하에서 소성하였다.
The pressed ceramic laminate was cut into individual chips, and the cut chips were held at 230 캜 for 60 hours in an air atmosphere to carry out the binder removal. Then, the internal electrodes were fired at 950 to 1200 ° C under an oxygen partial pressure of 10 -11 to 10 -10 atm lower than the Ni / NiO equilibrium oxygen partial pressure so that the internal electrodes were not oxidized.

소성 칩의 외부면을 연마한 후, 소성 칩을 외부 전극용 도전성 페이스트에 디핑한 후 베이킹하여 외부 전극을 형성하였다. 외부 전극용 도전성 페이스트는 구리 분말에 글래스 및 바인더 등을 첨가하여 제조하였다. 외부 전극 표면에는 전기 도금에 의하여 주석 도금층을 형성하였다.
After polishing the outer surface of the fired chip, the fired chip was dipped in a conductive paste for an external electrode and then baked to form an external electrode. The conductive paste for the external electrode was prepared by adding glass and a binder to the copper powder. A tin plating layer was formed on the surface of the external electrode by electroplating.

비교예의 적층 세라믹 전자 부품은 실시예의 경우와 동일한 방법에 의하여 제조하였으며, 다만 커버 영역의 두께(Tc), 커버 영역 및 액티브 영역에 사용된 티탄산분말의 평균 입도를 다르게 하였다.
The multilayer ceramic electronic component of the comparative example was manufactured by the same method as that of the embodiment except that the average particle size of the titanic acid powder used in the cover region (T c ), the cover region and the active region was made different.

상기의 방법으로 제조된 세라믹 캐패시터에 대하여 내습 부하 시험을 실시하고, 내습 부하 시험 전후에 절연 저항(IR)을 측정하여 신뢰성을 평가하였다.
The moisture resistance load test was performed on the ceramic capacitor manufactured by the above method, and the reliability was evaluated by measuring the insulation resistance (IR) before and after the humidity resistance load test.

내습 부하 시험은 온도 40±2℃, 습도 90~95% RH의 상태에서 정격 전압 1.5Vr에 대해 500(+12/-0)hr 동안 인가하고 충/방전 전류는 50mA 이하로 하였다.
The humidity resistance load test was performed for 500 (+12 / -0) hr at a rated voltage of 1.5Vr in a state of a temperature of 40 ± 2 ° C and a humidity of 90 to 95% RH, and the charge / discharge current was made 50 mA or less.

절연 저항(IR, Insulation Resistance)은 내습 부하 시험 전후에 150℃(+0/-10)℃에서 1 시간 동안 열처리하고, 24(±2) 시간 동안 상온에 방치한 후에 측정하였다.
The insulation resistance (IR) was measured before and after the humidity resistance test, after heat treatment at 150 ° C (+ 0 / -10 ° C) for 1 hour and at room temperature for 24 (± 2) hours.

제품의 규격을 고려하여, 내습 부하 시험 전의 절연 저항이 50MΩ 이상, 내습 부하 시험 후의 절연 저항이 3.5 MΩ 이상인 것을 양호로 판정하였다.
It was judged that the insulation resistance before the moisture resistance load test was 50 M OMEGA or more and the insulation resistance after the moisture resistance load test was 3.5 M OMEGA or more in consideration of the specifications of the product.

내습 부하 시험을 마친 시료를 몰딩한 후 이를 폴리싱한 단면에 대하여 SEM 사진을 촬영하고, 이를 기초로 커버 영역의 두께(Tc), 커버 영역 및 액티브 영역의 세라믹 그레인 직경(Dc, Da)을 측정하였다.
(T c ) of the cover region, the ceramic grain diameter (D c , D a ) of the cover region and the active region, and the thickness Were measured.

표 1~5에는 커버 영역의 두께(Tc)가 각각 6um, 9um, 15um, 25um, 35um인 경우에 대하여 나타내었다.Tables 1 to 5 show the case where the thickness Tc of the cover region is 6um, 9um, 15um, 25um, and 35um, respectively.

구분division Tc
(um)
T c
(um)
Dc
(nm)
D c
(nm)
Tc/Dc T c / D c Da
(nm)
D a
(nm)
Da/Dc D a / D c IR(MΩ)IR (MΩ)
내습 전Invasion before 내습 후After the invasion 판정Judgment 비교예 1Comparative Example 1 66 6060 100100 6666 1.11.1 2323 1.21.2 불량Bad 비교예 2Comparative Example 2 66 109109 5555 218218 2.02.0 3232 0.60.6 불량Bad 비교예 3Comparative Example 3 66 120120 5050 528528 4.44.4 2626 1.71.7 불량Bad

구분division Tc
(um)
T c
(um)
Dc
(nm)
D c
(nm)
Tc/Dc T c / D c Da
(nm)
D a
(nm)
Da/Dc D a / D c IR(MΩ)IR (MΩ)
내습 전Invasion before 내습 후After the invasion 판정Judgment 비교예 4Comparative Example 4 99 9090 100100 8181 1.01.0 4242 1.81.8 불량Bad 실시예 1Example 1 99 9090 100100 9999 1.11.1 5959 4.84.8 양호Good 실시예 2Example 2 99 9090 100100 180180 2.02.0 7272 1515 양호Good 실시예 3Example 3 99 9090 100100 396396 4.44.4 6464 9.09.0 양호Good 비교예 5Comparative Example 5 99 9090 100100 414414 4.64.6 3636 2.12.1 불량Bad 비교예 6Comparative Example 6 99 164164 5555 147147 1.01.0 4242 1.81.8 불량Bad 실시예 4Example 4 99 164164 5555 180180 1.11.1 5858 8.48.4 양호Good 실시예 5Example 5 99 164164 5555 327327 2.02.0 6969 7.87.8 양호Good 실시예 6Example 6 99 164164 5555 720720 4.44.4 6262 1010 양호Good 비교예 7Comparative Example 7 99 164164 5555 753753 4.64.6 4848 1.71.7 불량Bad 비교예 8Comparative Example 8 99 180180 5050 162162 1.01.0 2525 3.23.2 불량Bad 비교예 9Comparative Example 9 99 180180 5050 198198 1.11.1 3838 3.43.4 불량Bad 비교예 10Comparative Example 10 99 180180 5050 360360 2.02.0 3636 3.23.2 불량Bad 비교예 11Comparative Example 11 99 180180 5050 792792 4.44.4 3232 2.02.0 불량Bad 비교예 12Comparative Example 12 99 180180 5050 828828 4.64.6 4848 2.42.4 불량Bad

구분division Tc
(um)
T c
(um)
Dc
(nm)
D c
(nm)
Tc/Dc T c / D c Da
(nm)
D a
(nm)
Da/Dc D a / D c IR(MΩ)IR (MΩ)
내습 전Invasion before 내습 후After the invasion 판정Judgment 비교예 13Comparative Example 13 1515 150150 100100 135135 1.01.0 2828 3.63.6 불량Bad 실시예 7Example 7 1515 150150 100100 165165 1.11.1 5353 4.64.6 양호Good 실시예 8Example 8 1515 150150 100100 300300 2.02.0 7272 6.56.5 양호Good 실시예 9Example 9 1515 150150 100100 660660 4.44.4 6464 6.86.8 양호Good 비교예 14Comparative Example 14 1515 150150 100100 690690 4.64.6 3232 0.80.8 불량Bad 비교예 15Comparative Example 15 1515 273273 5555 246246 1.01.0 4242 1.31.3 불량Bad 실시예 10Example 10 1515 273273 5555 300300 1.11.1 5959 5.85.8 양호Good 실시예 11Example 11 1515 273273 5555 546546 2.02.0 7979 9.29.2 양호Good 실시예 12Example 12 1515 273273 5555 12001200 4.44.4 7575 9.09.0 양호Good 비교예 16Comparative Example 16 1515 273273 5555 12551255 4.64.6 5353 2.12.1 불량Bad 비교예 17Comparative Example 17 1515 300300 5050 270270 1.01.0 5151 1.71.7 불량Bad 비교예 18Comparative Example 18 1515 300300 5050 330330 1.11.1 2323 0.60.6 불량Bad 비교예 19Comparative Example 19 1515 300300 5050 600600 2.02.0 3232 1.41.4 불량Bad 비교예 20Comparative Example 20 1515 300300 5050 13201320 4.44.4 3333 2.92.9 불량Bad 비교예 21Comparative Example 21 1515 300300 5050 13801380 4.64.6 4040 2.12.1 불량Bad

구분division Tc
(um)
T c
(um)
Dc
(nm)
D c
(nm)
Tc/Dc T c / D c Da
(nm)
D a
(nm)
Da/Dc D a / D c IR(MΩ)IR (MΩ)
내습 전Invasion before 내습 후After the invasion 판정Judgment 비교예 22Comparative Example 22 2525 250250 100100 225225 1.01.0 6262 3.23.2 불량Bad 실시예 13Example 13 2525 250250 100100 275275 1.11.1 7878 7.87.8 양호Good 실시예 14Example 14 2525 250250 100100 500500 2.02.0 5353 3.63.6 양호Good 실시예 15Example 15 2525 250250 100100 11001100 4.44.4 6868 6.26.2 양호Good 비교예 23Comparative Example 23 2525 250250 100100 11501150 4.64.6 4848 2.32.3 불량Bad 비교예 24Comparative Example 24 2525 455455 5555 409409 1.01.0 5252 1.41.4 불량Bad 실시예 16Example 16 2525 455455 5555 500500 1.11.1 7272 7.97.9 양호Good 실시예 17Example 17 2525 455455 5555 909909 2.02.0 7070 6.46.4 양호Good 실시예 18Example 18 2525 455455 5555 20002000 4.44.4 8181 7.97.9 양호Good 비교예 25Comparative Example 25 2525 455455 5555 20912091 4.64.6 3232 2.12.1 불량Bad 비교예 26Comparative Example 26 2525 500500 5050 450450 1.01.0 4242 2.02.0 불량Bad 비교예 27Comparative Example 27 2525 500500 5050 550550 1.11.1 3939 2.12.1 불량Bad 비교예 28Comparative Example 28 2525 500500 5050 10001000 2.02.0 3232 00 불량Bad 비교예 29Comparative Example 29 2525 500500 5050 22002200 4.44.4 4242 1.71.7 불량Bad 비교예 30Comparative Example 30 2525 500500 5050 23002300 4.64.6 2727 0.40.4 불량Bad

구분division Tc
(um)
T c
(um)
Dc
(nm)
D c
(nm)
Tc/Dc T c / D c Da
(nm)
D a
(nm)
Da/Dc D a / D c IR(MΩ)IR (MΩ)
내습 전Invasion before 내습 후After the invasion 판정Judgment 비교예 31Comparative Example 31 3535 636636 5555 573573 1.01.0 6767 8.38.3 양호Good 비교예 32Comparative Example 32 3535 636636 5555 700700 1.11.1 7272 7.27.2 양호Good 비교예 33Comparative Example 33 3535 636636 5555 12731273 2.02.0 7272 6.96.9 양호Good 비교예 34Comparative Example 34 3535 636636 5555 28002800 4.44.4 6464 7.07.0 양호Good 비교예 35Comparative Example 35 3535 636636 5555 29272927 4.64.6 6767 7.07.0 양호Good 비교예 36Comparative Example 36 3535 700700 5050 630630 1.01.0 5959 6.26.2 양호Good 비교예 37Comparative Example 37 3535 700700 5050 770770 1.11.1 6969 7.47.4 양호Good 비교예 38Comparative Example 38 3535 700700 5050 14001400 2.02.0 7474 8.08.0 양호Good 비교예 39Comparative Example 39 3535 700700 5050 30803080 4.44.4 6969 6.96.9 양호Good 비교예 40Comparative Example 40 3535 700700 5050 32203220 4.64.6 7575 7.57.5 양호Good

표 1은 커버 영역의 두께(Tc)가 6um인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과를 나타낸다.Table 1 shows a reliability evaluation result for a multilayer ceramic capacitor having a cover region thickness Tc of 6 mu.

표 1을 참조하면, 비교예 1~3 모두 Tc/Dc, Da/Dc의 값과 상관없이 절연 저항값이 규격치에 미달되어 불량임을 표시하고 있다. 이는 커버 영역의 두께가 지나치게 얇기 때문이다.
Referring to Table 1, in Comparative Examples 1 to 3, the insulation resistance value is below the standard value and is defective regardless of the values of Tc / Dc and Da / Dc. This is because the thickness of the cover region is too thin.

표 2는 커버 영역의 두께(Tc)가 9um인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과이다. Table 2 shows the reliability evaluation results of the multilayer ceramic capacitor having the cover region thickness Tc of 9 mu.

표 2를 참조하면, 실시예 1~3은 Tc가 9um, Tc/Dc가 100, Da/Dc가 1.1, 2.0, 4.4인 경우로서 신뢰성이 양호한 결과를 나타내고 있다. 결론적으로 Da/Dc가 1.1~4.4인 경우에 내습 특성이 양호하다. Referring to Table 2, in Examples 1 to 3, when the Tc was 9 袖 m, the Tc / Dc was 100, and the Da / Dc was 1.1, 2.0 and 4.4, the reliability was good. As a result, when Da / Dc is 1.1 to 4.4, the moisture resistance is good.

실시예 4~6의 경우도 실시예 1~3과 유사한 결과를 나타내고 있다.
The results of Examples 4 to 6 are also similar to those of Examples 1 to 3.

비교예 4는 Tc가 9um, Tc/Dc가 100, Da/Dc가 1.0인 경우로서 신뢰성 불량을 보이고 있다. 이는 커버 영역의 그레인 사이즈(Dc)와 액티브 영역의 그레인 사이즈(Da)가 비슷하여 커버 영역과 액티브 영역 간 소결 온도 차이로 인한 불균일한 응력 분포를 완화하는 효과가 미미하기 때문이다. In Comparative Example 4, the reliability is poor as Tc is 9 mu, Tc / Dc is 100, and Da / Dc is 1.0. This is because the grain size (Dc) of the cover region is similar to the grain size (Da) of the active region, and the effect of alleviating the uneven stress distribution due to the difference in sintering temperature between the cover region and the active region is insignificant.

비교예 6은 Tc가 9um, Tc/Dc가 164, Da/Dc가 1.0인 경우인데, 비교예 4의 경우와 마찬가지이다.
Comparative Example 6 is the case where Tc is 9 袖 m, Tc / Dc is 164, and Da / Dc is 1.0, which is the same as that of Comparative Example 4.

비교예 5는 Tc가 9um, Tc/Dc가 100, Da/Dc가 4.6인 경우로서 신뢰성 불량을 보이고 있다. 이는 커버 영역의 그레인 사이즈가 액티브 영역의 그레인 사이즈보다 지나치게 작아 오히려 커버 영역이 더 빨리 소결되고 이로 인하여 내부 응력 분포가 불균일함에 기인한다. In Comparative Example 5, the reliability was poor as Tc of 9 μm, Tc / Dc of 100, and Da / Dc of 4.6. This is because the grain size of the cover region is excessively smaller than the grain size of the active region and the cover region is sintered more quickly and the internal stress distribution is non-uniform.

비교예 7은 Tc가 9um, Tc/Dc가 164, Da/Dc가 4.6의 경우인데, 비교예 5의 경우와 마찬가지이다.
Comparative Example 7 is the case of Tc of 9 um, Tc / Dc of 164, and Da / Dc of 4.6, which is the same as that of Comparative Example 5.

비교예 8~12는 Tc가 9um, Tc/Dc가 50, Da/Dc가 0.9~4.6인 경우로서 모두 신뢰성 불량을 나타내고 있다. 이는 Da/Dc 값에 상관없이 Tc/Dc가 50으로서 작기 때문이다. 즉 Tc/Dc는 커버 영역에 존재하는 두께 방향의 그레인 평균 개수를 의미할 수 있는데, 그레인 개수가 55개보다 적어지면서 수분 침투의 경로가 짧아지기 때문이다.
In Comparative Examples 8 to 12, Tc was 9 袖 m, Tc / Dc was 50, and Da / Dc was 0.9 to 4.6, all indicating poor reliability. This is because Tc / Dc is as small as 50 regardless of the value of Da / Dc. That is, Tc / Dc can mean the average number of grains in the thickness direction existing in the cover region, because the number of grains is less than 55 and the path of moisture infiltration becomes shorter.

표 3 및 4는 각각 커버 영역의 두께(Tc)가 15um 및 25m인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과를 나타낸다. 표 3 및 4에 의하면 표 2의 경우와 비슷한 결과를 나타냄을 확인할 수 있다.
Tables 3 and 4 show the reliability evaluation results of the multilayer ceramic capacitor having the cover region thickness Tc of 15 mu m and 25 mu m, respectively. Tables 3 and 4 show that the results are similar to those of Table 2.

표 5는 커버 영역의 두께(Tc)가 35um인 적층 세라믹 캐패시터에 대한 신뢰성 평가 결과를 나타낸다.Table 5 shows a reliability evaluation result for a multilayer ceramic capacitor having a cover region thickness Tc of 35 mu.

표 5를 참조하면, 비교예 31~40은 Tc/Dc, Da/Dc의 값에 상관없이 모두 내습 특성 결과가 양호함을 나타내고 있다. 이는 커버 영역의 두께(Tc)가 충분히 두껍기 때문이다.
Referring to Table 5, Comparative Examples 31 to 40 show that the humidity resistance characteristic results are all good regardless of the values of Tc / Dc and Da / Dc. This is because the thickness Tc of the cover region is sufficiently thick.

상기 실험 결과로부터 다음과 같은 결론을 얻을 수 있다. The following conclusions can be drawn from the above experimental results.

첫째, 커버 영역의 두께가 25um 보다 두꺼우면 내습 특성이 우수하다.First, if the thickness of the cover region is larger than 25 um, the moisture resistance is excellent.

둘째, 커버 영역의 두께가 25um 이하가 되면서부터 커버 영역 및 액티브 영역 간의 소결 온도 차이로 인한 응력 분포의 불균일성으로 인하여 내습 특성이 저하되는 문제가 발생할 수 있다. Secondly, since the thickness of the cover region is less than 25 μm, the moisture resistance characteristic may be degraded due to non-uniformity of the stress distribution due to the sintering temperature difference between the cover region and the active region.

하지만, 커버 영역의 그레인 사이즈를 액티브 영역의 그레인 사이즈보다 작게 하고(1.1≤Da/Dc≤4.4), 커버 영역의 두께 방향 그레인 개수를 조절(Tc/Dc≥55)함으로써 내습 특성을 향상시킬 수 있다.
However, it is possible to improve the moisture resistance characteristic by making the grain size of the cover region smaller than the grain size of the active region (1.1? Da / Dc? 4.4) and adjusting the number of grains in the thickness direction of the cover region (Tc / Dc? 55) .

셋째, 커버 영역의 두께가 9um 보다 얇아지면 Da/Dc, Tc/Dc의 값을 조절하더라도 내습 특성을 향상시킬 수 없다.
Third, if the thickness of the cover area is thinner than 9 μm, the moisture resistance can not be improved even if the values of Da / Dc and Tc / Dc are adjusted.

본 발명에서 사용한 용어는 특정한 실시예를 설명하기 위한 것으로, 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다. The terms used in the present invention are intended to illustrate specific embodiments and are not intended to limit the invention. The singular presentation should be understood to include plural meanings, unless the context clearly indicates otherwise.

'포함하다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다.The word 'include' or 'having' mean that there is a feature, a number, a step, an operation, an element, or a combination thereof described in the specification, and does not exclude it.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. The present invention is not limited to the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

10: 세라믹 본체
11: 세라믹 층
21, 22: 외부 전극
31, 32: 내부 전극
31a: 최상 내부 전극
32a: 최하 내부 전극
Tc: 커버 영역의 두께
Dc: 커버 영역 그레인의 평균 직경
Da: 액티브 영역 그레인의 평균 직경
10: Ceramic body
11: Ceramic layer
21, 22: external electrode
31, 32: internal electrode
31a: Best internal electrode
32a: lowest inner electrode
T c : thickness of the cover area
D c : Average diameter of the cover region grain
D a : mean diameter of the active region grains

Claims (23)

세라믹 본체;
상기 세라믹 본체의 외부면에 형성된 외부 전극; 및
상기 세라믹 본체 내에 세라믹 층을 사이에 두고 적층 배치된 내부 전극;
을 포함하고,
상기 세라믹층은 제1 평균 입경(Da)을 갖는 제1 세라믹 그레인을 포함하며, 상기 제1 세라믹 그레인은 인접한 내부 전극의 대향면과 물리적으로 접촉하며,
상기 세라믹 본체는 최상 내부 전극에서부터 최하 내부 전극까지의 액티브 영역 및 상기 액티브 영역의 상부 또는 하부에 형성된 커버 영역을 포함하고,
상기 커버 영역은 제2 평균 직경(Dc)을 갖는 제2 세라믹 그레인을 포함하며,
상기 상부 또는 하부에 형성된 커버 영역 내 상기 제2 세라믹 그레인의 상기 평균 직경(Dc)은 상기 액티브 영역 내 상기 제1 세라믹 그레인의 상기 평균 직경(Da)보다 작고,
상기 커버 영역의 두께를 Tc라고 할 때, 9um≤Tc≤25um이고, Tc/Dc≥55인 적층 세라믹 전자 부품.
A ceramic body;
An external electrode formed on an outer surface of the ceramic body; And
An inner electrode laminated in the ceramic body with a ceramic layer interposed therebetween;
/ RTI >
Wherein the ceramic layer comprises a first ceramic grain having a first mean particle size (D a ), the first ceramic grain being in physical contact with an opposing face of an adjacent internal electrode,
Wherein the ceramic body includes an active region from an uppermost inner electrode to a lowermost inner electrode and a cover region formed on an upper portion or a lower portion of the active region,
Said cover region comprising a second ceramic grain having a second average diameter (D c )
Wherein the average diameter (D c ) of the second ceramic grains in the cover region formed at the top or bottom is smaller than the average diameter (D a ) of the first ceramic grains in the active region,
When called the thickness of the cover region T c, and 9um≤T c ≤25um, T c / D c ≥55 the multilayer ceramic electronic device.
제1항에 있어서,
상기 커버 영역 내 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경인 적층 세라믹 전자 부품.
The method according to claim 1,
Wherein an average diameter (D c ) of the ceramic grains in the cover region is an average diameter in the thickness direction.
제1항에 있어서,
1.1≤Da/Dc≤4.4 인 적층 세라믹 전자 부품.
The method according to claim 1,
1.1? D a / D c? 4.4.
제1항에 있어서,
상기 세라믹 본체는 유전 재료를 포함하는 적층 세라믹 전자 부품.
The method according to claim 1,
Wherein the ceramic body comprises a dielectric material.
제4항에 있어서,
상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
5. The method of claim 4,
Wherein the dielectric material comprises barium titanate or strontium titanate.
제1항에 있어서,
상기 내부 전극의 적층수는 250 이상인 적층 세라믹 전자 부품.
The method according to claim 1,
Wherein the number of stacked internal electrodes is 250 or more.
제1항에 있어서,
상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
The method according to claim 1,
Wherein the internal electrode comprises at least one selected from the group consisting of nickel, palladium, and alloys thereof.
제1항 있어서,
상기 외부 전극은 니켈, 니켈합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
The method of claim 1,
Wherein the external electrode comprises at least one selected from the group consisting of nickel, a nickel alloy, and palladium.
복수의 내부 전극이 적층된 내부 전극 적층부를 포함하는 세라믹 본체; 및
상기 세라믹 본체의 외부에 형성된 외부 전극;을 포함하고,
상기 내부 전극 적층부는 제1 평균 입경(Da)을 갖는 제1 세라믹 그레인을 포함하며, 상기 제1 세라믹 그레인은 인접한 내부 전극 대향면과 물리적으로 접촉하며,
상기 내부 전극 적층부의 외부 영역 제1 평균 입경(Dc)을 갖는 제2 세라믹 그레인을 포함하며,
상기 세라믹 본체 중 상기 내부 전극 적층부의 외부 영역의 두께는(Tc)는 9~25um이고, 상기 외부 영역의 제2 세라믹 그레인의 상기 평균 직경(Dc)은 상기 내부 전극 적층부의 내부 영역의 제1 세라믹 그레인의 상기 평균 직경(Da)보다 작고, Tc/Dc≥55인 적층 세라믹 전자 부품.
A ceramic body including an internal electrode laminated portion in which a plurality of internal electrodes are stacked; And
And an external electrode formed outside the ceramic body,
Wherein the internal electrode laminate comprises a first ceramic grain having a first average particle size (D a ), the first ceramic grain being in physical contact with an adjacent inner electrode facing surface,
And a second ceramic grain having an outer region first average particle diameter (D c ) of the internal electrode laminate portion,
(T c ) of the outer region of the inner electrode laminate portion of the ceramic body is 9 to 25 μm, and the average diameter (D c ) of the second ceramic grains of the outer region is less than the average diameter the average diameter of the ceramic grain (D a) smaller than, T c / D c ≥55 the multilayer ceramic electronic device.
제9항에 있어서,
상기 내부 전극 적층부는 이웃하는 내부 전극은 서로 반대 방향으로 인출되는 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein the inner electrode laminate portion is drawn out in a direction opposite to that of the adjacent inner electrodes.
제9항에 있어서,
상기 외부 영역은 상기 내부 전극 적층부의 내부 전극 적층 방향에 배치된 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein the external region is disposed in the internal electrode stacking direction of the internal electrode stacking portion.
제9항에 있어서,
상기 외부 영역의 세라믹 그레인의 평균 직경(Dc)은 두께 방향의 평균 직경인 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein an average diameter (D c ) of the ceramic grains in the outer region is an average diameter in the thickness direction.
제9항에 있어서,
1.1≤Da/Dc≤4.4 인 적층 세라믹 전자 부품.
10. The method of claim 9,
1.1? D a / D c? 4.4.
제9항에 있어서,
상기 세라믹 본체는 유전 재료를 포함하는 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein the ceramic body comprises a dielectric material.
제14항에 있어서,
상기 유전 재료는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
15. The method of claim 14,
Wherein the dielectric material comprises barium titanate or strontium titanate.
제9항에 있어서,
상기 내부 전극의 적층수는 250 이상인 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein the number of stacked internal electrodes is 250 or more.
제9항에 있어서,
상기 내부 전극은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein the internal electrode comprises at least one selected from the group consisting of nickel, palladium, and alloys thereof.
제9항에 있어서,
상기 외부 전극은 니켈, 니켈 합금 및 팔라듐으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
10. The method of claim 9,
Wherein the external electrode comprises at least one selected from the group consisting of nickel, a nickel alloy, and palladium.
제1 세라믹 분말 및 상기 제1 세라믹 분말의 평균 입도의 1.1~4.4 배의 평균 입도를 가지는 제2 세라믹 분말을 마련하는 단계;
상기 제1 및 제2 세라믹 분말을 이용하여 각각 제1 및 제2 세라믹 그린 시트를 마련하는 단계;
상기 제2 세라믹 그린 시트 위에 내부 전극을 형성하는 단계;
상기 제1 세라믹 그린 시트를 적층하여 두께가 11~28um 인 상부 커버 및 하부 커버를 형성하는 단계;
내부 전극이 형성된 제2 세라믹 그린 시트를 목적으로 하는 층수만큼 적층하여 제2 세라믹 그린 적층체를 형성하는 단계; 및
상기 상부 커버, 상기 제2 세라믹 그린 적층체 및 상기 하부 커버를 적층하는 단계;
를 포함하며,
상기 제2 세라믹 분말의 그레인은 인접한 내부 전극의 대향면과 물리적으로 접촉하는 적층 세라믹 전자 부품의 제조 방법.
Providing a first ceramic powder and a second ceramic powder having an average particle size of 1.1 to 4.4 times an average particle size of the first ceramic powder;
Providing first and second ceramic green sheets using the first and second ceramic powders, respectively;
Forming an internal electrode on the second ceramic green sheet;
Stacking the first ceramic green sheets to form an upper cover and a lower cover having a thickness of 11 to 28 탆;
Depositing a second ceramic green sheet having internal electrodes on a target number of layers to form a second ceramic green laminate; And
Stacking the upper cover, the second ceramic green laminate and the lower cover;
/ RTI >
And the grain of the second ceramic powder is in physical contact with the opposing face of the adjacent internal electrode.
제19항에 있어서,
상기 제1 및 제2 세라믹 분말을 마련하는 단계에서, 상기 제1 및 제2 세라믹 분말은 티탄산바륨 분말을 포함하는 적층 세라믹 전자 부품의 제조 방법.
20. The method of claim 19,
Wherein the first and second ceramic powders comprise barium titanate powder in the step of preparing the first and second ceramic powders.
제19항에 있어서,
상기 내부 전극을 형성하는 단계에서, 상기 내부 전극은 도전성 페이스트를 인쇄하여 형성되는 적층 세라믹 전자 부품의 제조 방법.
20. The method of claim 19,
Wherein the internal electrode is formed by printing a conductive paste in the step of forming the internal electrode.
제21항에 있어서,
상기 도전성 페이스트는 도전성 금속을 포함하는 적층 세라믹 전자 부품의 제조 방법.
22. The method of claim 21,
Wherein the conductive paste comprises a conductive metal.
제22항에 있어서,
상기 도전성 금속은 니켈, 팔라듐 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품의 제조 방법.
23. The method of claim 22,
Wherein the conductive metal comprises at least one selected from the group consisting of nickel, palladium, and alloys thereof.
KR1020120009539A 2012-01-31 2012-01-31 Multilayered ceramic electronic component and fabricating method thereof KR101580349B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120009539A KR101580349B1 (en) 2012-01-31 2012-01-31 Multilayered ceramic electronic component and fabricating method thereof
JP2012244499A JP5773445B2 (en) 2012-01-31 2012-11-06 Multilayer ceramic electronic component and manufacturing method thereof
CN201210438932.5A CN103227049B (en) 2012-01-31 2012-11-06 Laminated ceramic electronic component and manufacture method thereof
US13/727,420 US9042080B2 (en) 2012-01-31 2012-12-26 Multilayer ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009539A KR101580349B1 (en) 2012-01-31 2012-01-31 Multilayered ceramic electronic component and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20130088353A KR20130088353A (en) 2013-08-08
KR101580349B1 true KR101580349B1 (en) 2015-12-24

Family

ID=48837456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009539A KR101580349B1 (en) 2012-01-31 2012-01-31 Multilayered ceramic electronic component and fabricating method thereof

Country Status (4)

Country Link
US (1) US9042080B2 (en)
JP (1) JP5773445B2 (en)
KR (1) KR101580349B1 (en)
CN (1) CN103227049B (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010611A1 (en) * 2011-02-08 2012-08-09 Epcos Ag Electric ceramic component with electrical shielding
KR102061502B1 (en) * 2013-03-19 2020-01-02 삼성전기주식회사 Laminated ceramic electronic parts and manufacturing method thereof
KR20150011268A (en) * 2013-07-22 2015-01-30 삼성전기주식회사 Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
JP6512844B2 (en) * 2015-01-30 2019-05-15 太陽誘電株式会社 Multilayer capacitor and method of manufacturing multilayer capacitor
KR102166128B1 (en) * 2015-12-29 2020-10-15 삼성전기주식회사 Multilayer ceramic capacitor and manufacturing method of the same
JP6345208B2 (en) * 2016-02-18 2018-06-20 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
KR20180047892A (en) * 2016-11-01 2018-05-10 삼성전기주식회사 The multilayered electronic component
CN106670068B (en) * 2017-01-10 2019-11-19 深圳顺络电子股份有限公司 A kind of method of dip-coating chip components and parts external electrode
JP6909011B2 (en) * 2017-02-21 2021-07-28 太陽誘電株式会社 Multilayer ceramic capacitors
JP7131955B2 (en) 2017-08-08 2022-09-06 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
KR20190116113A (en) 2019-06-21 2019-10-14 삼성전기주식회사 Multi-layered ceramic capacitor and method of manufacturing the same
KR102319605B1 (en) * 2019-11-25 2021-11-02 삼성전기주식회사 Composite electronic component
US11610740B2 (en) * 2020-08-14 2023-03-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20220060347A (en) * 2020-11-04 2022-05-11 삼성전기주식회사 Multilayer capacitor
KR20220094816A (en) * 2020-12-29 2022-07-06 삼성전기주식회사 Multilayer capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128328A (en) 2002-10-04 2004-04-22 Tdk Corp Electronic component and its manufacturing method
JP2009158690A (en) 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756745B2 (en) * 1992-02-28 1998-05-25 太陽誘電株式会社 Manufacturing method of multilayer ceramic capacitor
JPH11354370A (en) * 1998-06-10 1999-12-24 Taiyo Yuden Co Ltd Layered ceramic electronic parts
KR101108958B1 (en) * 2003-02-25 2012-01-31 쿄세라 코포레이션 Laminated ceramic capacitor and method of manufacturing the same
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP2007042743A (en) * 2005-08-01 2007-02-15 Tdk Corp Laminated electronic part
KR100944098B1 (en) * 2005-08-19 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
JP4788434B2 (en) * 2006-03-27 2011-10-05 Tdk株式会社 Manufacturing method of multilayer ceramic electronic component
JP4782598B2 (en) * 2006-03-28 2011-09-28 京セラ株式会社 Multilayer ceramic capacitor
EP2065908B1 (en) * 2006-09-22 2018-09-12 Murata Manufacturing Co. Ltd. Laminated ceramic capacitor
JP2009267146A (en) * 2008-04-25 2009-11-12 Murata Mfg Co Ltd Multilayer ceramic electronic component
JP5241328B2 (en) * 2008-05-28 2013-07-17 京セラ株式会社 Dielectric porcelain and multilayer ceramic capacitor
KR20110065623A (en) * 2009-12-10 2011-06-16 삼성전기주식회사 Multilayer ceramic capacitor
JP5141708B2 (en) * 2010-03-29 2013-02-13 Tdk株式会社 Electronic component and method for manufacturing electronic component
JP2011238724A (en) * 2010-05-10 2011-11-24 Murata Mfg Co Ltd Electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128328A (en) 2002-10-04 2004-04-22 Tdk Corp Electronic component and its manufacturing method
JP2009158690A (en) 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate

Also Published As

Publication number Publication date
JP2013157593A (en) 2013-08-15
CN103227049A (en) 2013-07-31
US20130194715A1 (en) 2013-08-01
US9042080B2 (en) 2015-05-26
KR20130088353A (en) 2013-08-08
CN103227049B (en) 2016-03-30
JP5773445B2 (en) 2015-09-02

Similar Documents

Publication Publication Date Title
KR101580349B1 (en) Multilayered ceramic electronic component and fabricating method thereof
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101771728B1 (en) Laminated ceramic electronic parts and fabricating method thereof
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
KR101681358B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR101872520B1 (en) Laminated ceramic electronic parts
KR101843182B1 (en) Multilayer ceramic electronic component
US7859823B2 (en) Multi-layered ceramic electronic component
KR101946259B1 (en) Multilayer ceramic electronic component
KR101983129B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
KR101751079B1 (en) Multi-layered ceramic electronic parts and fabrication method thereof
KR102029468B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
JP2018186291A (en) Multilayer ceramic capacitor
KR101823160B1 (en) Laminated ceramic electronic parts and manufacturing method thereof
KR101882998B1 (en) Laminated ceramic electronic parts
KR101532114B1 (en) Multi-layered ceramic electronic parts
KR20190116113A (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR20140033750A (en) Laminated ceramic electronic parts and manufacturing method thereof
KR20140081568A (en) Multilayered ceramic electronic component
KR20130065199A (en) Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof
KR20140003001A (en) Multi-layered ceramic electronic parts
KR101813284B1 (en) Conductive paste and multi-layer ceramic electronic parts fabricated by using the same
KR101883111B1 (en) Laminated ceramic electronic parts
KR101376824B1 (en) Multilayer ceramic electronic part and manufacturing method thereof
KR101942739B1 (en) Multi-layered ceramic electronic parts

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5