JP2009158690A - Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate - Google Patents
Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate Download PDFInfo
- Publication number
- JP2009158690A JP2009158690A JP2007334302A JP2007334302A JP2009158690A JP 2009158690 A JP2009158690 A JP 2009158690A JP 2007334302 A JP2007334302 A JP 2007334302A JP 2007334302 A JP2007334302 A JP 2007334302A JP 2009158690 A JP2009158690 A JP 2009158690A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- copper
- multilayer ceramic
- filler
- array type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板に関するものである。 The present invention relates to a via array type multilayer ceramic capacitor, a manufacturing method thereof, and a wiring board with a built-in capacitor.
コンピュータのマイクロ・プロセッサ・ユニット(MPU)等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板では、MPUとして用いられるICチップのスイッチング時の電圧低下の抑制及びノイズの抑制のために、デカップリングコンデンサを設けることが提案されている(例えば、特許文献1,2参照)。 In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessor units (MPUs) have become increasingly faster and more functional, with an accompanying increase in the number of terminals and the pitch between terminals. Tend to be narrower. In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, a method is generally employed in which a package is prepared by mounting an IC chip on an IC chip mounting wiring board, and the package is mounted on a motherboard. In an IC chip mounting wiring board constituting this type of package, it has been proposed to provide a decoupling capacitor in order to suppress voltage drop and noise when switching an IC chip used as an MPU (for example, Patent Documents 1 and 2).
特許文献1には、積層チップコンデンサや多端子型積層コンデンサからなるデカップリングコンデンサを使用した例が開示されている。特許文献2には、複数のビア導体が全体としてアレイ状に配置されているビアアレイ型積層セラミックコンデンサを使用した例が開示されている。ビアアレイ型積層セラミックコンデンサを構成するコンデンサ本体は、セラミック材料からなる誘電体と、金属材料からなる複数の内層電極とを積層配置した構造を有している。コンデンサ本体内には金属材料からなる複数のビア導体がアレイ状に設けられ、これら複数のビア導体を介して複数の内層電極同士が互いに電気的に接続されている。 Patent Document 1 discloses an example using a decoupling capacitor composed of a multilayer chip capacitor or a multi-terminal multilayer capacitor. Patent Document 2 discloses an example using a via array type multilayer ceramic capacitor in which a plurality of via conductors are arranged in an array as a whole. The capacitor body constituting the via array type multilayer ceramic capacitor has a structure in which a dielectric made of a ceramic material and a plurality of inner layer electrodes made of a metal material are laminated. A plurality of via conductors made of a metal material are provided in an array in the capacitor body, and a plurality of inner layer electrodes are electrically connected to each other via the plurality of via conductors.
ここで、デカップリング用途の積層コンデンサは一般的に高容量を必要とするため、一般的にはチタン酸バリウムを主成分とするセラミック材料を誘電体としたセラミックコンデンサが選択される。導体部分である内層電極及びビア導体としては、誘電体材料であるチタン酸バリウムと同時焼成できる金属材料、具体的にはニッケルが通常よく使用される。
ところで、近年MPUとして用いられるICチップは動作の高速化が著しく、当該ICチップ用のデカップリングコンデンサやそれが搭載されるICチップ搭載用配線基板に対する低インダクタンス化及び低抵抗化の要求も、年々強くなってきている。 By the way, in recent years, the operation speed of IC chips used as MPUs has been remarkably increased, and the demands for lowering the inductance and lowering the resistance of the decoupling capacitors for the IC chips and the wiring boards for mounting the IC chips are increasing year by year. It is getting stronger.
低インダクタンス化に関しては所定数以上の引き出し電極を有することが必要であり、その意味においてビアアレイ型積層セラミックコンデンサは有利な構造を持っている。ただし、ビアアレイ型積層セラミックコンデンサであっても、次世代においては、ICチップ搭載用配線基板に内蔵するなどしてICチップに近づけた構造を採用することが要求されることになる。しかし、このような構造を採用した場合には、マザーボード側の電源からの大電源をコンデンサ内のビア導体に流さざるを得なくなるが、ニッケルからなる従来のビア導体は電気抵抗が高いという欠点を有する。 In order to reduce the inductance, it is necessary to have a predetermined number or more of extraction electrodes. In this sense, the via array type multilayer ceramic capacitor has an advantageous structure. However, even in the case of via array type multilayer ceramic capacitors, it will be required in the next generation to adopt a structure that is close to the IC chip by, for example, being incorporated in an IC chip mounting wiring board. However, when such a structure is adopted, a large power source from the power source on the motherboard side must be passed to the via conductor in the capacitor, but the conventional via conductor made of nickel has the disadvantage of high electrical resistance. Have.
なお、積層セラミックコンデンサにおける導体部分の低抵抗化のために、低抵抗な銅(Cu:1.69x10−8Ω・m)を採用することが古くから検討されている。しかしながら、チタン酸バリウムの層間に配置される内層電極やビア導体等の形成材料として低融点な銅(1083℃)を用いるためには、焼成温度をかなり下げる必要がある。そしてこの条件で同時焼成を行ったとすると、チタン酸バリウムの焼結が不十分になることで誘電率が著しく下がり、耐電圧や寿命等の信頼性が低下してしまう。また、焼成温度を誘電体の焼結温度に合わせて同時焼成した場合、低融点な銅が熔融し、その熔融に伴って銅の流動や揮発が起こる。その結果、導体部分にボイド等が形成され、信頼性が低下してしまう。このため、銅のような低抵抗金属を導体部分の材料として用いた積層セラミックコンデンサは、現在まで実用化されるには至っていない。 In addition, in order to reduce the resistance of a conductor part in a multilayer ceramic capacitor, it has long been studied to employ low resistance copper (Cu: 1.69 × 10 −8 Ω · m). However, in order to use copper (1083 ° C.) having a low melting point as a material for forming inner layer electrodes, via conductors, etc. disposed between the layers of barium titanate, it is necessary to considerably lower the firing temperature. If co-firing is performed under these conditions, the dielectric constant is remarkably lowered due to insufficient sintering of barium titanate, and the reliability such as withstand voltage and life is lowered. Further, when the firing temperature is simultaneously fired according to the sintering temperature of the dielectric, the low melting point copper melts and the flow and volatilization of the copper occur with the melting. As a result, voids or the like are formed in the conductor portion, and the reliability is lowered. For this reason, a multilayer ceramic capacitor using a low-resistance metal such as copper as a material for the conductor portion has not been put into practical use until now.
本発明は上記の課題に鑑みてなされたものであり、その目的は、高容量化、高信頼化、低インダクタンス化、低電気抵抗化を達成でき、デカップリング用途に好適なビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板を提供することにある。 The present invention has been made in view of the above-mentioned problems, and its object is to achieve a high capacity, high reliability, low inductance, low electric resistance, and a via array type multilayer ceramic capacitor suitable for decoupling applications. And a method of manufacturing the same, and a wiring board with a built-in capacitor.
上記課題を解決するために本願発明者らが鋭意研究を行い、同時焼成によって熔融した銅の流動及び揮発を阻止するための手段を模索したところ、熔融した銅の流動等を阻止して所定位置に保持するための具体的手段として、特定のフィラーを用いればよいという新規な知見を得た。そして、本願発明者らはその新規な知見をさらに発展させて下記の解決手段を想到したのである。 In order to solve the above-mentioned problems, the inventors of the present invention have conducted intensive research and sought a means for preventing the flow and volatilization of the molten copper by simultaneous firing. As a specific means for maintaining the temperature, a new finding that a specific filler should be used was obtained. The inventors of the present application further developed the new knowledge and came up with the following solution.
即ち、上記課題を解決するための手段(手段1)としては、主面(102)及び裏面(103)を有する板状をなし、チタン酸バリウムを主成分とする誘電体(105)を介してニッケルを主体とする複数の内層電極(141,142)が積層配置されてなるコンデンサ本体(104)と、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなり、前記コンデンサ本体(104)の厚さ方向に沿って延びる複数のビア孔(133)内に形成され、前記複数の内層電極(141,142)に対して接続する複数のビア導体(131,132)と、前記複数のビア導体(131,132)における少なくとも前記主面(102)側の端部に接続するように配置された複数の外部電極(111,112)とを備え、前記複数のビア導体(131,132)が全体としてアレイ状に配置されていることを特徴とするビアアレイ型積層セラミックコンデンサがある。また、上記課題を解決するための別の手段(手段2)としては、手段1に記載のコンデンサ(101,101A,101B)を内蔵してなるコンデンサ内蔵配線基板がある。 That is, as means (means 1) for solving the above problems, a plate having a main surface (102) and a back surface (103) is formed, and a dielectric (105) mainly composed of barium titanate is interposed. A capacitor main body (104) in which a plurality of inner layer electrodes (141, 142) mainly composed of nickel are laminated, a filler mainly composed of a metal other than copper and having a melting point higher than copper, and copper A plurality of via conductors which are formed in a plurality of via holes (133) made of a mixed phase and extending along the thickness direction of the capacitor body (104) and connected to the plurality of inner layer electrodes (141, 142) (131, 132) and a plurality of external electrodes (111, 112) arranged so as to be connected to at least the main surface (102) end of the plurality of via conductors (131, 132). , There is a via array type multilayer ceramic capacitor, wherein the plurality of via conductors (131, 132) are arranged in an array as a whole. As another means (means 2) for solving the above problem, there is a capacitor built-in wiring board in which the capacitors (101, 101A, 101B) described in means 1 are built.
従って、上記手段1,2によると、銅を含んで形成されたビア導体としているため、従来のニッケルを主成分として形成されたビア導体に比べて低抵抗となる。また、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなるビア導体としているため、同時焼成時に銅が熔融したとしても、前記フィラー自体は高融点であるため熔融せずに固体状態を維持してそこに留まり、熔融した銅の流動及び揮発を阻止する。その結果、ビア導体における銅がその位置に保持され、ビア導体中におけるボイドの発生や、ビア孔からのビア導体の突出が防止され、比較的形状のよいビア導体を得ることができる。なお、上記コンデンサは、上記のような好適な構造のビア導体を複数有するビアアレイ型積層コンデンサであるため、他のタイプのコンデンサに比べてインダクタンスも低い。また、上記コンデンサでは内層電極についてはあえてニッケルを主体として形成しているので、その部分には従来と同程度の信頼性が付与されている。 Therefore, according to the means 1 and 2, since the via conductor is formed including copper, the resistance is lower than that of the conventional via conductor formed mainly of nickel. In addition, since the via conductor is composed of a mixed phase of copper and a filler mainly composed of a metal other than copper and having a higher melting point than copper, the filler itself is high even if copper is melted during simultaneous firing. Since it is a melting point, it remains in a solid state without melting and prevents the flow and volatilization of the molten copper. As a result, the copper in the via conductor is held in that position, and the generation of voids in the via conductor and the protrusion of the via conductor from the via hole are prevented, and a via conductor having a relatively good shape can be obtained. Note that the capacitor is a via array type multilayer capacitor having a plurality of via conductors having a suitable structure as described above, and therefore has a lower inductance than other types of capacitors. Further, in the above capacitor, the inner layer electrode is intentionally formed mainly of nickel, so that the same level of reliability is given to that portion.
以上のことから、上記手段1によれば、高容量化、高信頼化、低インダクタンス化、低電気抵抗化を達成でき、デカップリング用途に好適なビアアレイ型積層セラミックコンデンサを提供することができる。また、手段2のコンデンサ内蔵配線基板は、このような優れたコンデンサを内蔵してなるため、それに搭載される例えばMPU用の半導体集積回路素子の能力を十分に引き出すことができ、優れた半導体装置を実現することができる。 From the above, according to the above means 1, it is possible to achieve high capacity, high reliability, low inductance, and low electrical resistance, and it is possible to provide a via array type multilayer ceramic capacitor suitable for decoupling applications. Further, since the capacitor built-in wiring board of the means 2 includes such an excellent capacitor, the capability of, for example, an MPU semiconductor integrated circuit element mounted thereon can be sufficiently extracted, and an excellent semiconductor device can be obtained. Can be realized.
上記手段1,2のコンデンサは、デカップリング用コンデンサであり、前記ビア導体は前記配線基板上に搭載されるべき半導体集積回路素子の電力供給用電極に対して電気的に接続されることが好ましい。即ち、このような電気的接続を行ってデカップリング用コンデンサとして使用することにより、配線基板上に搭載される例えばMPU用の半導体集積回路素子の能力を十分に引き出すことができ、優れた半導体装置を実現することができるからである。 Preferably, the capacitors of the means 1 and 2 are decoupling capacitors, and the via conductor is electrically connected to a power supply electrode of a semiconductor integrated circuit element to be mounted on the wiring board. . That is, by using such an electrical connection as a decoupling capacitor, the capability of a semiconductor integrated circuit element, for example, for MPU mounted on a wiring board can be sufficiently extracted, and an excellent semiconductor device This is because it can be realized.
上記コンデンサを構成するコンデンサ本体は、主面及び裏面を有する板状をなし、誘電体を介して複数の内層電極を積層配置してなる構造を有している。 The capacitor main body constituting the capacitor has a plate shape having a main surface and a back surface, and has a structure in which a plurality of inner layer electrodes are laminated and disposed via a dielectric.
コンデンサ本体を構成する誘電体は、チタン酸バリウム(BaTiO3)を主成分とする。その理由は、チタン酸バリウムは誘電率が高く(ε>2000)、一般的にコンデンサの高容量化に適した材料だからである。チタン酸バリウムを主成分とする誘電体の具体例としては、BaTiO3,(Ba,Sr)TiO3,(Ba,Ca)TiO3にアルカリ土類元素、希土類元素などを添加した材料などが挙げられる。 The dielectric constituting the capacitor body is mainly composed of barium titanate (BaTiO 3 ). This is because barium titanate has a high dielectric constant (ε> 2000) and is generally a material suitable for increasing the capacity of capacitors. Specific examples of dielectrics mainly composed of barium titanate include materials obtained by adding alkaline earth elements, rare earth elements, etc. to BaTiO 3 , (Ba, Sr) TiO 3 , (Ba, Ca) TiO 3 , and the like. It is done.
コンデンサ本体を構成する複数の内層電極は、誘電体を介して積層配置されている。複数の内層電極はニッケルを主体としている。その主な目的は、従来と同程度の信頼性を内層電極の部分に付与するためである。従って、手段1,2においては、内層電極を形成している材料と、ビア導体を形成している材料とが異なっている。換言すると、手段1,2においては、あえて内層電極を形成している材料を変更せずにニッケルを主体とするものとし、ビア導体を形成している材料のみを意図的に変更している。 A plurality of inner layer electrodes constituting the capacitor main body are laminated and disposed via a dielectric. The plurality of inner layer electrodes are mainly made of nickel. The main purpose is to provide the inner layer electrode with the same level of reliability as the conventional one. Therefore, in the means 1 and 2, the material forming the inner layer electrode is different from the material forming the via conductor. In other words, in the means 1 and 2, the material forming the inner layer electrode is not changed, but nickel is mainly used, and only the material forming the via conductor is intentionally changed.
以下、複数の内層電極がニッケルを主体としたものであることの理由について詳細に説明する。ビアアレイ型積層セラミックコンデンサの場合、複数のビア導体がコンデンサ本体の厚さ方向に沿って延びる複数のビア導体がその内部に存在している。このため、内層において複数のビア導体を避けるべく、内層電極を精密に(ピッチ数十μmで)パターン形成する必要がある。そこで、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなる内層電極、つまりビア導体と同じ材料からなる内層電極の採用も検討してみた。しかし、内層電極の場合には、たとえ当該材料を使用したとしても銅の熔融、流動の影響が出やすく、本来のパターン形状が崩れて、ビア導体との間でショートが起こりやすいという欠点がある。これに対し、従来どおりニッケルを主体とした内層電極としておけば、銅の熔融、流動といった心配がなく、本来のパターン形状が崩れることなく維持される。よって、ビア導体との間でショートが起こることもなく、不良品の発生率も低く抑えられる。 Hereinafter, the reason why the plurality of inner layer electrodes are mainly composed of nickel will be described in detail. In the case of a via array type multilayer ceramic capacitor, there are a plurality of via conductors extending in the thickness direction of the capacitor body. For this reason, in order to avoid a plurality of via conductors in the inner layer, it is necessary to pattern the inner layer electrode precisely (with a pitch of several tens of μm). Therefore, the use of an inner layer electrode made of a mixed phase of filler and copper mainly composed of a metal other than copper and having a higher melting point than copper, that is, an inner layer electrode made of the same material as the via conductor was also examined. However, in the case of the inner layer electrode, even if the material is used, there is a drawback that the influence of the melting and flow of copper is likely to occur, the original pattern shape is broken, and a short circuit is likely to occur between the via conductor. . On the other hand, if the inner layer electrode is mainly composed of nickel as in the prior art, there is no fear of melting and flowing of copper, and the original pattern shape is maintained without breaking. Therefore, a short circuit does not occur with the via conductor, and the occurrence rate of defective products can be kept low.
なお、上記複数の内層電極はニッケルを主体とするものであればよいため、少量であればニッケル以外の金属あるいは無機化合物(例えばチタン酸バリウムなど)を含んでいてもよい。 The plurality of inner layer electrodes need only be mainly composed of nickel, and may contain a metal other than nickel or an inorganic compound (for example, barium titanate) as long as the amount is small.
コンデンサ本体内にはその厚さ方向に沿って延びる複数のビア孔が形成されている。複数のビア孔内には、複数の内層電極に対して接続する複数のビア導体が全体としてアレイ状に配置されている。なお、ビア孔は、コンデンサ本体の主面及び裏面の両方にて開口するもの(貫通するもの)であってもよいほか、主面及び裏面のいずれか一方にて開口するもの(貫通しないもの)でもよい。 A plurality of via holes extending along the thickness direction are formed in the capacitor body. A plurality of via conductors connected to the plurality of inner layer electrodes are arranged in an array as a whole in the plurality of via holes. In addition, the via hole may be one that opens on both the main surface and the back surface of the capacitor body (one that penetrates), or one that opens on either the main surface or the back surface (one that does not penetrate). But you can.
かかるビア導体は、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなる。つまり、上述したように、ビア導体は複数の内層電極とは異種の金属材料からなる。 Such a via conductor is composed of a mixed phase of copper and a filler mainly composed of a metal other than copper and having a melting point higher than that of copper. That is, as described above, the via conductor is made of a metal material different from the plurality of inner layer electrodes.
ビア導体の形成材料として銅を選択した理由は、銅は低い電気抵抗率(1.69×10−8Ω・m)を持つ金属であるにもかかわらず、銀や金などに比べて安価だからである。ただし、銅は融点が低い(1083℃)ため、それよりも融点が高い金属を主体とするフィラーを銅に混合させている。 The reason for choosing copper as the material for forming the via conductor is that copper is a metal with low electrical resistivity (1.69 × 10 −8 Ω · m), but it is cheaper than silver or gold. It is. However, since copper has a low melting point (1083 ° C.), a filler mainly composed of a metal having a higher melting point is mixed with copper.
上記フィラーは、チタン酸バリウムの焼結温度(約1300℃)よりも高い融点を有する金属を主体とすることがよく、具体的には1400℃以上であることが望ましい。その理由は、このような高融点金属であれば同時焼成時の温度を経ても確実に固体状態を維持して、熔融した銅の流動及び揮発を確実に阻止することができるからである。ここで、1400℃以上の融点を有する各種の高融点金属を例示的にまとめた表1を示す。表1中には併せて各高融点金属の電気抵抗率も記す。上記フィラーは、これらの高融点金属を1種類のみ含むものであってもよいほか、2種類以上含むものであっても勿論よい。
ここで、ビア導体は銅とそれ以外の金属との合金相ではなく、混合相である必要がある。その理由は、合金相であると銅とそれ以外の金属とが渾然一体となっているため、熔融した金属の流動、揮発を有効に阻止できないからである。 Here, the via conductor needs to be a mixed phase, not an alloy phase of copper and other metals. The reason is that, in the case of the alloy phase, copper and other metals are naturally integrated, so that the flow and volatilization of the molten metal cannot be effectively prevented.
前記フィラーは、周期表の5族、6族、7族または9族に属する金属を主体とすることが好ましく、とりわけ5族または6族に属する金属を主体とすることがより好ましい。5族または6族に属する金属は、いずれも銅よりも高融点であり、それゆえ同時焼成時において熔融した銅の流動、揮発を有効に阻止可能な性質を有しているからである。なお、5族に属する金属の具体例としては、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)などがある。6族に属する金属の具体例としては、クロム(Cr)、モリブデン(Mo)、タングステン(W)などがある。 The filler is preferably mainly composed of a metal belonging to Group 5, 6, 7 or 9 of the periodic table, and more preferably a metal belonging to Group 5 or 6 in particular. This is because all the metals belonging to Group 5 or Group 6 have a melting point higher than that of copper, and therefore have the property of effectively preventing the flow and volatilization of the molten copper during co-firing. Specific examples of metals belonging to Group 5 include vanadium (V), niobium (Nb), and tantalum (Ta). Specific examples of metals belonging to Group 6 include chromium (Cr), molybdenum (Mo), and tungsten (W).
前記フィラーは、電気抵抗率が20×10−8Ω・m以下の金属を主体とすることが望ましい。その理由は、現行のニッケルを主成分とする導体部分の電気抵抗率は14×10−8Ω・mであり、それよりも低抵抗化を図るためにはフィラーについてもある程度電気抵抗率が低いほうが好ましいからである。なお、前記フィラーを構成する金属の電気抵抗率は15×10−8Ω・m以下であることがより好ましく、10×10−8Ω・m以下であることがさらに好ましく、6×10−8Ω・m以下であることが最も好ましい。 The filler is preferably composed mainly of a metal having an electric resistivity of 20 × 10 −8 Ω · m or less. The reason is that the electrical resistivity of the current nickel-based conductor portion is 14 × 10 −8 Ω · m, and the electrical resistivity of the filler is low to some extent in order to lower the resistance. This is because it is preferable. The electrical resistivity of the metal constituting the filler is more preferably 15 × 10 −8 Ω · m or less, further preferably 10 × 10 −8 Ω · m or less, and 6 × 10 −8. Most preferably, it is Ω · m or less.
前記フィラーの平均粒径は特に限定されないが、強いて言えば10μm以下であることが好ましい。その理由は、フィラーが細かくて揃っていたほうが、金属が高充填状態となって金属粒子間に隙間が生じにくくなり、熔融した銅の流動、揮発を有効に阻止できるようになるからである。これと同様の理由で、銅についても平均粒径が10μm以下であることが好ましい。なお、フィラー及び銅の平均粒径は5μm以下であることがより望ましく、3μm以下であることが特に望ましい。 The average particle size of the filler is not particularly limited, but is preferably 10 μm or less. The reason is that if the filler is finer and aligned, the metal is in a highly filled state, and it is difficult for gaps to form between the metal particles, and the flow and volatilization of the molten copper can be effectively prevented. For the same reason, it is preferable that the average particle diameter of copper is 10 μm or less. The average particle size of the filler and copper is more preferably 5 μm or less, and particularly preferably 3 μm or less.
前記フィラーは、前記ビア導体において体積部で20部以上80部以下含まれていることが好ましい。フィラーの含有量が体積部で20部未満であると、フィラーの分量が少なくなる結果、熔融した銅の流動、揮発を有効に阻止できなくなるおそれがあるからである。逆に、体積部で80部未満であると、銅の含有量が低くなりすぎてしまい、ビア導体内にて銅粒子同士が連結した状態で存在できず、ビア導体の低抵抗化を図れなくなる場合があるからである。なお、前記フィラーは、前記ビア導体において体積部で20部以上40部以下含まれていることが特に好ましい。 The filler is preferably contained in the via conductor in a volume part of 20 parts or more and 80 parts or less. This is because if the content of the filler is less than 20 parts by volume, the amount of the filler is reduced, and as a result, the flow and volatilization of the molten copper may not be effectively prevented. On the other hand, if the volume is less than 80 parts, the copper content becomes too low, and the copper particles cannot be connected in the via conductor, making it impossible to reduce the resistance of the via conductor. Because there are cases. The filler is particularly preferably contained in the via conductor in a volume part of 20 parts or more and 40 parts or less.
前記ビア導体の電気抵抗率は、少なくとも現行のニッケルを主成分とするビア導体の電気抵抗率(約14×10−8Ω・m)よりも低いことがよく、具体的には12×10−8Ω・m以下、さらには10×10−8Ω・m以下であることが好ましい。その理由は、この程度低抵抗でないと、ノイズの抑制等のためのデカップリング用コンデンサとして十分に機能しないからである。なお、ビア導体の電気抵抗率は4×10−8Ω・m以下であることが最も好ましく、ここまで低抵抗であると従来の銅ビア導体に匹敵する電気的特性を備えたものとすることができる。 The electrical resistivity of the via conductor is preferably lower than the electrical resistivity (approximately 14 × 10 −8 Ω · m) of at least the current via conductor mainly composed of nickel, specifically 12 × 10 − It is preferably 8 Ω · m or less, more preferably 10 × 10 −8 Ω · m or less. The reason is that unless the resistance is as low as this, it will not function sufficiently as a decoupling capacitor for noise suppression or the like. The electrical resistivity of the via conductor is most preferably 4 × 10 −8 Ω · m or less, and the electrical resistance comparable to that of a conventional copper via conductor should be provided so far. Can do.
前記ビア導体の直径は特に限定されないが、例えば50μm以上120μm以下であることが好ましい。直径50μm未満であると、ビア導体の断面積が小さくなることから、ビア導体の抵抗が大きくなり、コンデンサ全体の低抵抗化を達成しにくくなってしまう。また、ビア導体の形成時にビア孔内への導体ペーストの充填が困難になり、生産性が低下するおそれもある。逆に、直径120μm超であると、ビアピッチを大きく設定しなければならなくなり、微細な配線を持つ配線基板側と効率よく接続できなくなるおそれがある。 The diameter of the via conductor is not particularly limited, but is preferably 50 μm or more and 120 μm or less, for example. If the diameter is less than 50 μm, the cross-sectional area of the via conductor is reduced, so that the resistance of the via conductor is increased and it is difficult to achieve low resistance of the entire capacitor. Also, it becomes difficult to fill the via hole with the conductive paste when forming the via conductor, which may reduce the productivity. On the other hand, if the diameter exceeds 120 μm, the via pitch must be set large, and there is a possibility that it cannot be efficiently connected to the side of the wiring board having fine wiring.
上記コンデンサは、コンデンサ本体の最表層に誘電体からなるカバー層を備えていてもよく、この構成によると内層電極が湿気等から保護されるため、信頼性が向上する。この場合、カバー層の厚さは200μm以下であることが好ましい。その理由は、厚さ200μm超になると、ビア導体自体の長さが長くなるため、コンデンサ厚さ方向の配線長も長くなり、コンデンサ全体の電気抵抗が高くなってしまうからである。よって、ノイズの抑制を目的とするMPU用デカップリングコンデンサとして十分に機能しにくくなるからである。なお、カバー層の材質としては任意であるが、コスト性や信頼性等の向上という観点から、誘電体層と同じチタン酸バリウムを主成分としたものを選択することが好適である。 The capacitor may include a cover layer made of a dielectric material on the outermost layer of the capacitor body. According to this configuration, the inner layer electrode is protected from moisture and the like, so that the reliability is improved. In this case, the thickness of the cover layer is preferably 200 μm or less. The reason is that when the thickness exceeds 200 μm, the length of the via conductor itself becomes long, so that the wiring length in the capacitor thickness direction also becomes long and the electric resistance of the entire capacitor becomes high. Therefore, it becomes difficult to sufficiently function as a MPU decoupling capacitor for the purpose of noise suppression. Although the material of the cover layer is arbitrary, it is preferable to select a material mainly composed of the same barium titanate as that of the dielectric layer from the viewpoint of improving cost and reliability.
コンデンサは複数の外部電極を備えており、それら複数の外部電極はビア導体における少なくとも前記主面側の端部に接続するようにコンデンサ本体の主面上に配置されている。なお、複数の外部電極はコンデンサ本体の裏面上に配置されていてもよく、それらはビア導体における裏面側の端部に接続していてもよい。ここで、複数の外部電極の形成材料は特に限定されないが、強いて言えばニッケルを主体とすることが好ましい。その理由は、ニッケルを主体とする外部電極は、同時焼成時においても軟化、流動することがなく、確実に固体状態を維持するからである。ゆえに、このような外部電極がビア導体の端部にて、いわば蓋をした状態となり、その結果ビア孔からのビア導体の流出を確実に回避することができる。 The capacitor includes a plurality of external electrodes, and the plurality of external electrodes are disposed on the main surface of the capacitor body so as to be connected to at least the end portion on the main surface side of the via conductor. The plurality of external electrodes may be disposed on the back surface of the capacitor body, and they may be connected to the end portion on the back surface side of the via conductor. Here, the material for forming the plurality of external electrodes is not particularly limited, but it is preferable that nickel be mainly used. The reason is that the external electrode mainly composed of nickel does not soften and flow even at the time of simultaneous firing and reliably maintains a solid state. Therefore, such an external electrode is in a state of being covered with the end portion of the via conductor, so that the outflow of the via conductor from the via hole can be surely avoided.
手段2にかかるコンデンサ内蔵配線基板は、手段1にかかる配線基板内蔵用コンデンサを1つまたは2つ以上内蔵している。前記配線基板は、例えば、手段1の配線基板内蔵用コンデンサを収納するための収容穴部を有するコア基板と、そのコア基板のコア第1主面及びコア第2主面の上に形成されるビルドアップ層とを備えることが好ましい。このコア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。なお、手段1にかかる配線基板内蔵用コンデンサは、コア基板の収容穴部ではなく、例えばビルドアップ層内に収容されていてもよい。 The wiring board with a built-in capacitor according to the means 2 includes one or more wiring board built-in capacitors according to the means 1. The wiring board is formed, for example, on a core board having a receiving hole for storing the wiring board built-in capacitor of means 1, and on the core first main surface and the core second main surface of the core board. It is preferable to provide a buildup layer. A material for forming the core substrate is not particularly limited, but a preferable core substrate is mainly formed of a polymer material. Specific examples of the polymer material for forming the core substrate include, for example, EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide / triazine resin), PPE resin (polyphenylene ether resin), etc. There is. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used. Note that the wiring board built-in capacitor according to the means 1 may be housed in the buildup layer, for example, instead of the housing hole of the core board.
上記課題を解決するための別の手段(手段3)としては、上記手段1に記載のコンデンサ(101,101A,101B)を製造する方法であって、チタン酸バリウム粉末を含む誘電体グリーンシート(205)上に、ニッケル粉末を含む内層電極形成層(241)を形成したものを積層一体化して、未焼結積層体(204)を作製する積層工程と、前記未焼結積層体(204)にビア孔(133)を形成する孔明け工程と、前記未焼結積層体(204)の前記ビア孔(133)内に、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅とを含むビア導体形成用材料(231)を充填するビア充填工程と、チタン酸バリウムが焼結しうる温度に前記未焼結積層体(204)を加熱して、前記誘電体グリーンシート(205)、前記内層電極形成層(241)及び前記ビア導体形成用材料(231)を焼成する同時焼成工程とを含むことを特徴とするビアアレイ型積層セラミックコンデンサの製造方法がある。 Another means (means 3) for solving the above problem is a method of manufacturing the capacitor (101, 101A, 101B) described in the above means 1, wherein a dielectric green sheet containing barium titanate powder ( 205) a stacking step in which an inner electrode forming layer (241) containing nickel powder is laminated and integrated to produce a green laminate (204), and the green laminate (204). And forming a via hole (133) in the via hole (133) of the unsintered laminate (204) with a metal other than copper and having a melting point higher than copper as a main component. A via filling step of filling a via conductor forming material (231) containing filler and copper to be heated, and heating the unsintered laminate (204) to a temperature at which barium titanate can be sintered; Green sheet (20 ), There is a via array type method for producing a multilayer ceramic capacitor which comprises a co-firing step of firing the inner electrode forming layer (241) and the via conductor forming material (231).
従って、手段3にかかる製造方法によると、ビア孔内に銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅とを含むビア導体形成用材料を充填し、この状態でチタン酸バリウムが焼結しうる温度に前記未焼結積層体が加熱される。そのため、誘電体グリーンシート及び内層電極形成層を確実に焼結させることができ、所望とする誘電体及び内層電極を得ることができる。また、この場合の同時焼成工程において、ビア導体形成用材料の加熱により銅が熔融して流動、揮発しやすくなるが、上記の高融点のフィラーの存在によって銅の流動、揮発が阻止される。その結果、ビア導体における銅がその位置に保持され、ビア導体中におけるボイドの発生や、ビア孔からのビア導体の突出が防止され、比較的形状のよいビア導体を得ることができる。 Therefore, according to the manufacturing method according to the means 3, the via hole is filled with a material for forming a via conductor containing copper and a filler mainly composed of a metal other than copper and having a melting point higher than that of copper. The green laminate is heated to a temperature at which barium titanate can be sintered. Therefore, the dielectric green sheet and the inner layer electrode forming layer can be surely sintered, and a desired dielectric member and inner layer electrode can be obtained. Further, in the simultaneous firing step in this case, the copper is easily melted and flown and volatilized by heating the via conductor forming material, but the presence and absence of the high melting point filler prevents the flow and volatilization of copper. As a result, the copper in the via conductor is held in that position, and the generation of voids in the via conductor and the protrusion of the via conductor from the via hole are prevented, and a via conductor having a relatively good shape can be obtained.
以下、本発明を具体化した実施の形態を図面に基づき詳細に説明する。 Embodiments of the present invention will be described below in detail with reference to the drawings.
図1に示されるように、本実施形態のセラミックコンデンサ内蔵配線基板10は、MPU用のICチップを搭載するための配線基板である。この配線基板10は、ガラスエポキシからなる平板状のコア基板11と、セラミックコンデンサ101と、ビルドアップ層31,32とを備えている。コア基板11における複数箇所にはスルーホール導体16が形成されている。かかるスルーホール導体16は、コア基板11のコア第1主面12側とコア第2主面13側とを接続導通している。スルーホール導体16の内部は、例えばエポキシ樹脂などの閉塞体17で埋められている。また、コア基板11のコア第1主面12及びコア第2主面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に対して電気的に接続されている。
As shown in FIG. 1, the ceramic capacitor built-in
コア基板11のコア第1主面12側に形成されたビルドアップ層31は、銅からなるコア第1主面側導体層42とエポキシ樹脂からなる樹脂絶縁層33,35(いわゆる層間絶縁層)とを積層した構造を有している。樹脂絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。また、樹脂絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、ICチップ21(半導体集積回路素子)の電力供給用電極22及び信号線用電極25に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45は、ビルドアップ層31においてセラミックコンデンサ101の真上の領域内に位置しており、この領域が半導体素子搭載部23となる。また、樹脂絶縁層33内にはビア導体43が設けられ、樹脂絶縁層35内にはビア導体47が設けられている。これらのビア導体43,47のほとんどは同軸上に配置されるとともに、それらを介して導体層41,42及び端子パッド44が相互に電気的に接続されている。
The
コア基板11のコア第2主面13側に形成されたビルドアップ層32は、上述したビルドアップ層31とほぼ同じ構造を有している。即ち、ビルドアップ層32は、銅からなるコア第2主面側導体層42とエポキシ樹脂からなる樹脂絶縁層34,36とを積層した構造を有している。樹脂絶縁層36の下面上における複数箇所にはBGA用パッド48が格子状に形成されている。また、樹脂絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。また、樹脂絶縁層34内にはビア導体50が設けられ、樹脂絶縁層36内にはビア導体51が設けられている。本実施形態では、樹脂絶縁層34のビア導体50はスルーホール導体16に対応する位置においてそのスルーホール導体16及びビア導体51と同軸上に配置される。そして、それらビア導体50,51を介して導体層41,42及びBGA用パッド48が相互に電気的に接続されている。
The
前記コア基板11は、コア第1主面12の中央部及びコア第2主面13の中央部にて開口する平面視で矩形状の収容穴部91を有している。即ち、収容穴部91は貫通穴部である。収容穴部91内には、図2,図3等に示すセラミックコンデンサ101が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、主面102(図1,図2では上面)をコア基板11のコア第1主面12と同じ側に向け、かつ裏面103(図1,図2では下面)をコア基板11のコア第2主面13と同じ側に向けた状態で収容されている。なお、本実施形態のセラミックコンデンサ101は、縦12.0mm×横12.0mm×厚さ0.75mmの矩形平板状である。
The
また、収容穴部91の内面とセラミックコンデンサ101の側面との隙間93には、高分子材料(本実施形態では熱硬化性樹脂)からなる樹脂充填剤95が充填されている。この樹脂充填剤95は、セラミックコンデンサ101をコア基板11に固定するとともに、セラミックコンデンサ101及びコア基板11の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
Further, a
図1〜図3に示されるように、本実施形態のセラミックコンデンサ101は、いわゆるビアアレイ型の積層セラミックコンデンサである。セラミックコンデンサ101を構成するセラミック焼結体104(コンデンサ本体)は、主面102及び裏面103を有する板状物である。セラミック焼結体104は、セラミックの誘電体105を介して第1内層電極141(内層電極)と第2内層電極142(内層電極)とを交互に積層配置した構造を有している。本実施形態において、誘電体105は、高誘電率セラミックの一種であるチタン酸バリウムを主成分とする焼結体からなる。第1内層電極141及び第2内層電極142は、いずれもニッケルを主体としてパターン形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。
As shown in FIGS. 1 to 3, the
セラミック焼結体104には多数のビア孔130(直径約100μm)が形成されている。これらのビア孔130は、セラミック焼結体104の厚さ方向に沿って延びてセラミック焼結体104を貫通するとともに、全面にわたって格子状(アレイ状)に配置されている。本実施の形態では、説明の便宜上、ビア孔130を4列×4列で図示したが、実際にはさらに多くの列が存在している。各ビア孔130内には、セラミック焼結体104の主面102及び裏面103間を貫通する複数のビア導体131,132が形成されている。本実施形態において、複数のビア導体131,132は、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなる。即ち、ビア導体131,132は、複数の内層電極141,142とは異種の金属材料からなる。そして、各第1ビア導体131は、各第1内層電極141を貫通しており、それら同士を互いに電気的に接続している。各第2ビア導体132は、各第2内層電極142を貫通しており、それら同士を互いに電気的に接続している。
A number of via holes 130 (diameter of about 100 μm) are formed in the ceramic
セラミック焼結体104の主面102上には、複数の第1外部電極111,112が突設されている。また、セラミック焼結体104の裏面103上には、複数の第2外部電極121,122が突設されている。主面102側にある第1外部電極111,112は、ビルドアップ層31側のビア導体43に対して電気的に接続される。一方、裏面103側にある第2外部電極121,122は、ビルドアップ層32側のビア導体50に対して電気的に接続される。また、第1外部電極111,112の底面略中央部は、ビア導体131,132の主面102側の端面に対して直接接続されており、第2外部電極121,122の底面略中央部は、ビア導体131,132の裏面103側の端面に対して直接接続されている。よって、外部電極111,121はビア導体131及び第1内層電極141に導通しており、外部電極112,122はビア導体132及び第2内層電極142に導通している。
On the
図4に示されるように、第1外部電極111,112は、ニッケルを主材料として形成されたメタライズ層からなり、その表面全体には銅めっきが施されている。主面102に垂直な方向(部品厚さ方向)から見たときの第1外部電極111,112の形状は略円形である(図3参照)。なお、第2外部電極121,122も同様の構造、形状を有している。
As shown in FIG. 4, the first
図示しないマザーボード側からビア導体50,51を介して第2外部電極121,122に通電し、第1内層電極141−第2内層電極142間に電圧を加えると、第1内層電極141に例えばプラスの電荷が蓄積し、第2内層電極142に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ101がキャパシタとして機能する。また、このセラミックコンデンサ101では、第1ビア導体131及び第2ビア導体132がそれぞれ交互に隣接して配置され、かつ、第1ビア導体131及び第2ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
When the second
第1ビア導体131及び第2ビア導体132は、ビルドアップ層31のビア導体43,47等を介して、配線基板10上に搭載されたICチップ21の電力供給用電極22に電気的に接続されるようになっている。つまり、第1ビア導体131及び第2ビア導体132は当該配線基板10における電源及びグランドの一部を構成している。従って、このような接続関係が設定されていることから、本実施形態のコンデンサ101が、デカップリング用コンデンサとして機能するようになっている。一方、ICチップ21の信号線用電極25は、コンデンサ101内の導体部分を流れることなく、コア基板11のスルーホール導体16等を介してマザーボード側に電気的に接続されている。
The first via
次に、本実施形態のセラミックコンデンサ内蔵配線基板10の製造方法について述べる。
Next, a method for manufacturing the ceramic capacitor built-in
図2等に示したセラミックコンデンサ101は、以下のような手順で作製される。まず、チタン酸バリウム粉末を主成分とし、それにCaO,SiO2,MnO2,Y2O3などの粉末を少量添加した混合粉末に対し、ブチラール系バインダ、可塑剤、溶剤を加えて混練することにより、グリーンシート用のスラリーを調整する。このスラリーを用いて、ドクターブレード法により、厚さ2μm〜8μm(本実施形態では約5μm)の誘電体グリーンシート205を複数枚作製する。そして、これら誘電体グリーンシート205に、ニッケルを主成分として含む内層電極形成用ペーストをスクリーン印刷して乾燥させる。これにより、後に内層電極141,142となる内層電極形成層241が形成される(図4参照)。
The
次に、グランド用の内層電極形成層241が形成された誘電体グリーンシート205と、電源用の内層電極形成層241が形成された誘電体グリーンシート205とを交互に積層する。そして、シート積層方向に押圧力を付与することにより、各誘電体グリーンシート205を一体化して未焼結積層体204を作製する(以上、積層工程)。さらに、レーザー加工機を用いて未焼結積層体204に多数のビア孔130を貫通形成する(孔明け工程、図5参照)。
Next, dielectric
次に、図示しないペースト圧入充填装置を用いて、未焼結積層体204の各ビア孔130内に、ビア導体形成用ペースト231(ビア導体形成用材料)を充填する(ビア充填工程、図6参照)。ここで用いるビア導体形成用ペースト231は、銅以外の金属であって銅よりも融点が高い金属(高融点金属)を主体とするフィラーと銅とを含んでいる。より具体的にいうと、本実施形態におけるビア導体形成用ペースト231は、銅粉末及び上記高融点金属粉末に対してバインダ樹脂を加え、三本ロールミルにより混練することにより、作製される。
Next, the via conductor forming paste 231 (via conductor forming material) is filled into each via
さらに、未焼結積層体204の主面102上及び裏面103上に、ニッケルを主成分として含む外部電極形成用ペーストを印刷し、それぞれ外部電極形成部211を形成する(図7参照)。
Further, an external electrode forming paste containing nickel as a main component is printed on the
この後、未焼結積層体204の乾燥を行い、外部電極形成部211をある程度固化させる。次に、未焼結積層体204を脱脂し、さらに酸化雰囲気下にて所定温度で所定時間焼成を行う(同時焼成工程)。このときの焼成温度は、チタン酸バリウムが焼結しうる温度である1300℃に設定される。その結果、誘電体グリーンシート205中のチタン酸バリウムが焼結してセラミック焼結体104となるとともに、同時に内層電極形成層241中のニッケル、外部電極形成部211中のニッケル、ビア導体形成用ペースト231中の銅が焼結する。
Thereafter, the unsintered
次に、得られたセラミック焼結体104が有する各外部電極111,112,121,122に対して無電解銅めっき(厚さ10μm程度)を施す。その結果、各外部電極111,112,121,122上に銅めっきが析出し、図2に示したセラミックコンデンサ101が完成する。
Next, electroless copper plating (thickness of about 10 μm) is applied to each
一方、コア基板11は、以下のような手順で作製される。まず、縦400mm×横400mm×厚み0.80mmの基材の両面に、厚み35μmの銅箔が貼付された銅張積層板を準備する。次に、銅張積層板に対してドリル機を用いて孔あけ加工を行い、スルーホール導体16を形成するための貫通孔を所定位置にあらかじめ形成しておく。また、銅張積層板に対してルータを用いて孔あけ加工を行い、収容穴部91となる貫通孔を所定位置にあらかじめ形成しておく。なお、収容穴部91となる貫通孔は、一辺が14.0mmで、四隅に半径3mmのアールを有する断面略正方形状の孔である。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体16を形成する。次に、スルーホール導体16の空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化することにより閉塞体17を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行って導体層41を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離することによりコア基板11を得る。
On the other hand, the
コア基板11及びセラミックコンデンサ101の準備ができたら、続いて以下の工程を行う。
When the
まず、図8に示されるように、マスキング工程では、収容穴部91のコア第1主面12側開口96に、マスキング材としての剥離可能な粘着テープ152を密着するよう配置して、その収容穴部91のコア第2主面13側開口96を塞ぐ。この粘着テープ152は、支持台151によって支持されている。なお、粘着テープ152の基材の厚さは55μmであり、粘着面153の厚さは25μmとなっている。また、粘着面153は、ゴム系の接着剤によって形成されている。
First, as shown in FIG. 8, in the masking step, a peelable
続く固定工程では、マウント装置(ヤマハ発動機株式会社製)を用いて、収容穴部91内にセラミックコンデンサ101を収容する。このとき、粘着テープ152の粘着面153には、セラミックコンデンサ101が貼り付けられて仮固定される。なおここでは、チップ搭載時(図1に示す状態)において上向きとなる主面102を下方に向けた状態(上面と下面とを反転させた状態)で粘着面153に密着させている。同様に、コア基板11もチップ搭載時に上向きとなるコア第1主面12を下方に向けた状態となっている。
In the subsequent fixing step, the
そして、この状態において、収容穴部91の内面とセラミックコンデンサ101の側面との隙間93に、ディスペンサ装置(Asymtek社製)を用いて、熱硬化性樹脂製の樹脂充填剤95(株式会社ナミックス製)を充填する(図8参照)。その後、加熱処理を行うと、樹脂充填剤95が硬化して、セラミックコンデンサ101が収容穴部91内に固定される。このとき、粘着テープ152と接する側となるコア第1主面12、主面102及び樹脂充填剤95の表面の位置が揃い、フラット(面一)に形成される。そして、セラミックコンデンサ101の固定後において、マスキング材除去工程を行い、粘着テープ152を剥離する(図9参照)。
In this state, a resin filler 95 (manufactured by NAMICS Co., Ltd.) made of a thermosetting resin is used in the
その後、洗浄研磨工程では、コア基板11のコア第1主面12及びセラミックコンデンサ101の主面102を酸性脱脂で溶剤洗浄をしてから研磨する。この洗浄及び研磨処理により、コア第1主面12及び主面102に張り付いて残っている粘着材(粘着面153の一部)を除去する。
Thereafter, in the cleaning and polishing step, the first core
続く粗化工程では、外部電極111,112,121,122の上にある銅めっき層の表面粗化(CZ処理)を行う。同時に、コア第1主面12及びコア第2主面13に形成された導体層41の表面の粗化も行う。そして、粗化工程が終了したら、洗浄工程を実施する。また、必要に応じて、シランカップリング剤(信越化学工業株式会社製)を用いて、コア第1主面12及びコア第2主面13に対してカップリング処理を行ってもよい。
In the subsequent roughening step, the surface of the copper plating layer on the
その後、従来周知の手法に従い、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、コア第1主面12上にビルドアップ層31を形成するとともに、コア第2主面13上にビルドアップ層32を形成する。
Thereafter, a build-up layer forming step is performed according to a conventionally known method. In the buildup layer forming step, the
具体的には、まず、コア第1主面12及びコア第2主面13の上に感光性エポキシ樹脂のフィルム材を被着し(図10参照)、露光及び現像を行うことにより、ビア導体43,50が形成されるべき位置に盲孔を有する第1層の樹脂絶縁層33,34を形成する。次に、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部にビア導体43,50を形成した後、エッチング等を行って導体層42をパターン形成する。さらに、第1層の樹脂絶縁層33,34上に感光性エポキシ樹脂のフィルム材を被着し、露光及び現像を行うことにより、ビア導体47,51が形成されるべき位置に盲孔を有する第2層の樹脂絶縁層35,36を形成する。次に、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部にビア導体47,51を形成するとともに、第2層の樹脂絶縁層35上に端子パッド44を形成し、第2層の樹脂絶縁層36上にBGA用パッド48を形成する。次に、第2層の樹脂絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする。さらに、端子パッド44上にはんだバンプ45を形成し、かつ、BGA用パッド48上にはんだバンプ49を形成する。その結果、図1に示したセラミックコンデンサ内蔵配線基板10が完成する。
Specifically, first, a photosensitive epoxy resin film material is applied on the core first
次に、上記のようにして得たセラミックコンデンサ101の評価試験について説明する。
Next, an evaluation test of the
この評価試験では、セラミックコンデンサ101におけるビア導体131,132を構成する金属材料を変更して複数種類の試料を作製し(表2のNo.1〜14参照)、それぞれについて電気抵抗率(×10−8Ω・m)と、ビア導体131,132の突出及び隙間の発生とを調査した。その結果を表2に示す。表2において「突出」とは、ビア導体の露出部に団子状の銅塊が形成されていることをいう。「隙間」とは、光学顕微鏡(拡大倍率x200で)を使用して観察したときに、ビア導体の断面において隙間ができていることをいう。また、「○」は突出、隙間が発生していないことを意味し、「×」は突出、隙間が発生していることを意味する。
In this evaluation test, the metal materials constituting the via
ここで、試料No.1のビア導体131,132は、高融点金属であるタングステン(W)のフィラー80体積部と、銅20体積部との混合相からなる。試料No.2のビア導体131,132は、高融点金属であるタングステン(W)のフィラー70体積部と、銅30体積部との混合相からなる。試料No.3のビア導体131,132は、高融点金属であるタングステン(W)のフィラー60体積部と、銅40体積部との混合相からなる。試料No.4のビア導体131,132は、高融点金属であるタングステン(W)のフィラー50体積部と、銅50体積部との混合相からなる。試料No.5のビア導体131,132は、高融点金属であるタングステン(W)のフィラー40体積部と、銅60体積部との混合相からなる。ここで、試料No.6のビア導体131,132は、高融点金属であるタングステン(W)のフィラー30体積部と、銅70体積部との混合相からなる。試料No.7のビア導体131,132は、高融点金属であるタングステン(W)のフィラー20体積部と、銅80体積部との混合相からなる。試料No.8のビア導体は、高融点金属であるモリブデン(Mo)のフィラー50体積部と、銅50体積部との混合相からなる。試料No.9のビア導体は、高融点金属であるレニウム(Re)のフィラー50体積部と、銅50体積部との混合相からなる。試料No.10のビア導体は、高融点金属であるタンタル(Ta)のフィラー50体積部と、銅50体積部との混合相からなる。試料No.11のビア導体は、高融点金属であるクロム(Cr)のフィラー50体積部と、銅50体積部との混合相からなる。試料No.12のビア導体は、高融点金属であるコバルト(Co)のフィラー50体積部と、銅50体積部との混合相からなる。試料No.13のビア導体は、高融点金属を何ら含まず、銅のみからなる。試料No.14のビア導体は、高融点金属であるタングステン(W)のフィラー50体積部と、アルミニウム(Al)50体積部との混合相からなる。
表2に示すように、各試料の作製を行ったところ、試料No.14(Al50:W50)については、アルミニウムがチタン酸バリウムと著しく反応してしまい、好適な試料を得ることができなかった。 As shown in Table 2, when each sample was prepared, the sample No. Regarding 14 (Al50: W50), aluminum reacted significantly with barium titanate, and a suitable sample could not be obtained.
電気抵抗率については、試料No.7(Cu80:W20)が2×10−8Ω・mと最も低く、試料No.6(Cu70:W30)が3×10−8Ω・mでありそれに次いで低かった。従って、現行のニッケルを主成分とするビア導体の電気抵抗率(約14×10−8Ω・m)の数分の1の値を示すばかりでなく、銅ビア導体に匹敵する低抵抗を実現することができた。また、試料No.1〜5,8〜11の電気抵抗率の値は4〜10×10−8Ω・mとなり、これらについても現行のニッケルを主成分とするビア導体の電気抵抗率よりも十分低くなっていた。 For the electrical resistivity, sample no. 7 (Cu80: W20) is the lowest, 2 × 10 −8 Ω · m. 6 (Cu70: W30) was 3 × 10 −8 Ω · m, which was the second lowest. Therefore, it not only shows a value of a fraction of the electrical resistivity (about 14 × 10 −8 Ω · m) of the current via conductor mainly composed of nickel, but also realizes low resistance comparable to copper via conductors. We were able to. Sample No. The electrical resistivity values of 1 to 5 and 8 to 11 were 4 to 10 × 10 −8 Ω · m, which were also sufficiently lower than the electrical resistivity of the current via conductor mainly composed of nickel. .
ビア導体131,132を観察したところ、試料No.1〜11では突出、隙間が発生していなかったのに対し、試料No.12,13では突出、隙間が発生していた。従って、試料No.1〜11のビア導体131,132は、形状的に優れており、信頼性が高いものとなっていた。
When the via
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態のコンデンサ101では、銅を含んで形成されたビア導体131,132としている。このため、従来のニッケルを主成分として形成されたビア導体131,132に比べて低抵抗となる。また、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなるビア導体131,132としている。このため、同時焼成時に銅が熔融したとしても、前記フィラー自体は高融点であるため熔融せずに固体状態を維持してそこに留まり、熔融した銅の流動及び揮発を阻止する。その結果、ビア導体131,132における銅がその位置に保持され、ビア導体131,132中におけるボイドの発生や、ビア孔130からのビア導体131,132の突出が防止される。よって、比較的形状のよい、高信頼性のビア導体131,132を得ることができる。なお、上記コンデンサ101は、好ましい構造のビア導体131,132を複数有するビアアレイ型積層コンデンサであるため、他のタイプのコンデンサに比べてインダクタンスも低い。また、上記コンデンサ101では内層電極141,142についてはあえてニッケルを主体として形成しているので、その部分には従来と同程度の信頼性が付与されている。
Therefore, according to the present embodiment, the following effects can be obtained.
(1) In the
以上のことから、本実施形態によれば、高容量化、高信頼化、低インダクタンス化、低電気抵抗化を達成でき、デカップリング用途に好適なビアアレイ型積層セラミックコンデンサ101を提供することができる。
From the above, according to the present embodiment, it is possible to provide a via array type
(2)また本実施形態では、このような優れたコンデンサ101を内蔵してコンデンサ内蔵配線基板10を構成しているため、それに搭載されるMPU用のICチップ21の能力を十分に引き出すことができる。よって、優れた半導体装置を実現することができる。
(2) Further, in this embodiment, since such a
なお、本発明の実施の形態は以下のように変更してもよい。 In addition, you may change embodiment of this invention as follows.
・上記実施形態の配線基板10に内蔵されたセラミックコンデンサ101では、主面102及び裏面103の両方に、外部電極111,112,121,122が形成されていたが、これに限定されるものではない。例えば、図11に示す配線基板10Aに内蔵されたセラミックコンデンサ101Aのように、主面102側のみに外部電極111,112を形成してもよい。この場合、裏面103側において外部電極121,122を省略した代わりに、例えばプレーン導体層125などを設けてもよい。
In the
・上記実施形態の配線基板10では、コア基板11のコア第1主面12及びコア第2主面13にて開口する収容穴部91にセラミックコンデンサ101が内蔵されていたが、これに限定されるものではない。例えば、収容穴部91をコア基板11のコア第1主面12のみにて開口する有底の凹部(非貫通穴部)とし、そこにセラミックコンデンサ101を内蔵してもよい。
In the
・上記実施形態では、コア基板11における収容穴部91の内面とセラミックコンデンサ101の側面との隙間93に、ディスペンサ装置を用いて樹脂充填剤95を充填形成したが、これに限定されるものではない。例えば、印刷装置を用いて樹脂充填剤95を印刷することで当該隙間93を埋めてもよい。あるいは、上記図11に示した配線基板10Aのように、ビルドアップ層32の最下層を構成する樹脂絶縁層34の一部を当該隙間93に落とし込むようにして、その隙間93を埋めるようにしてもよい。
In the above embodiment, the
・図12に示す別の実施形態のコンデンサ101Bのように、セラミック焼結体104の表層層に、チタン酸バリウムを主成分とする厚さ100μm程度のカバー層106を配置してもよい。この構成によれば、内層電極141,142が湿気等から保護されるため信頼性が向上する。なお、カバー層106はセラミック焼結体104の主面102側にのみ設けてもよく、裏面103側にのみ設けてもよい。
As in the
・上記実施形態では、配線基板10のパッケージ形態はBGA(ボールグリッドアレイ)であるが、BGAのみに限定されず、例えばPGA(ピングリッドアレイ)やLGA(ランドグリッドアレイ)等であってもよい。
In the above embodiment, the package form of the
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。 Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the embodiments described above are listed below.
1) 主面(102)及び裏面(103)を有する板状をなし、チタン酸バリウムを主成分とする誘電体(105)を介してニッケルを主体とする複数の内層電極(141,142)が積層配置されてなるコンデンサ本体(104)と、フィラーである平均粒径2μm以下のタングステンまたはモリブデンと銅との混合相からなり、前記コンデンサ本体(104)の厚さ方向に沿って延びる複数のビア孔(133)内に形成され、前記複数の内層電極(141,142)に対して接続し、電気抵抗率が10×10−8Ω・m以下でありかつ直径が50μm以上120μm以下である複数のビア導体(131,132)と、前記複数のビア導体(131,132)における少なくとも前記主面(102)側の端部に接続するように配置された複数の外部電極(111,112)とを備え、前記複数のビア導体(131,132)において前記フィラーが体積部で20部以上80部以下含まれ、前記複数のビア導体(131,132)が全体としてアレイ状に配置されていることを特徴とするビアアレイ型積層セラミックコンデンサ。 1) It has a plate shape having a main surface (102) and a back surface (103), and a plurality of inner layer electrodes (141, 142) mainly composed of nickel via a dielectric (105) mainly composed of barium titanate. A capacitor body (104) arranged in a stack and a plurality of vias extending along the thickness direction of the capacitor body (104), comprising a mixed phase of tungsten or molybdenum having an average particle diameter of 2 μm or less as a filler and copper. A plurality of holes formed in the hole (133), connected to the plurality of inner layer electrodes (141, 142), having an electric resistivity of 10 × 10 −8 Ω · m or less and a diameter of 50 μm or more and 120 μm or less. A plurality of via conductors (131, 132) and a plurality of via conductors (131, 132) arranged to be connected to at least the ends on the main surface (102) side And the plurality of via conductors (131, 132) include 20 to 80 parts by volume of the filler in the plurality of via conductors (131, 132), and the plurality of via conductors (131, 132) as a whole. A via array type multilayer ceramic capacitor characterized by being arranged in an array.
2) 主面(102)及び裏面(103)を有する板状をなし、チタン酸バリウムを主成分とする誘電体(105)を介してニッケルを主体とする複数の内層電極(141,142)が積層配置されてなるコンデンサ本体(104)と、フィラーである平均粒径2μm以下のタングステンまたはモリブデンと銅との混合相からなり、前記コンデンサ本体(104)の厚さ方向に沿って延びる複数のビア孔(133)内に形成され、前記複数の内層電極(141,142)に対して接続し、電気抵抗率が4×10−8Ω・m以下でありかつ直径が50μm以上120μm以下である複数のビア導体(131,132)と、前記複数のビア導体(131,132)における少なくとも前記主面(102)側の端部に接続するように配置された複数の外部電極(111,112)とを備え、前記複数のビア導体(131,132)において前記フィラーが体積部で20部以上40部以下含まれ、前記複数のビア導体(131,132)が全体としてアレイ状に配置されていることを特徴とするビアアレイ型積層セラミックコンデンサ。 2) A plurality of inner layer electrodes (141, 142) mainly composed of nickel are formed through a dielectric (105) having a main surface (102) and a back surface (103) and mainly composed of barium titanate. A capacitor body (104) arranged in a stacked manner and a plurality of vias extending along the thickness direction of the capacitor body (104), comprising a mixed phase of tungsten or molybdenum and copper having an average particle diameter of 2 μm or less as a filler A plurality of holes formed in the hole (133), connected to the plurality of inner layer electrodes (141, 142), having an electric resistivity of 4 × 10 −8 Ω · m or less and a diameter of 50 μm or more and 120 μm or less. Via conductors (131, 132) and a plurality of outer conductors arranged so as to be connected to at least the main surface (102) side ends of the plurality of via conductors (131, 132). An electrode (111, 112), wherein the plurality of via conductors (131, 132) include 20 to 40 parts by volume of the filler, and the plurality of via conductors (131, 132) as an array as a whole. Via array type multilayer ceramic capacitor characterized by being arranged in a shape.
10,10A…コンデンサ内蔵配線基板
21…半導体集積回路素子としてのICチップ
22…電力供給用電極
101,101A,101B…ビアアレイ型積層セラミックコンデンサ
102…主面
103…裏面
104…コンデンサ本体としてのセラミック焼結体
105…誘電体
106…カバー層
111,112…外部電極
131,132…ビア導体
133…ビア孔
141,142…内層電極
204…未焼結積層体
205…誘電体グリーンシート
231…ビア導体形成用材料としてのビア導体形成用ペースト
241…内層電極形成層
DESCRIPTION OF
Claims (13)
銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅との混合相からなり、前記コンデンサ本体の厚さ方向に沿って延びる複数のビア孔内に形成され、前記複数の内層電極に対して接続する複数のビア導体と、
前記複数のビア導体における少なくとも前記主面側の端部に接続するように配置された複数の外部電極と
を備え、前記複数のビア導体が全体としてアレイ状に配置されていることを特徴とするビアアレイ型積層セラミックコンデンサ。 A capacitor main body having a plate shape having a main surface and a back surface, and a plurality of inner layer electrodes mainly composed of nickel laminated via a dielectric mainly composed of barium titanate,
It is a metal other than copper and has a mixed phase of a filler mainly composed of a metal having a higher melting point than copper, and is formed in a plurality of via holes extending along the thickness direction of the capacitor body. A plurality of via conductors connected to the inner layer electrode;
A plurality of external electrodes arranged so as to be connected to at least the main surface side end portions of the plurality of via conductors, and the plurality of via conductors are arranged in an array as a whole. Via array type multilayer ceramic capacitor.
チタン酸バリウム粉末を含む誘電体グリーンシート上に、ニッケル粉末を含む内層電極形成層を形成したものを積層一体化して、未焼結積層体を作製する積層工程と、
前記未焼結積層体にビア孔を形成する孔明け工程と、
前記未焼結積層体の前記ビア孔内に、銅以外の金属であって銅よりも融点が高い金属を主体とするフィラーと銅とを含むビア導体形成用材料を充填するビア充填工程と、
チタン酸バリウムが焼結しうる温度に前記未焼結積層体を加熱して、前記誘電体グリーンシート、前記内層電極形成層及び前記ビア導体形成用材料を焼成する同時焼成工程と
を含むことを特徴とするビアアレイ型積層セラミックコンデンサの製造方法。 A method for manufacturing a capacitor according to any one of claims 1 to 10,
Laminating step of producing a green laminate by laminating and integrating a dielectric green sheet containing barium titanate powder and forming an inner electrode forming layer containing nickel powder;
A drilling step of forming via holes in the green laminate;
In the via hole of the unsintered laminate, a via filling step of filling a via conductor forming material including a filler mainly composed of a metal other than copper and having a melting point higher than copper, and copper,
Heating the unsintered laminate to a temperature at which barium titanate can be sintered, and firing the dielectric green sheet, the inner electrode forming layer, and the via conductor forming material. A method for manufacturing a via array type multilayer ceramic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007334302A JP2009158690A (en) | 2007-12-26 | 2007-12-26 | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007334302A JP2009158690A (en) | 2007-12-26 | 2007-12-26 | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009158690A true JP2009158690A (en) | 2009-07-16 |
Family
ID=40962397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007334302A Pending JP2009158690A (en) | 2007-12-26 | 2007-12-26 | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009158690A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130088353A (en) * | 2012-01-31 | 2013-08-08 | 삼성전기주식회사 | Multilayered ceramic electronic component and fabricating method thereof |
US8971054B2 (en) | 2010-03-30 | 2015-03-03 | Murata Manufacturing Co., Ltd. | Component assembly |
CN113130207A (en) * | 2019-12-31 | 2021-07-16 | 三星电机株式会社 | Multilayer electronic component |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521635A (en) * | 1991-07-17 | 1993-01-29 | Nippondenso Co Ltd | Multilayered substrate |
JPH05144316A (en) * | 1991-11-21 | 1993-06-11 | Hitachi Ltd | Conductive paste composition |
JPH0715101A (en) * | 1993-06-25 | 1995-01-17 | Shinko Electric Ind Co Ltd | Oxide ceramic circuit board and its manufacture |
JP2000114724A (en) * | 1998-09-29 | 2000-04-21 | Kyocera Corp | Multilayer wiring board |
JP2000151104A (en) * | 1998-11-11 | 2000-05-30 | Sony Corp | Multilayer board |
JP2001185442A (en) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | Connection structure of multiplayer capacitor and decoupling capacitor and wiring substrate |
JP2002232142A (en) * | 2001-01-30 | 2002-08-16 | Kyocera Corp | Multilayer wiring board and its producing method |
JP2005347648A (en) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | Multi-layered electronic component and its manufacturing method |
JP2007266280A (en) * | 2006-03-28 | 2007-10-11 | Tdk Corp | Multilayer ceramic electronic component and method of manufacturing same |
-
2007
- 2007-12-26 JP JP2007334302A patent/JP2009158690A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521635A (en) * | 1991-07-17 | 1993-01-29 | Nippondenso Co Ltd | Multilayered substrate |
JPH05144316A (en) * | 1991-11-21 | 1993-06-11 | Hitachi Ltd | Conductive paste composition |
JPH0715101A (en) * | 1993-06-25 | 1995-01-17 | Shinko Electric Ind Co Ltd | Oxide ceramic circuit board and its manufacture |
JP2000114724A (en) * | 1998-09-29 | 2000-04-21 | Kyocera Corp | Multilayer wiring board |
JP2000151104A (en) * | 1998-11-11 | 2000-05-30 | Sony Corp | Multilayer board |
JP2001185442A (en) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | Connection structure of multiplayer capacitor and decoupling capacitor and wiring substrate |
JP2002232142A (en) * | 2001-01-30 | 2002-08-16 | Kyocera Corp | Multilayer wiring board and its producing method |
JP2005347648A (en) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | Multi-layered electronic component and its manufacturing method |
JP2007266280A (en) * | 2006-03-28 | 2007-10-11 | Tdk Corp | Multilayer ceramic electronic component and method of manufacturing same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8971054B2 (en) | 2010-03-30 | 2015-03-03 | Murata Manufacturing Co., Ltd. | Component assembly |
KR20130088353A (en) * | 2012-01-31 | 2013-08-08 | 삼성전기주식회사 | Multilayered ceramic electronic component and fabricating method thereof |
KR101580349B1 (en) | 2012-01-31 | 2015-12-24 | 삼성전기주식회사 | Multilayered ceramic electronic component and fabricating method thereof |
CN113130207A (en) * | 2019-12-31 | 2021-07-16 | 三星电机株式会社 | Multilayer electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI380415B (en) | Wiring board | |
TWI453883B (en) | Parts built-in wiring substrate | |
US8130507B2 (en) | Component built-in wiring board | |
KR100754713B1 (en) | Power core devices and methods of making thereof | |
US7701052B2 (en) | Power core devices | |
US8304664B2 (en) | Electronic component mounted structure | |
WO2015151512A1 (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
JP2010114434A (en) | Component built-in wiring board and method of manufacturing the same | |
JP2006210911A (en) | Capacitor material used in circuit board, circuit board utilizing said capacitor material, method of manufacturing circuit board, and information processing system utilizing circuit board | |
JP2003031719A (en) | Semiconductor package, production method therefor and semiconductor device | |
JP2010171413A (en) | Method of manufacturing wiring board with built-in component | |
EP1777745A2 (en) | Power core device including a capacitor and method of making thereof | |
JP3640560B2 (en) | Wiring board, core board with built-in capacitor, and manufacturing method thereof | |
JP2009038241A (en) | Component accommodating wiring board, capacitor for accommodating wiring board | |
JP5139171B2 (en) | Via array type multilayer ceramic capacitor and method for manufacturing the same, wiring board with built-in capacitor | |
JP4685251B2 (en) | Wiring board manufacturing method | |
JP2009158690A (en) | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate | |
JP2015198093A (en) | Interposer, semiconductor device, method of manufacturing interposer, and method of manufacturing semiconductor device | |
JP5977006B2 (en) | Capacitor and manufacturing method thereof | |
JP4825103B2 (en) | Dielectric laminated structure and wiring board | |
JP2008244029A (en) | Wiring board with built-in component, and component used therefor | |
JP3472523B2 (en) | Wiring board with built-in electric element | |
JP4668822B2 (en) | Wiring board manufacturing method | |
JP3723688B2 (en) | Wiring board | |
JP4795861B2 (en) | Capacitor, wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20101108 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Effective date: 20120420 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20120605 Free format text: JAPANESE INTERMEDIATE CODE: A02 |