JP2013157593A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、カバー領域内のセラミックグレインの平均直径Ｄ_ｃがアクティブ領域内のセラミックグレインの平均直径Ｄ_ａより小さく、カバー領域の厚さをＴ_ｃとするとき、９μｍ≦Ｔ_ｃ≦２５μｍであり、Ｔ_ｃ／Ｄ_ｃ≧５５であることを特徴とする。本発明による積層セラミックキャパシタは、優れた耐湿特性を有することができる。
【選択図】図３

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。

近年、電子製品、ＩＴ及びＡ／Ｖ等の製品の小型化及び高機能化の要求に従い、電子部品の小型化及び高機能化も要求されており、これにより、積層セラミック電子部品への需要が増大している。積層セラミック電子部品は、小型でありながらも高容量が保障され実装が容易であるという長所によってコンピュータ、携帯電話等の部品として広く用いられている。

積層セラミック電子部品にはキャパシタ、インダクター、バリスター等があり、一般に最も広く用いられる受動型素子である積層型セラミックキャパシタにおいても小型化、高容量化及び高信頼性の製品が要求されている。

積層セラミックキャパシタの小型化及び高容量化のためにはセラミックシート及び内部電極の薄膜化及び高積層化が必要であり、薄膜化及び高積層化するほど積層セラミックキャパシタの内部電極の体積率は増加しカバー層の厚さは減少する。

カバー層の厚さが減少するにつれ外部から水分等が浸透して積層セラミックキャパシタの耐湿特性が低下する可能性がある。

本発明は、耐湿特性に優れた積層セラミック電子部品及びその製造方法を提供することを目的とする。

本発明の一実施形態による積層セラミック電子部品は、セラミック本体と、上記セラミック本体の外部面に形成された外部電極と、上記セラミック本体内にセラミック層を挟んで積層配置された内部電極と、を含み、上記セラミック本体は最上内部電極から最下内部電極までのアクティブ領域と上記アクティブ領域の上下に接するカバー領域とを含み、上記カバー領域内のセラミックグレインの平均直径Ｄ_ｃは上記アクティブ領域内のセラミックグレインの平均直径Ｄ_ａより小さく、上記カバー領域の厚さをＴ_ｃとするとき、９μｍ≦Ｔ_ｃ≦２５μｍであり、Ｔ_ｃ／Ｄ_ｃ≧５５であることができる。

上記カバー領域内のセラミックグレインの平均直径Ｄ_ｃは、厚さ方向の平均直径であることができる。

１．１≦Ｄ_ａ／Ｄ_ｃ≦４．４であることができる。

上記セラミック本体は誘電材料を含み、上記誘電材料はチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。

上記内部電極の積層数は、２５０以上であることができる。

上記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。

上記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含むことができる。

本実施形態の他の側面による積層セラミック電子部品は、複数の内部電極が積層された内部電極積層部を含むセラミック本体と、上記セラミック本体の外部に形成された外部電極と、を含み、上記セラミック本体において上記内部電極積層部の外部である上部及び下部カバー領域のそれぞれの厚さＴ_ｃは９〜２５μｍであり、上記内部電極積層部の外部領域のセラミックグレインの平均直径Ｄ_ｃは上記内部電極積層部の内部領域のセラミックグレインの平均直径Ｄ_ａより小さく、Ｔ_ｃ／Ｄ_ｃ≧５５であることができる。

上記内部電極積層部は、隣り合う内部電極が互いに反対方向に引き出されることができる。

上記外部領域は、上記内部電極積層部の内部電極の積層方向に配置されることができる。

上記外部領域のセラミックグレインの平均直径Ｄ_ｃは、厚さ方向の平均直径であることができる。

１．１≦Ｄ_ａ／Ｄ_ｃ≦４．４であることができる。

上記セラミック本体は誘電材料を含み、上記誘電材料はチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。

上記内部電極の積層数は、２５０以上であることができる。

上記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。

上記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含むことができる。

本発明の他の実施形態による積層セラミック電子部品の製造方法は、第１のセラミック粉末及び上記第１のセラミック粉末の平均粒度の１．１〜４．４倍の平均粒度を有する第２のセラミック粉末を製造する段階と、上記第１及び第２のセラミック粉末を用いてそれぞれ第１及び第２のセラミックグリーンシートを製造する段階と、上記第２のセラミックグリーンシート上に内部電極を形成する段階と、上記第１のセラミックグリーンシートを積層して厚さが１１〜２８μｍの上部カバー及び下部カバーを形成する段階と、内部電極が形成された第２のセラミックグリーンシートを所望の層数だけ積層して第２のセラミックグリーン積層体を形成する段階と、上記下部カバー、上記第２のセラミックグリーン積層体及び上記上部カバーを積層する段階と、を含むことができる。

上記第１及び第２のセラミック粉末を製造する段階において、上記第１及び第２のセラミック粉末は、チタン酸バリウム粉末を含むことができる。

上記内部電極を形成する段階において、上記内部電極は、導電性ペーストを印刷して形成されることができる。

上記導電性ペーストは導電性金属を含み、上記導電性金属はニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。

本発明によると、耐湿特性に優れた積層セラミック電子部品及びその製造方法が得られる。

本発明の一実施形態による積層セラミック電子部品の斜視図である。 図１のＸ−Ｘ'線に沿う断面図である。 図２のＹ部分の拡大図である。

以下、添付図面を参照して本発明の好ましい実施形態を説明する。

本発明の実施形態は多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。

また、本発明の実施形態は、当業界における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

図面における要素の形状及びサイズ等はより明確な説明のために誇張されることがあり、図面上の同一符号で表示される要素は同一の要素である。

図１は本発明の一実施形態による積層セラミック電子部品の斜視図であり、図２は図１のＸ−Ｘ'線に沿う断面図であり、図３は図２のＹ部分の拡大図である。

図１を参照すると、本発明の一実施形態による積層セラミック電子部品は、セラミック本体１０と、セラミック本体の外部に形成された外部電極２１、２２と、セラミック本体の内部に積層配置された内部電極３１、３２と、を含むことができる。

セラミック本体１０は直方体であり、Ｌ方向を「長さ方向」、Ｗ方向を「幅方向」、Ｔ方向を「厚さ方向」と定義することができる。内部電極３１，３２の積層方向は、厚さ方向である。セラミック本体１０は、長さ方向の両断面Ｓ１、Ｓ４と、幅方向の両側面Ｓ２、Ｓ５と、厚さ方向の上下面Ｓ３、Ｓ６と、を有することができる。

セラミック本体１０は、セラミックからなり、上記セラミックは、高誘電率を有する誘電材料であり、具体的には、チタン酸バリウム、チタン酸ストロンチウムを含むことができる。

外部電極２１、２２は、セラミック本体の外部Ｓ１、Ｓ４に対向して形成されることができる。外部電極は隣り合う他面Ｓ２、Ｓ３、Ｓ５、Ｓ６の一部に伸びて形成されることができ、セラミック本体に対する外部電極の固着力が向上することができる。

外部電極上には、実装の容易性のためにメッキ層が形成されることができる。外部電極２１、２２は、導電性金属で形成され、これに制限されず、銅、銅合金、ニッケル、ニッケル合金、銀、パラジウム等からなることができ、メッキ液の浸透等を防止するためにガラスを含むことができる。

外部電極２１、２２は、セラミック本体の長さ方向の両側面Ｓ１、Ｓ４に形成されることができる。この際、上記外部電極２１、２２は、上記セラミック本体１０の一面に露出されるように形成された内部電極３１、３２と電気的に接続されるように形成されることができる。

内部電極３１、３２は、セラミック本体１０の内部にセラミック層１１を挟んで積層されて形成されることができる。内部電極３１、３２は、ニッケル等の導電性金属を含み、低温焼成を行うことができる。導電性金属は、金、銀、銅、ニッケル、白金、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。

また、内部電極にチタン酸バリウム等の焼結温度の高いセラミック共材を添加して焼結開始温度を高めることもできる。これは、内部電極の焼結温度がセラミックより低くて内部電極がセラミックより先に焼結され内部電極のカバレッジが減少して容量を具現することが困難な場合を抑制するためである。

内部電極の積層数は、２５０以上であることができる。これは、電子部品の高容量化の傾向に伴い内部電極の積層数が増加しており内部電極の積層数が２５０未満の場合は高容量を具現することが困難なことがあるためである。なお、高容量化のために内部電極の厚さも薄くなる。

図２を参照すると、セラミック本体１０は、厚さ方向にアクティブ領域Ａ及びカバー領域Ｃに区分されることができる。カバー領域Ｃは、アクティブ領域Ａの上下に接して形成されることができる。すなわち、カバー領域Ｃは、内部電極の積層方向においてアクティブ領域Ａよりもセラミック本体１０の外部側に、アクティブ領域Ａと接して形成されることができる。

アクティブ領域Ａは、内部電極が積層された領域であって、最上内部電極３１ａから最下内部電極３２ａまでの領域を意味することができる。アクティブ領域は、静電容量の具現に寄与することができる。最上内部電極３１ａは、積層配置された複数の内部電極からなる内部電極群の、内部電極の積層方向における一方の端部に配された内部電極であり、最下内部電極３２ａは、上記内部電極群の、上記積層方向における他方の端部に配された内部電極である。

カバー領域Ｃは、最上内部電極３１ａからセラミック本体の上面Ｓ３までの領域を意味することができる。カバー領域は、容量の具現に寄与しない。

カバー領域Ｃはアクティブ領域Ａの上下に形成されることができ、これをそれぞれ上部カバー領域及び下部カバー領域という。上部及び下部領域は対称であることができる。高容量化の傾向に伴い、カバー領域の厚さＴ_ｃは減少する傾向にある。

本実施形態において、カバー領域の厚さＴ_ｃは、焼成後９〜２５μｍであることができる。

高容量化の傾向に伴いカバー領域の厚さＴ_ｃが次第に減少することがある。本発明は、カバー領域の厚さＴ_ｃが２５μｍ以下の場合、カバー領域Ｃ及びアクティブ領域Ａのグレインのサイズを調節して耐湿特性の低下を防止し信頼性を確保するためのものである。

しかしながら、カバー領域の厚さＴ_ｃが９μｍより小さい場合はカバー領域の厚さＴ_ｃが薄すぎるため、カバー領域Ｃ及びアクティブ領域Ａのグレインのサイズに関係なく耐湿特性が低下する可能性がある。

本実施形態において、カバー領域Ｃ内のセラミックグレインの平均直径Ｄ_ｃは、アクティブ領域Ａ内のセラミックグレインの平均直径Ｄ_ａより小さいことができる。

カバー領域のグレインの直径Ｄ_ｃをアクティブ領域のグレインの直径Ｄ_ａより小さくした理由は次の通りである。

セラミック粉末は、表面積が大きいほど、より低い温度で焼結が起こる。これは、セラミック粉末の表面積が大きいほど表面エネルギーが高くて全体的に見たときエネルギー的に不安定な状態にあり、表面エネルギーを低くすることにより、より安定的な状態で移動し、このような点が焼結の駆動力（ｄｒｉｖｉｎｇ ｆｏｒｃｅ）として作用するためである。

アクティブ領域Ａのセラミック粉末とカバー領域Ｃのセラミック粉末のサイズが同一の場合、アクティブ領域Ａの内部電極３１、３２、アクティブ領域Ａのセラミック層１１及びマージン部１２、カバー領域Ｃの順に焼結が起こることができる。上記焼結進行順序は絶対的なものではなく概念的に区分したものに過ぎず、実際には焼結が同時に起こることもできる。

内部電極がまず最初に焼結される理由は、内部電極に用いられた導電性金属の焼結温度がセラミック粉末に比べて低いためである。

次に、アクティブ領域のセラミック層１１及びマージン部が焼結される。これは、内部電極の焼結過程で内部電極の収縮によって内部電極の間のセラミック層に圧縮応力が作用し、これが焼結の駆動力として作用するためである。

最後に、カバー領域Ｃが焼結される。

上記のように位置によって焼結温度が異なるため、セラミック本体の内部には応力が不均一に分布し、これにより、デラミネーション及びクラック等の欠陥が直接に誘発される可能性がある。

また、以後の工程を経ながら外部的衝撃（熱衝撃）等によって欠陥を発生させる潜在的な危険因子として作用する可能性がある。超高容量製品の場合、内部電極の体積率に対するカバー領域の厚さの比が減少するため、上記問題はさらに深化する可能性がある。

カバー領域Ｃのセラミック粉末の粒子のサイズを小さくしてカバー領域の焼結温度を低くすることによりアクティブ領域の焼結温度の差異を減少させることができ、これにより、セラミック本体内の不均一な応力分布を緩和させることができる。

結局、カバー領域のグレインのサイズをアクティブ領域のグレインのサイズより小さくすることによりデラミネーション及びクラックの発生を抑制することができ、以後に熱衝撃を受けても欠陥を発生させる潜在的な危険因子を緩和させることにより耐湿特性を向上させることができる。

具体的には、カバー領域のグレインの直径Ｄ_ｃに対するアクティブ領域のグレインの直径Ｄ_ａの比（Ｄ_ａ／Ｄ_ｃ）は１．１〜４．４であることができる。

Ｄ_ａ／Ｄ_ｃが１．１より小さいと、アクティブ領域及びカバー領域に用いられたセラミック粉末の粒子のサイズが類似するため、アクティブ領域とカバー領域間の応力分布の不均一性が存在し続けてデラミネーション及びクラックが発生する可能性があり、耐湿特性向上の効果が低い。

Ｄ_ａ／Ｄ_ｃが４．４より大きいと、アクティブ領域に用いられたセラミック粉末の粒子のサイズがカバー領域に用いられたセラミック粉末の粒子のサイズより大きすぎるため、却ってカバー領域とアクティブ領域間の応力の不均衡が深化する可能性がある。これは、アクティブ領域よりカバー領域が速く焼結されるためである。

セラミックグレインの平均直径Ｄ_ｃ、Ｄ_ａは、走査電子顕微鏡（ＳＥＭ）で抽出されたカバー領域Ｃ又はアクティブ領域Ａの断面写真を分析して測定することができる。例えば、ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）Ｅ１１２で規定するグレインの平均サイズ標準測定方法を支援するグレインサイズ測定ソフトウエアを用いてセラミックグレインの平均直径Ｄ_ｃ、Ｄ_ａを測定することができる。

カバー領域及びアクティブ領域の中でグレインを３０個以上含む領域をサンプリングし、上記方法を用いてグレインの平均直径を測定することができる。具体的には、セラミック本体１０の幅方向（Ｗ方向）を３等分したときの中央部における長さ及び厚さ方向断面（Ｌ−Ｔ断面）を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから上記サンプリングを行うことができる。

カバー領域のグレインの厚さ方向の平均直径Ｄ_ｃに対するカバー領域の厚さＴ_ｃの比は５５以上であることができる（Ｔ_ｃ／Ｄ_ｃ≧５５）。即ち、カバー領域において厚さ方向に配列されたグレインの数は５５個以上であることができる。

カバー領域のグレインの厚さ方向の平均直径Ｄ_ｃは、カバー領域においてグレインの厚さ方向の直径を測定して合わせた値をグレインの数で割った値で定義することができる。具体的には、セラミック本体１０の幅方向（Ｗ方向）を３等分したときの中央部における長さ及び厚さ方向断面（Ｌ−Ｔ断面）を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージにおいて、長さ方向を３等分したときの中央部を等間隔に１０等分した各地点で測定することができる。

カバー領域の厚さＴ_ｃは平均値であることができる。具体的には、セラミック本体１０の幅方向（Ｗ方向）を３等分したときの中央部における長さ及び厚さ方向断面（Ｌ−Ｔ断面）を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージにおいて、長さ方向を３等分したときの中央部を等間隔に１０等分した各地点で測定したカバー領域の厚さの平均値をカバー領域の厚さＴ_ｃとすることができる。

上記カバー領域の厚さＴ_ｃをグレインの厚さ方向の直径Ｄ_ｃで割った値（Ｔ_ｃ／Ｄ_ｃ）をカバー領域の厚さ方向のグレインの数と定義することができる。

カバー領域に厚さ方向のグレインの数が多いほど、優れた耐湿特性を有することができる。外部からセラミック本体の内部への水分浸透は、グレインの内部よりは粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を介してなされる。これは、グレインの数が多いほど、浸透経路が長くなるためである。

本実施形態の他の側面による積層セラミック電子部品は、複数の内部電極が積層された内部電極積層部Ａを含むセラミック本体１０と、上記セラミック本体１０の外部に形成された外部電極２１、２２と、を含み、上記セラミック本体１０において上記内部電極積層部Ａの外部領域Ｃの厚さＴ_ｃは９〜２５μｍであり、上記内部電極積層部Ａの外部領域Ｃのセラミックグレインの平均直径Ｄ_ｃは上記内部電極積層部Ａの内部領域のセラミックグレインの平均直径Ｄ_ａより小さく、Ｔ_ｃ／Ｄ_ｃ≧５５であることができる。

セラミック本体１０は、内部電極積層部Ａとセラミック本体１０の厚さ方向の上下に形成された外部領域Ｃとに区分されることができる。内部電極積層部Ａは、セラミック本体１０の中で内部電極３１、３２が積層された領域を意味することができる。内部電極積層部Ａ内の隣り合う内部電極３１、３２は互いに反対方向に引き出され、互いに反対極性の電気が印加されることができる。

内部電極積層部Ａの上下に外部領域Ｃが形成されることができる。即ち、外部領域Ｃは、内部電極積層部Ａの内部電極の積層方向におけるセラミック本体１０の外部側に配置されることができる。

上記外部領域のセラミックグレインの平均直径Ｄ_ｃは、積層方向の平均直径であることができる。

１．１≦Ｄ_ａ／Ｄ_ｃ≦４．４であることができる。

上記セラミック本体は、誘電材料を含むことができる。

上記誘電材料は、チタン酸バリウム又はチタン酸ストロンチウムを含むことができる。

上記内部電極の積層数は、２５０以上であることができる。

上記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。

上記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含むことができる。

その他のセラミック本体、内部電極、外部電極等に関する事項は前述したのと同様である。

本発明の他の実施形態による積層セラミック電子部品の製造方法は、第１のセラミック粉末及び上記第１のセラミック粉末の平均粒度の１．１〜４．４倍の平均粒度を有する第２のセラミック粉末を製造する段階と、上記第１及び第２のセラミック粉末を用いてそれぞれ第１及び第２のセラミックグリーンシートを製造する段階と、上記第２のセラミックグリーンシート上に内部電極を形成する段階と、上記第１のセラミックグリーンシートを積層して厚さが１１〜２８μｍの上部カバー及び下部カバーを形成する段階と、内部電極が形成された第２のセラミックグリーンシートを所望の層数だけ積層して第２のセラミックグリーン積層体を形成する段階と、上記下部カバー、上記第２のセラミックグリーン積層体及び上記上部カバーを積層する段階と、を含むことができる。

第１のセラミック粉末粒子は、第２のセラミック粉末粒子よりサイズが小さいことができる。具体的には、第２のセラミック粉末粒子の平均粒径は、第１のセラミック粉末粒子の平均粒径の１．１〜４．４倍であることが好ましい。

焼結後のカバー領域のグレインの直径に対するアクティブ領域のグレインの直径の比も１．１〜４．４の範囲に調節することができる。焼結を経た第１及び第２のセラミックグレインの直径はそれぞれ焼結前の第１及び第２のセラミック粉末粒子より大きくなることもあるが、第１及び第２のセラミック粉末粒子が一緒に焼結されるため、その比は大きく変わらない。

第１のセラミック粉末はカバー領域用セラミックシートを製造するのに用いられ、第２のセラミック粉末はアクティブ領域用セラミックシートを製造するのに用いられることができる。

第１のセラミック粉末に有機溶媒、バインダー等を混合した後、これをボールミリングしてセラミックスラリーを製造し、ドクターブレード等の方法を用いて第１のセラミックグリーンシートを製造することができる。

上記と同様の方法を用いて第２のセラミック粉末で第２のセラミックグリーンシートを製造することができる。

第１及び第２のセラミック粉末は、チタン酸バリウム粉末を含むことができる。チタン酸バリウムは、高い誘電率を有し、電荷を蓄積するように誘導して高容量のキャパシタを具現することができる。

第２のセラミックグリーンシート上には導電性ペーストを印刷して内部電極を形成することができる。これに対し、第１のセラミックグリーンシート上には内部電極を形成しなくても良い。

導電性ペーストは導電性金属を含み、具体的には、導電性金属はニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。

金、銀、白金、パラジウム等は、高コストであるが、安定的であるため、大気中で焼結が可能である。これに対し、ニッケル、銅等は、低コストであるが、焼結時に酸化される可能性があるため、還元雰囲気における焼結を必要とすることもある。

導電性金属は、内部電極に導電性を与えることができるものであれば良く、上記の例に限定されるものではない。

第１のセラミックグリーンシートを積層して上部カバー及び下部カバーを形成することができる。焼結収縮を考慮すると、上部カバー及び下部カバーの厚さは１１〜２８μｍであることが好ましい。これにより、焼結後にカバー領域の厚さは９〜２５μｍとなることができる。

内部電極が形成された第２のセラミックグリーンシートを積層して第２のセラミックグリーン積層体を形成することができる。内部電極の積層数を２５０以上とすることにより高容量を具現することができる。第２のセラミックグリーン積層体は、以後にアクティブ領域を形成することができる。

下部カバー、第２のセラミックグリーン積層体及び上部カバーを積層して最終のグリーン積層体を形成することができる。

上記グリーン積層体を切断、か焼、焼結する工程を経て焼結チップを製造し、上記焼結チップの外部に導電性ペーストでディッピング方式により外部電極を形成し、これをベーキングすることにより、積層セラミック電子部品を製造することができる。

以下、実施例及び比較例を参照して本発明について詳細に説明する。

実施例による積層セラミックキャパシタは、次のように製造した。

まず、アクティブ領域のグレインのサイズを多様にするために、チタン酸バリウム粉末としては平均粒度０．０５〜３μｍの範囲内で適切なものを選択して用いた。

上記チタン酸バリウム粉末に、有機溶媒としてエタノール、バインダーとしてポリビニルブチラールを混合した後、これをボールミリングしてセラミックスラリーを製造し、これを用いてアクティブ領域用セラミックグリーンシートを製造した。

また、カバー領域のグレインのサイズを多様にするために、チタン酸バリウム粉末として平均粒度０．０５〜３μｍの範囲内で適切なものを選択してカバー領域用セラミックグリーンシートを製造した。

次に、アクティブ領域用セラミックシートには、ニッケル金属を含む導電性ペーストを用いて内部電極を印刷した。

次いで、上部カバー領域用セラミックシートを３〜８枚、アクティブ領域用セラミックシートを２５０枚、下部カバー領域用セラミックシートを３〜８枚順次積層して形成されたグリーン積層体を８５℃で１０００ｋｇｆ／ｃｍ^２の圧力で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。

圧着されたセラミック積層体を個別チップの形態に切断し、切断されたチップを大気雰囲気で２３０℃、６０時間維持して脱バインダーを行った。以後、９５０〜１２００℃で内部電極が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０^−１１〜１０^−１０ａｔｍの酸素分圧下で焼成した。

焼成チップの外部面を研磨した後、焼成チップを外部電極用導電性ペーストにディッピングしベーキングして外部電極を形成した。外部電極用導電性ペーストは、銅粉末にガラス及びバインダー等を添加して製造した。外部電極の表面には、電気メッキによって錫メッキ層を形成した。

比較例の積層セラミック電子部品は、実施例の場合と同一の方法により製造し、但し、カバー領域の厚さＴ_ｃ、カバー領域及びアクティブ領域に用いられたチタン酸バリウム粉末の平均粒度を異ならせた。

上記の方法で製造されたセラミックキャパシタに対して耐湿負荷試験を行い、耐湿負荷試験の前後に絶縁抵抗（ＩＲ）を測定して信頼性を評価した。

耐湿負荷試験では、温度４０±２℃、湿度９０〜９５％ＲＨの状態で定格電圧１．５Ｖｒを５００（＋１２／−０）ｈｒ印加し、充／放電電流は５０ｍＡ以下とした。

絶縁抵抗（ＩＲ、Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ）は、耐湿負荷試験の前後に１５０℃（＋０／−１０）℃で１時間熱処理し２４（±２）時間常温で放置した後に測定した。

製品の規格を考慮して、耐湿負荷試験前の絶縁抵抗が５０ＭΩ以上、耐湿負荷試験後の絶縁抵抗が３．５ＭΩ以上のものを良好と判定した。

耐湿負荷試験を済ませた試料をモールディングした後、これをポリッシングした断面に対してＳＥＭ写真を撮影し、これを基にカバー領域の厚さＴ_ｃ、カバー領域及びアクティブ領域のセラミックグレインの直径Ｄ_ｃ、Ｄ_ａを測定した。

表１〜５には、カバー領域の厚さＴ_ｃがそれぞれ６μｍ、９μｍ、１５μｍ、２５μｍ、３５μｍの場合を示した。

表１は、カバー領域の厚さＴ_ｃが６μｍの積層セラミックキャパシタに対する信頼性評価結果を示すものである。

表１を参照すると、比較例１〜３はいずれもＴ_ｃ／Ｄ_ｃ、Ｄ_ａ／Ｄ_ｃの値に関係なく絶縁抵抗値が規格値に達しておらず、不良であることを示している。これは、カバー領域の厚さが薄すぎるためである。

表２は、カバー領域の厚さＴ_ｃが９μｍの積層セラミックキャパシタに対する信頼性評価結果を示すものである。

表２を参照すると、実施例１〜３は、Ｔ_ｃが９μｍ、Ｔ_ｃ／Ｄ_ｃが１００、Ｄ_ａ／Ｄ_ｃが１．１、２．０、４．４の場合であり、信頼性が良好な結果を示している。結論として、Ｄ_ａ／Ｄ_ｃが１．１〜４．４の場合に耐湿特性が良好である。

実施例４〜６の場合も、実施例１〜３と類似する結果を示している。

比較例４は、Ｔ_ｃが９μｍ、Ｔ_ｃ／Ｄ_ｃが１００、Ｄ_ａ／Ｄ_ｃが１．０の場合であり、信頼性不良を示している。これは、カバー領域のグレインのサイズＤ_ｃとアクティブ領域のグレインのサイズＤ_ａが類似することから、カバー領域とアクティブ領域との焼結温度の差異による不均一な応力分布を緩和する効果が低いためである。

比較例６は、Ｔ_ｃが９μｍ、Ｔ_ｃ／Ｄ_ｃが１６４、Ｄ_ａ／Ｄ_ｃが１．０の場合であり、比較例４の場合と同様である。

比較例５は、Ｔ_ｃが９μｍ、Ｔ_ｃ／Ｄ_ｃが１００、Ｄ_ａ／Ｄ_ｃが４．６の場合であり、信頼性不良を示している。これは、カバー領域のグレインのサイズがアクティブ領域のグレインのサイズより小さすぎることから、却ってカバー領域がより速く焼結され、これにより、内部応力分布が不均一になるためである。

比較例７は、Ｔ_ｃが９μｍ、Ｔ_ｃ／Ｄ_ｃが１６４、Ｄ_ａ／Ｄ_ｃが４．６の場合であり、比較例５の場合と同様である。

比較例８〜１２は、Ｔ_ｃが９μｍ、Ｔ_ｃ／Ｄ_ｃが５０、Ｄ_ａ／Ｄ_ｃが０．９〜４．６の場合であり、いずれも信頼性不良を示している。これは、Ｄ_ａ／Ｄ_ｃ値に関係なくＴ_ｃ／Ｄ_ｃが５０と小さいためである。即ち、Ｔ_ｃ／Ｄ_ｃはカバー領域に存在する厚さ方向のグレインの平均個数を意味し、グレインの数が５５個より少なくなって水分浸透の経路が短くなるためである。

表３及び４は、それぞれカバー領域の厚さＴ_ｃが１５μｍ及び２５μｍの積層セラミックキャパシタに対する信頼性評価結果を示すものである。表３及び４によると、表２の場合と類似する結果を示すことを確認することができる。

表５は、カバー領域の厚さＴ_ｃが３５μｍの積層セラミックキャパシタに対する信頼性評価結果を示すものである。

表５を参照すると、比較例３１〜４０は、Ｔ_ｃ／Ｄ_ｃ、Ｄ_ａ／Ｄ_ｃの値に関係なくいずれも耐湿特性結果が良好であることを示している。これは、カバー領域の厚さＴ_ｃが十分に厚いためである。

上記の実験結果から下記のような結論が得られる。

第一、カバー領域の厚さが２５μｍより厚いと、耐湿特性に優れる。

第二、カバー領域の厚さが２５μｍ以下となると、カバー領域とアクティブ領域との焼結温度の差異による応力分布の不均一性によって耐湿特性が低下する問題が発生する可能性がある。

しかしながら、カバー領域のグレインのサイズをアクティブ領域のグレインのサイズより小さくし（１．１≦Ｄ_ａ／Ｄ_ｃ≦４．４）、カバー領域の厚さ方向のグレインの数を調節（Ｔ_ｃ／Ｄ_ｃ≧５５）することにより、耐湿特性を向上させることができる。

第三、カバー領域の厚さが９μｍより薄くなると、Ｄ_ａ／Ｄ_ｃ、Ｔ_ｃ／Ｄ_ｃの値を調節しても耐湿特性を向上させることができない。

本発明で用いた用語は特定の実施例を説明するためのもので、本発明を限定しようとするものではない。単数の表現は、文脈上明白でない限り、複数の意味を含む。

「含む」又は「有する」等の用語は、明細書に記載された特徴、数字、段階、動作、構成要素又はこれらを組み合わせたものが存在するということを意味するものであり、これを排除しようとするものではない。

本発明は、上述した実施形態及び添付の図面によって限定されることなく、添付の特許請求の範囲によって限定される。

したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野における通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。

１０ セラミック本体
１１ セラミック層
２１、２２ 外部電極
３１、３２ 内部電極
３１ａ 最上内部電極
３２ａ 最下内部電極
Ｔ_ｃ カバー領域の厚さ
Ｄ_ｃ カバー領域のグレインの平均直径
Ｄ_ａ アクティブ領域のグレインの平均直径

Claims (17)

1. セラミック本体と、
   前記セラミック本体の外部面に形成された外部電極と、
   前記セラミック本体内にセラミック層を挟んで積層配置された内部電極と
   を含み、
   前記セラミック本体は、最上内部電極から最下内部電極までのアクティブ領域と前記アクティブ領域の上部又は下部に形成されたカバー領域とを含み、
   前記カバー領域内のセラミックグレインの平均直径Ｄ_ｃは、前記アクティブ領域内のセラミックグレインの平均直径Ｄ_ａより小さく、
   前記カバー領域の前記内部電極の積層方向の厚さをＴ_ｃとするとき、９μｍ≦Ｔ_ｃ≦２５μｍであり、Ｔ_ｃ／Ｄ_ｃ≧５５である、積層セラミック電子部品。
2. 前記カバー領域内のセラミックグレインの平均直径Ｄ_ｃは、前記積層方向の平均直径である、請求項１に記載の積層セラミック電子部品。
3. 複数の内部電極が積層された内部電極積層部を含むセラミック本体と、
   前記セラミック本体の外部に形成された外部電極と
   を含み、
   前記セラミック本体において前記内部電極積層部よりも前記セラミック本体の外部側の外部領域の、前記内部電極の積層方向の厚さＴ_ｃは９〜２５μｍであり、前記外部領域のセラミックグレインの平均直径Ｄ_ｃは前記内部電極積層部の内部領域のセラミックグレインの平均直径Ｄ_ａより小さく、Ｔ_ｃ／Ｄ_ｃ≧５５である、積層セラミック電子部品。
4. 前記内部電極積層部は、隣り合う内部電極が互いに反対方向に引き出される、請求項３に記載の積層セラミック電子部品。
5. 前記外部領域は、前記内部電極積層部の前記積層方向における前記セラミック本体の外部側に配置される、請求項３または４に記載の積層セラミック電子部品。
6. 前記外部領域のセラミックグレインの平均直径Ｄ_ｃは、前記積層方向の平均直径である、請求項３から５の何れか１項に記載の積層セラミック電子部品。
7. １．１≦Ｄ_ａ／Ｄ_ｃ≦４．４である、請求項１から６の何れか１項に記載の積層セラミック電子部品。
8. 前記セラミック本体は、誘電材料を含む、請求項１から７の何れか１項に記載の積層セラミック電子部品。
9. 前記誘電材料は、チタン酸バリウム又はチタン酸ストロンチウムを含む、請求項８に記載の積層セラミック電子部品。
10. 前記内部電極の積層数は、２５０以上である、請求項１から９の何れか１項に記載の積層セラミック電子部品。
11. 前記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含む、請求項１から１０の何れか１項に記載の積層セラミック電子部品。
12. 前記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含む、請求項１から１１の何れか１項に記載の積層セラミック電子部品。
13. 第１のセラミック粉末及び前記第１のセラミック粉末の平均粒度の１．１〜４．４倍の平均粒度を有する第２のセラミック粉末を製造する段階と、
    前記第１のセラミック粉末及び前記第２のセラミック粉末を用いてそれぞれ第１及び第２のセラミックグリーンシートを製造する段階と、
    前記第２のセラミックグリーンシート上に内部電極を形成する段階と、
    前記第１のセラミックグリーンシートを積層して厚さが１１〜２８μｍの上部カバー及び下部カバーを形成する段階と、
    前記内部電極が形成された第２のセラミックグリーンシートを所望の層数だけ積層して第２のセラミックグリーン積層体を形成する段階と、
    前記下部カバー、前記第２のセラミックグリーン積層体及び前記上部カバーを積層する段階と
    を含む、積層セラミック電子部品の製造方法。
14. 前記第１のセラミック粉末及び前記第２のセラミック粉末を製造する段階において、前記第１のセラミック粉末及び前記第２のセラミック粉末は、チタン酸バリウム粉末を含む、請求項１３に記載の積層セラミック電子部品の製造方法。
15. 前記内部電極を形成する段階において、前記内部電極は、導電性ペーストを印刷して形成される、請求項１３または１４に記載の積層セラミック電子部品の製造方法。
16. 前記導電性ペーストは、導電性金属を含む、請求項１５に記載の積層セラミック電子部品の製造方法。
17. 前記導電性金属は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含む、請求項１６に記載の積層セラミック電子部品の製造方法。

Images