JP7326407B2 - 積層セラミックコンデンサ - Google Patents

Description

本発明は、サイドマージン部が後付けされる積層セラミックコンデンサ及びその製造方法に関する。

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化、大容量化及び信頼性確保等の要望がますます強くなってきている。この要望に応えるためには、例えば積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。

この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程（例えば、内部電極のパターニング、積層シートの切断など）の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。

特許文献１には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、側面に内部電極が露出した積層チップが作製され、この積層チップの側面にサイドマージン部が設けられる。これにより、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。

特開２０１２－２０９５３９号公報

特許文献１に記載の技術では、積層された複数のセラミック層を静水圧加圧や一軸加圧などによって相互に圧着させることにより積層チップが得られる。この積層チップでは、内部電極が露出した側面に加わる押圧力によって、複数のセラミック層が相互に剥離しやすい。したがって、サイドマージン部は、積層チップの側面に強い押圧力が加わらないように貼り付けられる。

このため、焼成前のサイドマージン部は積層チップよりも低密度になりやすい。積層チップとサイドマージン部とで密度が異なると、積層チップとサイドマージン部とで焼結時の収縮挙動に差が生じる。これにより、積層チップとサイドマージン部との間においてクラックや剥離が発生し、信頼性、特に高温耐湿試験における耐久性が低下する場合がある。

以上のような事情を鑑み、本発明の目的は、サイドマージン部の高い接合性が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、接合部と、を具備する。
上記積層部は、第１平均結晶粒径を有する第１セラミックスからなり、第１の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、第２平均結晶粒径を有する第２セラミックスからなり、上記第１の方向に直交する第２の方向から上記積層部を覆っている。
上記接合部は、上記第１及び第２平均結晶粒径よりも大きい第３平均結晶粒径を有する第３セラミックスからなり、上記積層部と上記サイドマージン部との間に配置される。

この構成によれば、接合部は、第１及び第２平均結晶粒径よりも大きい第３平均結晶粒径を有する第３セラミックスから構成される。これにより、接合部の両界面において、積層部及びサイドマージン部に接する結晶粒の数が減少する。つまり、接合部の両界面には、クラックや、積層部及びサイドマージン部の剥離が発生する際の起点になりやすい結晶粒界が少ない。従って、接合部を介して積層部とサイドマージン部との良好な接合状態が維持される。

上記接合部の厚さは、５μｍ以下であってもよい。
接合部を５μｍ以下に抑えることにより、接合部が積層セラミックコンデンサの形状や性能に及ぼす影響を小さく留めることができる。

上記第１セラミックス、上記第２セラミックス及び上記第３セラミックスは、共通の組成系の多結晶体を主相としてもよい。
これにより、接合部、積層チップ及びサイドマージン部から構成される未焼成の素体を焼成して焼結させる上で、積層チップ、サイドマージン部及び接合部の収縮挙動が均一化される。
従って、焼結後の接合部の両界面において、クラックや、積層部及びサイドマージン部の剥離の発生を防止することができる。

本発明の一形態に係る積層セラミックコンデンサの製造方法では、第１平均粒径を有する第１セラミックスを主成分とし、第１の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップが用意される。
上記第１の方向に直交する第２の方向を向いた上記積層チップの側面に、第２平均粒径を有する第２セラミックスを主成分とするサイドマージン部を、上記第１及び第２平均粒径よりも小さい第３平均粒径を有する第３セラミックスを主成分とする接合部を介して設けることにより素体が作製される。
上記素体が焼成される。

これにより、第３セラミックスが有する粒子が、第１及び第２セラミックスの空隙等に食い込みやすくなる。よって、焼成前の素体において、接合部を介した積層チップとサイドマージン部との密着性が向上する。

さらに、接合部は、第３平均粒径を有するセラミックスを主成分とすることにより、柔軟に変形可能な状態となっている。よって、当該接合部は、積層チップとサイドマージン部のそれぞれの収縮挙動に応じて自由に変形可能である。このため、焼成時において、積層チップとサイドマージン部とで収縮の度合いに差が生じても、積層チップとサイドマージン部とが相互に応力を及ぼし合わない。
従って、焼結後の接合部の両界面において、クラックや、積層部及びサイドマージン部の剥離の発生を防止することができる。

上記素体を焼成することは、上記接合部の平均結晶粒径を上記複数のセラミック層及び上記サイドマージン部の平均結晶粒径より大きくすることを含んでいてもよい。

これにより、焼結後の接合部の両界面において、積層部及びサイドマージン部に接する結晶粒の数が減少する。つまり、当該接合部の両界面には、クラックや、積層部及びサイドマージン部の剥離が発生する際の起点になりやすい結晶粒界が少ない。従って、接合部を介して積層部とサイドマージン部との良好な接合状態が維持される。

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、接合部と、稜部と、を具備する。
上記積層部は、第１平均結晶粒径を有する第１セラミックスからなり、第１の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、第２平均結晶粒径を有する第２セラミックスからなり、上記第１の方向に直交する第２の方向から上記積層部を覆っている。
上記接合部は、上記第１及び第２平均結晶粒径よりも大きい第３平均結晶粒径を有する第３セラミックスからなり、上記積層部と上記サイドマージン部との間に配置される。
上記稜部は、上記積層部と、上記接合部と、上記サイドマージン部に亘る曲面からなる。

本発明の一形態に係る積層セラミックコンデンサの製造方法では、第１平均粒径を有する第１セラミックスを主成分とし、第１の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップが用意される。
上記第１の方向に直交する第２の方向を向いた上記積層チップの側面に、第２平均粒径を有する第２セラミックスを主成分とするサイドマージン部を、上記第１及び第２平均粒径よりも小さい第３平均粒径を有する第３セラミックスを主成分とする接合部を介して設けることにより素体が作製される。
上記素体が焼成される。
焼成前又は焼成後の上記素体にバレル研磨を行うことにより、上記素体に、上記積層部と、上記接合部と、上記サイドマージン部に亘る曲面からなる稜部が形成される。

これにより、第３セラミックスの粒子が、第１及び第２セラミックスの空隙等に食い込みやすくなる。よって、焼成前の素体において、接合部を介した積層チップとサイドマージン部との密着性が向上する。
従って、焼成前の素体はバレル研磨により稜部が形成されても、接合部とサイドマージン部との間と、接合部と積層チップとの間の両界面において、クラックやデラミネーション等の発生が防止される。
また、焼成前の素体において接合部を介した積層チップとサイドマージン部との密着性が向上しているため、焼成後の素体においても、焼成後の積層チップと接合部との間と、焼成後の接合部とサイドマージン部との間の密着性が向上する。
従って、焼成後の素体にバレル研磨が施され、稜部が形成されても、焼成後の接合部とサイドマージン部との間と、焼成後の接合部と積層チップとの間の両界面において、クラックやデラミネーション等の発生が防止される。

サイドマージン部の高い接合性が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。

本発明の第１の実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサの図３の領域Ｐの微細組織を模式的に示す図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 本発明の第２の実施形態に係るバレル研磨後の未焼成の素体の斜視図である。 上記素体の図１１のＤ－Ｄ'線に沿った断面図である。 上記素体の図１２の領域Ｑを模式的に示す拡大図である。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

＜第１の実施形態＞
［積層セラミックコンデンサ１０の全体構成］
図１～３は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。
素体１１は、典型的には、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ－Ｚ平面に平行な断面及びＸ－Ｙ軸に平行な断面の形状がＵ字状となっている。

素体１１は、積層部１６と、サイドマージン部１７と、接合部１８と、を有する。
積層部１６は、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。
サイドマージン部１７は、積層部１６のＹ軸方向を向いた両側面の全領域をそれぞれ覆っている。接合部１８は、積層部１６と各サイドマージン部１７との間にそれぞれ設けられている。つまり、各サイドマージン部１７はそれぞれ、接合部１８を介して積層部１６の両側面に接合されている。

積層部１６は、容量形成部１９と、カバー部２０と、を有する。
容量形成部１９は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から絶縁されている。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から絶縁されている。
カバー部２０は、容量形成部１９のＺ軸方向上下面をそれぞれ覆っている。カバー部２０には、第１及び第２内部電極１２，１３が設けられていない。

このように、素体１１において、容量形成部１９の第１及び第２外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部２０によって覆われている。サイドマージン部１７及びカバー部２０は、主に、容量形成部１９の周囲を保護し、第１及び第２内部電極１２，１３の絶縁性を確保する機能を有する。

第１及び第２内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。

容量形成部１９は、セラミックスによって形成されている。容量形成部１９では、第１内部電極１２と第２内部電極１３との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部１９の主相は、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いることができる。

また、容量形成部１９の主相は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（ＰＣＺＴ）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系又は酸化チタン（ＴｉＯ_２）系材料等の多結晶体であってもよい。

サイドマージン部１７及びカバー部２０も、セラミックスによって形成されている。サイドマージン部１７及びカバー部２０を構成する材料は、絶縁性セラミックスであればよいが、容量形成部１９の主相の組成系と共通の組成系の多結晶体を主相とするセラミックスを用いることにより素体１１における内部応力が抑制される。
なお、サイドマージン部１７、容量形成部１９及びカバー部２０は、例えば、希土類元素、あるいはケイ素（Ｓｉ）やその酸化物等を含んでいてもよい。接合部１８については後述する。

上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

なお、本実施形態に係る積層セラミックコンデンサ１０は、サイドマージン部１７及び接合部１８を備えていればよく、その他の構成について適宜変更可能である。例えば、第１及び第２内部電極１２，１３の枚数は、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
また、図２，３では、第１及び第２内部電極１２，１３の対向状態を見やすくするために、第１及び第２内部電極１２，１３の枚数をそれぞれ４枚に留めている。しかし、実際には、積層セラミックコンデンサ１０の容量を確保するために、より多くの第１及び第２内部電極１２，１３が設けられている。

［接合部１８について］
図４は、積層セラミックコンデンサ１０の図３の一点鎖線で囲んだ領域Ｐの微細組織を模式的に示す図である。積層セラミックコンデンサ１０の断面の微細組織は、例えば、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察することができる。

本実施形態に係る積層セラミックコンデンサ１０では、図４に示すように、サイドマージン部１７が、接合部１８を介して積層部１６に接合されている。
積層部１６の容量形成部１９では、実質的に均一なセラミックスの多結晶体からなるセラミック層を介して第１及び第２内部電極１２，１３がＺ軸方向に積層された組織が見られる。
サイドマージン部１７では、実質的に均一なセラミックスの多結晶体の組織が見られる。
接合部１８では、図４に示すように、積層部１６の複数のセラミック層とサイドマージン部１７が有する結晶粒よりも粒径が大きい結晶粒１８ａを含むセラミックスの多結晶体の組織が見られる。
なお、実際には、図４に示す積層部１６と接合部１８との界面Ｂ１や、サイドマージン部１７と接合部１８との界面Ｂ２は、視認できない場合がある。

つまり、本実施形態に係る接合部１８は、積層部１６の複数のセラミック層とサイドマージン部１７を構成するセラミックスの平均結晶粒径よりも大きい平均結晶粒径を有するセラミックスから構成される。
例えば、複数のセラミック層及びサイドマージン部１７を構成するセラミックスの平均結晶粒径が数十～数百ｎｍであるのに対し、接合部１８を構成するセラミックスの平均結晶粒径は数μｍである。
なお、上記複数のセラミック層を構成するセラミックスの平均結晶粒径と、サイドマージン部１７を構成するセラミックスの平均結晶粒径は同程度であってもよく、異なってもいてもよい。

これにより、接合部１８の両界面Ｂ１，Ｂ２において、積層部１６及びサイドマージン部１７に接する結晶粒１８ａの数が減少する。つまり、接合部１８の両界面Ｂ１，Ｂ２には、クラックや、積層部１６及びサイドマージン部１７の剥離が発生する際の起点になりやすい結晶粒界１８ｂが減少する。従って、接合部１８を介して積層部１６とサイドマージン部１７との良好な接合状態が維持される。

また、接合部１８の厚さは、積層セラミックコンデンサ１０の形状や性能を良好に維持するために、５μｍ以下であることが好ましい。
更に、接合部１８の主相は、積層部１６及びサイドマージン部１７の主相の組成系と共通の組成系の多結晶体であることが好ましい。
加えて、接合部１８は上記の作用を良好に得るために、積層部１６及びサイドマージン部１７とは異なる元素が添加されていてもよい。例えば、接合部１８は、希土類元素、あるいはケイ素（Ｓｉ）やその酸化物等を含んでいてもよい。

本実施形態では、積層部１６、サイドマージン部１７及び接合部１８は、主相の組成系を構成する元素比がそれぞれ異なっていてもよい。
例えば、積層部１６、サイドマージン部１７及び接合部１８の主相がチタン酸バリウム（ＢａＴｉＯ_３）系材料の多結晶体から構成されている場合に、当該主相に含まれるバリウム（Ｂａ）、チタン（Ｔｉ）及び酸素（Ｏ）の比率が、積層部１６、サイドマージン部１７及び接合部１８ごとにそれぞれ異なっていてもよい。

なお、本実施形態に係る平均結晶粒径とは、積層セラミックコンデンサ１０の断面をＳＥＭによって所定の倍率で撮像することにより得られた画像から、任意の大きさの結晶粒を数個選択して粒径を測定し、その平均値を算出したものである。

具体的には、積層セラミックコンデンサ１０をエポキシ樹脂に縦埋めし、チップ中央部まで研磨する。次いで、積層方向の中段近傍における積層部１６、サイドマージン部１７及び接合部１８の断面を１００００倍の倍率でそれぞれ３箇所撮像することにより得られた画像から、結晶粒を１５個以上選択する。そして、選択した結晶粒の粒径を画像解析により計測し、平均値を算出することによって平均結晶粒径が得られる。

［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６～１０は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５に沿って、図６～１０を適宜参照しながら説明する。

（ステップＳ０１：セラミックシート準備工程）
ステップＳ０１では、容量形成部１９を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部２０を形成するための第３セラミックシート１０３と、を準備する。第１～第３セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。

図６は、第１～第３セラミックシート１０１，１０２，１０３の平面図である。この段階では、第１～第３セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図６には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

図６に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部２０に対応する第３セラミックシート１０３には内部電極が形成されていない。

第１及び第２内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる第１及び第２内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。

第１及び第２内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。

（ステップＳ０２：積層工程）
ステップＳ０２では、ステップＳ０１で準備した第１～第３セラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。

図７は、ステップＳ０２で得られる積層シート１０４の斜視図である。図７では、説明の便宜上、第１から第３セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、第１～第３セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。

積層シート１０４では、容量形成部１９に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部２０に対応する第３セラミックシート１０３が積層される。なお、図７に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。

（ステップＳ０３：切断工程）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。

図８は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材Ｃに固定された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。

図９は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、未焼成の容量形成部１１９及びカバー部１２０が形成されている。積層チップ１１６では、切断面であるＹ軸方向を向いた両側面に未焼成の第１及び第２内部電極１１２，１１３が露出している。

（ステップＳ０４：サイドマージン部形成工程）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６に未焼成のサイドマージン部１１７及び接合部１１８を設けることにより、未焼成の素体１１１を作製する。

ステップＳ０４では、積層チップ１１６の両側面にサイドマージン部１１７及び接合部１１８を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ１１６の向きが適宜変更される。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面にサイドマージン部１１７及び接合部１１８が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。

図１０は、ステップＳ０４によって得られる未焼成の素体１１１の斜視図である。
サイドマージン部１１７は、第１～第３セラミックシート１０１，１０２，１０３と同様の組成で、所定の厚さに成形されたシートとして用意される。第１～第３セラミックシート１０１，１０２，１０３の組成は、所定のセラミックスの仕込み組成として決定される。
接合部１１８は、所定の厚さに成形されたシートとして用意される。そして、サイドマージン部１１７が接合部１１８を介して積層チップ１１６の側面に貼り付けられる。

ステップＳ０４では、例えば、積層チップ１１６の側面に接合部１１８を貼り付けた後に、接合部１１８上にサイドマージン部１１７を貼り付けることができる。また、サイドマージン部１１７及び接合部１１８は、例えば、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ）フィルム上で貼り合わされた後に、一体として積層チップ１１６の側面に貼り付けられてもよい。

また、ステップＳ０４では、サイドマージン部１１７及び接合部１１８をシート状に成形せずに、塗布やディップによりサイドマージン部１１７及び接合部１１８で積層チップ１１６の側面をコーティングしてもよい。つまり、積層チップ１１６の側面を接合部１１８でコーティングした後に、接合部１１８をサイドマージン部１１７でコーティングしてもよい。

更に、ステップＳ０４では、上記を組み合わせて、例えば、接合部１１８で積層チップ１１６の側面をコーティングした後に、接合部１１８上にシート状のサイドマージン部１１７を貼り付けてもよい。また、積層チップ１１６の側面にシート状の接合部１１８を貼り付けた後に、接合部１１８をサイドマージン部１１７でコーティングしてもよい。

サイドマージン部１１７及び接合部１１８が設けられた積層チップ１１６の側面では、サイドマージン部１１７及び接合部１１８から押圧力を受けることによりセラミック層の剥離が発生しやすい。このため、ステップＳ０４では、未焼成の素体１１１に静水圧加圧や一軸加圧などの高密度化のための処理を行わないことが好ましい。

（ステップＳ０５：焼成工程）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成して焼結させることにより、図１～３に示す積層セラミックコンデンサ１０の素体１１を作製する。つまり、ステップＳ０５により、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になり、接合部１１８が接合部１８になる。

ステップＳ０５における素体１１１の焼成温度は、積層チップ１１６及びサイドマージン部１１７の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、素体１１１の焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

ここで、積層チップ１１６とサイドマージン部１１７とで焼結時の収縮挙動が完全に一致している場合を想定する。この場合、積層チップ１１６に接合部１１８を設けることなく直接サイドマージン部１１７を設けても、サイドマージン部１１７の積層チップ１１６に対する高い接合性が得られる可能性が高い。

この点、積層チップ１１６及びサイドマージン部１１７では、相互に焼結時の収縮挙動が大きく異なることのないように、いずれにも同様のセラミックスが用いられている。

しかしながら、通常、積層チップ１１６とサイドマージン部１１７とで、焼結時の収縮挙動を完全に一致させることは困難である。つまり、積層チップ１１６とサイドマージン部１１７とでは、どうしても焼結時に収縮のタイミングや収縮量に若干の差が生じてしまう。
これにより、これまでの積層セラミックコンデンサでは、クラックや、積層部及びサイドマージン部の剥離等が発生し、積層部とサイドマージン部との接合性を確保することが困難であった。

積層チップ１１６とサイドマージン部１１７とで焼結時の収縮挙動に差が生じる主な原因として、積層チップ１１６とサイドマージン部１１７とにおける密度の差が挙げられる。
つまり、上記のとおり、積層チップ１１６はステップＳ０２の積層工程において高密度化されるのに対し、サイドマージン部１１７及び接合部１１８が設けられた素体１１１はステップＳ０４において高密度化されない。このため、サイドマージン部１１７では、積層チップ１１６よりも密度が低くなる。
これにより、積層チップ１１６とサイドマージン部１１７とで、昇温速度に差が生じるため、収縮のタイミングにも差が生じる。また、サイドマージン部１１７では積層チップ１１６よりも空隙が多いため、積層チップ１１６とサイドマージン部１１７とでは収縮量にも差が生じる。

また、積層チップ１１６とサイドマージン部１１７とで焼結時の収縮挙動に差が生じる別の原因として、第１及び第２内部電極１１２，１１３の有無が挙げられる。
つまり、積層チップ１１６は第１及び第２内部電極１１２，１１３を有するのに対し、サイドマージン部１１７は内部電極を有さない。積層チップ１１６では、セラミック層と第１及び第２内部電極１１２，１１３とが同時に焼結するため、内部電極を有しないサイドマージン部１１７とは収縮挙動が異なる。

加えて、積層チップ１１６とサイドマージン部１１７とで焼結時の収縮挙動に差が生じる更に別の原因として、組成の違いが挙げられる。
つまり、サイドマージン部１１７では、例えば機械的強度を向上させるために、積層チップ１１６とは異なる組成が採用されることがある。より詳細に、サイドマージン部１１７では、積層チップ１１６に含まれない元素が添加されたり、積層チップ１１６とは異なる組成比とされたりする場合がある。このような場合には、積層チップ１１６とサイドマージン部１１７とでは、セラミックス自体の焼結温度に差が生じるため、焼結時の収縮挙動に差が生じる。

本実施形態では、このように積層チップ１１６とサイドマージン部１１７との間に生じる焼結時の収縮挙動の差を緩和するために、積層チップ１１６とサイドマージン部１１７との間に接合部１１８が設けられる。

ここで、本実施形態に係る接合部１１８は、積層チップ１１６及びサイドマージン部１１７を構成するセラミックスの平均粒径よりも小さい平均粒径を有するセラミックスから構成される。
例えば、積層チップ１１６及びサイドマージン部１１７を構成するセラミックスの平均粒径が数百ｎｍであるのに対し、接合部１１８は平均粒径が数十ｎｍのセラミックスから構成される。

これにより、接合部１１８を構成するセラミックスが有する粒子が、積層チップ１１６の複数のセラミック層や、サイドマージン部１１７を構成するセラミックスの空隙等に食い込みやすくなる。
よって、焼成前の素体１１１において、接合部１１８を介した積層チップ１１６とサイドマージン部１１７との密着性が向上する。

さらに、接合部１１８は、平均粒径が小さいセラミックスから構成されることにより、柔軟に変形可能な状態となっている。
よって、接合部１１８は、積層チップ１１６及びサイドマージン部１１７のそれぞれの収縮挙動に応じて自由に変形可能である。このため、焼成時において、積層チップ１１６とサイドマージン部１１７とで収縮の度合いに差が生じても、積層チップ１１６とサイドマージン部１１７とが相互に応力を及ぼし合わない。
従って、焼結後の接合部１８の両界面Ｂ１，Ｂ２において、クラックや、積層部１６及びサイドマージン部１７の剥離の発生を防止することができる。

特に、積層チップ１１６、サイドマージン部１１７及び接合部１１８は、共通の組成系の原料粉末を含むグリーンシートで形成されていることが好ましい。これにより、未焼成の素体１１１を焼成して焼結させる上で、積層チップ１１６、サイドマージン部１１７及び接合部１１８の収縮挙動が均一化され、より効果的に上記クラックや剥離の発生を防止することができる。

また、接合部１１８が柔軟に変形可能な状態となっていることにより、積層チップ１１６やサイドマージン部１１７に多少の凹凸があったとしても、接合部１１８が当該凹凸に追従して変形することが可能となる。これにより、焼結後の素体１１において、接合部１８を介した積層部１６とサイドマージン部１７との密着性の向上を図ることができる。

さらに、接合部１１８を構成するセラミックスの平均粒径が、積層チップ１１６の複数のセラミック層とサイドマージン部１１７を構成するセラミックスの平均粒径より小さいことにより、接合部１１８が有する粒子が、上記複数のセラミック層とサイドマージン部１１７が有する粒子よりも熱安定性が低くなり、より粒成長しやすくなる。

これにより、図４に示すように、焼結後の素体１１において、接合部１８を構成するセラミックスの結晶平均粒径が、積層部１６の複数のセラミック層とサイドマージン部１７を構成するセラミックスの結晶平均粒径より大きいものとなり、上記で説明した作用効果を得ることができる。

このように、積層チップ１１６及びサイドマージン部１１７では、接合部１１８によって相互に良好な接続が保たれつつ焼結が完了する。また、焼結後の素体１１では、サイドマージン部１７の積層部１６に対する高い接合性が得られる。
さらに、焼成時の接合部１１８において空隙が粒成長して肥大化した粒子で充填されるため、焼成後の接合部１８では空隙が少ない組織が得られる。これにより、積層セラミックコンデンサ１０では、高い耐湿性が得られる。

また、本実施形態に係る接合部１１８は、厚みが大きいと、接合部１１８に含まれているケイ素（Ｓｉ）等の副成分が積層チップ１１６へ拡散しやすく、これにより積層チップ１１６の各層における容量が低下してしまう。
これらの観点から、接合部１１８の厚さは充分に薄いことが好ましく、具体的には、焼成後の接合部１８の厚さが５μｍ以下となるように設定されることが好ましい。

（ステップＳ０６：外部電極形成工程）
ステップＳ０６では、ステップＳ０５で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。

ステップＳ０６では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電界メッキなどのメッキ処理で形成して、第１及び第２外部電極１４，１５が完成する。

なお、上記のステップＳ０６における処理の一部を、ステップ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０５において、未焼成の素体１１１を焼結させると同時に、未焼成の電極材料を焼き付けて第１及び第２外部電極１４，１５の下地膜を形成してもよい。

＜第２の実施形態＞
本発明の第２の実施形態を説明する。以下、第１の実施形態と同様の構成については同様の符号を付し、その詳細な説明は省略する。

第１の実施形態では、未焼成の素体１１１は未焼成の積層チップ１１６にシート状の接合部１１８及びサイドマージン部１１７が貼り付けられることにより作製される。このため、未焼成の素体１１１には、図１０に示すように、素体１１１の各面を接続する稜線部（２つの異なる面が交わる箇所）と角部（３つの異なる面が交わる箇所）が存在する。

素体１１１に稜線部と角部が存在していると、製造過程で素体１１１同士が衝突することにより、素体１１１に割れや欠けが生じてしまう。従って、このような割れや欠けを抑制するため、素体１１１は稜線部と角部が面取りされる。

素体１１１の稜線部と角部を面取りする加工方法としては、製造効率を向上させる上で、バレル研磨が有効である。バレル研磨は、例えば、複数の未焼成の素体１１１と研磨媒体と液体とをバレル容器に封入し、バレル容器に回転運動や振動を与えることにより実行可能である。

図１１は、第２の実施形態に係るバレル研磨後の未焼成の素体１１１の斜視図である。図１２は、図１１のＤ－Ｄ'線に沿った断面図である。図１３は、図１２の領域Ｑを模式的に示す拡大図である。

素体１１１は、稜線部と角部がバレル研磨により面取りされることによって、図１１及び図１２に示すように、稜部１３０を有する。稜部１３０は、図１１に示すように、Ｚ軸方向を向いた２つの主面Ｓ１と、Ｙ軸方向を向いた２つの側面Ｓ２と、Ｘ軸方向を向いた２つの端面Ｓ３に接続されている。また、稜部１３０は、図１３に示すように、サイドマージン部１１７、接合部１１８及びカバー部１２０（積層チップ１１６）に亘って連続的に面取りされた曲面である。

ところで、一般的に、積層チップと、積層チップに貼り付けられるサイドマージン部とから構成される未焼成の素体は、バレル研磨等により稜線部や角部が面取りされると、積層チップとサイドマージン部との間において、クラックやデラミネーション等が発生しやすい。

一方、本実施形態に係る未焼成の素体１１１は、積層チップ１１６とサイドマージン部１１７との間に配置された接合部１１８を有する。ここで、接合部１１８は、積層チップ１１６及びサイドマージン部１１７を構成するセラミックスの平均粒径よりも小さい平均粒径を有するセラミックスから構成されている。

これにより、接合部１１８を構成するセラミックスの粒子が、積層チップ１１６の複数のセラミック層や、サイドマージン部１１７を構成するセラミックスの空隙等に食い込みやすくなる。よって、焼成前の素体１１１において、接合部１１８を介した積層チップ１１６とサイドマージン部１１７との密着性が向上している。

従って、未焼成の素体１１１はバレル研磨により稜線部と角部が面取りされても、接合部１１８とサイドマージン部１１７との間と、接合部１１８と積層チップ１１６との間の両界面において、クラックやデラミネーション等の発生が防止される。

稜部１３０を形成する方法は、未焼成の素体１１１にバレル研磨を施す方法に限定されず、焼結後の素体１１にバレル研磨を施すことにより形成してもよい。

この場合であっても、焼成前の素体１１１において接合部１１８を介した積層チップ１１６とサイドマージン部１１７との密着性が向上しているため、焼結後の素体１１においても、積層部１６と接合部１８との間と、接合部１８とサイドマージン部１７との間の密着性が向上している。

従って、焼結後の素体１１にバレル研磨が施されても、積層部１６と接合部１８との界面Ｂ１と、接合部１８とサイドマージン部１７との界面Ｂ２において、クラックやデラミネーション等の発生が防止される。

＜その他の実施形態＞
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば、積層セラミックコンデンサ１０では、容量形成部１９がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１９において第１及び第２内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１９が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。

１０…積層セラミックコンデンサ
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…接合部
１９…容量形成部
２０…カバー部

Claims (5)

1. 第１の方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する積層部と、
   前記第１の方向に直交する第２の方向から前記積層部を覆うサイドマージン部と、
   前記第１の方向を向いた主面と、
   前記第２の方向を向いた側面と、
   前記主面と前記側面とを接続する曲面を構成し、前記積層部と前記サイドマージン部との境界部において前記積層部と前記サイドマージン部との結晶粒界より結晶粒界が少ない領域を有する稜部と、
   を具備する積層セラミックコンデンサ。
2. 請求項１に記載の積層セラミックコンデンサであって、
   前記領域は、前記複数のセラミック層及び前記サイドマージン部とは異なる元素が添加されている
   積層セラミックコンデンサ。
3. 請求項２に記載の積層セラミックコンデンサであって、
   前記元素は、希土類元素またはケイ素である
   積層セラミックコンデンサ。
4. 請求項１から３のいずれかに記載の積層セラミックコンデンサであって、
   前記複数のセラミック層、前記サイドマージン部及び前記稜部がチタン酸バリウム系材料の多結晶体を主相とする
   積層セラミックコンデンサ。
5. 請求項４に記載の積層セラミックコンデンサであって、
   前記複数のセラミック層、前記サイドマージン部及び前記領域の前記主相に含まれるバリウム、チタン及び酸素の比率が異なる
   積層セラミックコンデンサ。

Images