JP6766996B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

Description

本発明は、積層セラミック電子部品に関し、より具体的には、設計容量を容易に具現することができ、絶縁破壊及びクラックを防止することができる積層セラミック電子部品に関する。

電子製品の小型化、高性能化等の傾向に伴い、電子部品にも小型化及び高容量化等が求められている。このような小型化及び高容量化等のニーズに対して積層セラミック電子部品が脚光を浴びており、これに対する需要が増大している。

積層セラミックキャパシタの小型化及び高容量化を具現するために、内部電極の高積層化及び薄層化が求められている。

一般に、内部電極は、焼結過程において内部電極が凝集して切れる現象が発生することがある。これにより、内部電極によって形成される静電容量が減少する可能性があり、静電容量が不規則に形成されるおそれがあることから、信頼性が低下することがある。従って、高容量を具現するためには、内部電極の連結性を確保する必要がある。

しかしながら、積層セラミックキャパシタが小型化及び高積層化するほど、内部電極は薄層化し、内部電極が薄層化するほど、焼結過程において内部電極が切れやすくなって内部電極の連結性を確保することが困難である。

本発明は、内部電極にトラップされる共材のサイズ及び領域の分布を調節して９５％以上の内部電極の連結性及び設計容量を具現することで、絶縁破壊及びクラックの発生を防止できる積層セラミック電子部品を提供する。

本発明の一実施形態は、セラミック本体と、上記セラミック本体の内部に形成され、内部に複数の非電極領域を有する内部電極と、を含み、上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記内部電極の厚さをＴｅ、上記内部電極の連結性をＣ、上記内部電極において電極領域の面積をＡｅ、上記複数の非電極領域の面積をＡｏ、上記複数の非電極領域のうち最大直径を有する非電極領域の最大直径をＰｍａｘとするとき、０．１μｍ≦Ｔｅ≦０．５μｍ、１．１％≦Ａｏ／Ａｅ≦３．２％、Ｐｍａｘ≦１２０ｎｍ、９５％≦Ｃ≦９９．５％の積層セラミック電子部品であることができる。

上記内部電極の厚さＴｅは、上記内部電極の平均厚さであることができる。

上記非電極領域は、セラミック共材を含むことができる。

上記セラミック共材は、上記セラミック本体と同一の材料であることができる。

上記非電極領域は、気孔をさらに含むことができる。

本発明の他の実施形態は、セラミック本体と、上記セラミック本体の内部に形成され、内部に複数の非電極領域を有し、厚さＴｅが０．１μｍ≦Ｔｅ≦０．５μｍを満たす内部電極と、を含み、上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記内部電極の連結性をＣ、上記複数の非電極領域のうち最大直径を有する非電極領域の最大直径をＰｍａｘとするとき、Ｐｍａｘ≦１２０ｎｍ、９５％≦Ｃ≦９９．５％の積層セラミック電子部品であることができる。

上記内部電極において電極領域の面積をＡｅ、上記複数の非電極領域の面積をＡｏとするとき、１．１％≦Ａｏ／Ａｅ≦３．２％であることができる。

上記内部電極の厚さＴｅは、上記内部電極の平均厚さであることができる。

上記非電極領域は、セラミック共材を含むことができる。

上記セラミック共材は、上記セラミック本体と同一の材料であることができる。

上記非電極領域は、気孔をさらに含むことができる。

本発明の他の実施形態は、導電性金属粉末及び共材粉末を含み、上記導電性金属粉末の平均粒径に対する上記共材粉末の平均粒径の比率は、１／６より小さい導電性ペーストを用意する段階と、上記導電性ペーストを用いてセラミックグリーンシート上に内部電極を形成する段階と、上記内部電極が形成されたセラミックグリーンシートを積層する段階と、上記セラミックグリーンシートが積層された積層体を焼結してセラミック本体を形成する段階と、を含み、上記セラミック本体は、内部に複数の非電極領域を有する内部電極を含み、上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記複数の非電極領域のうち最大直径を有する非電極領域の最大直径Ｐｍａｘとするとき、Ｐｍａｘ≦１２０ｎｍを満たす積層セラミック電子部品の製造方法であることができる。

上記導電性金属の重量に対する上記共材の重量の比率は、５％以下であることができる。

上記共材は、セラミック共材を含むことができる。

上記セラミック共材は、チタン酸バリウムまたはチタン酸ストロンチウムを含むことができる。

上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記内部電極の連結性をＣとするとき、９５％≦Ｃ≦９９．５％であることができる。

上記内部電極において電極領域の面積をＡｅ、上記複数の非電極領域の面積をＡｏとするとき、１．１％≦Ａｏ／Ａｅ≦３．２％であることができる。

上記内部電極の厚さＴｅは、０．１μｍ≦Ｔｅ≦０．５μｍを満たすことができる。

上記内部電極の厚さＴｅは、上記内部電極の平均厚さであることができる。

本発明によると、内部電極ペーストに用いられるチタン酸バリウム共材のサイズとニッケル粉末のサイズの比率及び添加量、焼結時の常温速度を調節して内部電極内にトラップされるチタン酸バリウム共材領域の分布を調節することで、９５％以上の連結性を確保すると共に、設計容量を具現することができ、絶縁破壊及びクラックの発生を防止することができる。

本発明の一実施形態による積層セラミック電子部品に対する斜視図である。 図１のＸ−Ｘ'に沿った断面図である。 図２のＺ部分の拡大図である。 内部電極の連結性を説明するための模式図である。 内部電極の連結性を説明するための模式図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。

本発明の実施形態は、他の多様な形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。

また、本発明の実施形態は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。

従って、図面上における要素の形状及びサイズ等は、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同一要素である。

図１は本発明の一実施形態による積層セラミック電子部品の斜視図である。図２は図１のＸ−Ｘ'に沿った断面図である。図３は図２のＺ部分の拡大図である。

図１から図３を参照すると、本発明の一実施形態である積層セラミック電子部品は、セラミック本体１０と、セラミック本体の内部に形成された内部電極３０と、セラミック本体１０の外部に形成された外部電極２０と、を含むことができる。

セラミック本体１０は、直方体状であることができる。また、「Ｌ方向」を「長さ方向」、「Ｗ方向」を「幅方向」、「Ｔ方向」を「厚さ方向」とすることができる。ここで、厚さ方向は、内部電極３０が積層された積層方向を意味することもできる。また、「厚さ方向」は、「第１方向」の一例であってよい。セラミック本体１０の長さは、幅の長さよりさらに長い場合があり、幅は厚さと同一である可能性がある。セラミック本体１０は、上面Ｓ１、下面Ｓ４、側面Ｓ３、Ｓ６及び端面（ｅｎｄ ｓｕｒｆａｃｅ）Ｓ２、Ｓ５を有することができる。

セラミック本体１０は、誘電率が高い誘電材料を含むことができ、具体的には、チタン酸バリウム、チタン酸ストロンチウムを含むことができる。誘電材料は、電気双極子（ｅｌｅｃｔｒｉｃ ｄｉｐｏｌｅ）を含むため、さらに多くの量の電荷蓄積を誘導することができる。

外部電極２０は、セラミック本体１０の外部に形成されることができ、具体的には、長さ方向（Ｌ方向）の端面（ｅｎｄ ｓｕｒｆａｃｅ）Ｓ２、Ｓ５に形成されることができる。外部電極２０は、セラミック本体１０の上下面Ｓ１、Ｓ４及び側面Ｓ３、Ｓ６の一部に延長形成されることができる。外部電極２０は、第１及び第２外部電極２１、２２を有することができ、第１及び第２外部電極２１、２２には反対極性の電気が印加されることができる。

外部電極２０は、導電性金属及びガラスを含むことができる。導電性金属は、金、銀−パラジウム、銅、ニッケル及びこれらの合金からなる群より選択された一つ以上を含むことができる。

内部電極３０は、セラミック本体１０の内部に積層配置されることができ、これに限定されるものではないが、長方形であることができる。内部電極３０は、第１及び第２内部電極３１、３２を有することができ、第１及び第２内部電極３１、３２は、反対方向に引出されて第１及び第２外部電極２１、２２にそれぞれ接続されて反対極性に帯電されることができる。反対極性に帯電された第１及び第２内部電極に電荷が蓄積されて静電容量の形成に寄与することができる。

内部電極３０は、金、銀、銅、ニッケル、パラジウム、白金及びこれらの合金からなる群より選択された一つ以上を含むことができる。しかしながら、内部電極３０に十分な導電性を付与することができるものであればこれに制限されない。

本実施形態において、内部電極３０は、内部に複数の非電極領域Ｎを有することができる。

セラミック本体１０の長さ方向及び厚さ方向が形成する断面（Ｌ−Ｔ断面）において、内部電極３０内にトラップされた領域を非電極領域Ｎとし、内部電極３０において非電極領域Ｎを除外した領域を電極領域Ｅとすることができる。

内部電極用導電性ペーストには、ニッケル等の導電性金属、共材及びその他の焼結助剤等が添加されることができるが、共材及び焼結助剤が内部電極の内部にトラップされて存在する領域が非電極領域Ｎであることができる。

非電極領域Ｎは、セラミック粉末、バインダー、溶剤等内部電極に用いられる導電性金属以外の物質を含むことができる。また、気孔のように空き空間であることもできる。

共材が導電性金属、具体的には、ニッケル粉末の粒子で取り囲まれている場合、焼結過程において内部電極の外部に抜け出せず、内部電極内に閉じ込められるが、これによって非電極領域Ｎを形成することができる。

非電極領域Ｎの面積は、非電極領域Ｎを構成する物質含量の尺度として見ることができる。具体的には、内部電極３０に添加された共材の含量を予測することができる。

非電極領域Ｎは、内部電極３０に添加されるセラミック共材を含むことができる。セラミック共材の粉末は、焼成過程において内部電極３０からセラミック本体に移動することができるが、誘電体層の特性を低下させないために、誘電体層を形成するセラミック粉末と同一の種類を用いることができる。これに制限されるものではないが、セラミック共材の粉末は、例えば、チタン酸バリウム粉末であることができる。

セラミック共材の粉末のうち一部は、内部電極３０の表面に押し出されて誘電体層を形成するセラミック粉末と共に焼結されるが、セラミック共材の粉末のうち一部は、焼結が完了するまで金属粉末の間から抜け出せず、粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）にトラップされる可能性がある。これにより、セラミック共材の粉末は、内部電極３０の内部に非電極領域を形成することができる。

内部電極３０ペーストに共材を添加することで、内部電極３０の焼結収縮が抑制される点については以下の通り説明することができる。

内部電極３０に共材を添加すると、焼結開始温度が上昇するようになって焼結収縮が抑制されるが、これは共材が導電性金属粒子の間に配置されて導電性金属粒子間の接触を防ぐためである。

焼結過程は、導電性金属粒子間のネッキング（ｎｅｃｋｉｎｇ）から始まる。ネッキングとは、導電性金属粒子間の接触部分がさらに広くなる現象を示す。導電性金属粒子の間に共材が位置すると、導電性金属粒子間の接触が制限されてネッキングの発生を妨害することができ、その分だけ焼結開始温度が上昇して焼結収縮が抑制されることができる。

また、共材は、導電性金属粒子が満たすことができない空き空間を充填することができるため、焼結時に収縮される程度を減らすことができる。

本実施形態において、内部電極３０の厚さＴｅは、０．１μｍ以上０．５μｍ以下であることができる。即ち、０．１μｍ≦Ｔｅ≦０．５μｍであることができる。

Ｔｅ＜０．１μｍであると、設計容量を具現することができない。これは、内部電極３０が過度に薄いことから、共材を添加しても内部電極３０の焼結収縮を抑制することができず、内部電極３０の連結性を９５％以上に具現することができないためである。

Ｔｅ＞０．５μｍであると、内部電極３０が厚いため、内部電極３０の焼結収縮が発生しても内部電極３０の連結性を９５％以上に具現することが容易である。従って、十分に設計容量を具現することができる。

０．１μｍ≦Ｔｅ≦０．５μｍであると、内部電極３０の連結性を９５％以上に具現することが困難であり、設計容量を具現することが困難である可能性がある。本実施形態は、非電極領域Ｎに関する他の因子を調節することで、このような問題点を解決するためのものである。

内部電極３０の厚さＴｅは、平均値であることができる。セラミック本体１０の長さ方向及び厚さ方向が形成する断面（Ｌ−Ｔ断面）を走査電子顕微鏡を用いて観察し、等間隔に１０ヶ所の地点で測定してその平均値を内部電極３０の厚さＴｅとすることができる。

内部電極３０の厚さは、実際の内部電極３０の長さに対する内部電極３０の面積の比率（内部電極の面積／実際の内部電極の長さ）で計算されることができる。

図４を参照すると、上記内部電極３０の面積は、電極領域Ｅ及び非電極領域Ｎを含む面積を意味し、上記実際の内部電極３０の長さは、内部電極３０の間に形成されたギャップ（Ｇ、ｇａｐ）を除外した長さであることができる。

内部電極３０の面積、実際の内部電極３０の長さ、電極領域Ｅの面積（Ａｅ）及び非電極領域Ｎの面積（Ａｏ）は、一つの内部電極３０の層から測定され、積層数分だけ掛けて積層セラミックキャパシタの全体に一般化することができる。

本実施形態において、電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比率（Ａｏ／Ａｅ）は、１．１％〜３．２％以下であることができる。即ち、１．１％≦Ａｏ／Ａｅ≦３．２％であることができる。

Ａｏ／Ａｅ＜１．１％であると、９５％以上の連結性を具現することができず、設計容量を具現することが困難である可能性がある。

内部電極３０において非電極領域Ｎの面積（Ａｏ）が占める比率が小さいため、焼結収縮の効果が小さく、内部電極３０の連結性向上がごくわずかである可能性がある。内部電極３０の連結性が小さいと、内部電極３０において容量形成に実質的に寄与する面積が減少するため、設計容量を具現することが困難である。

Ａｏ／Ａｅ＞３．２％であると、セラミックグレインが非正常的に成長する可能性があり、これにより、絶縁破壊電圧（ＢＤＶ、ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）が減少するおそれがある。

非電極領域Ｎの面積（Ａｏ）の比率が大きいとは、非電極領域Ｎを構成する物質の含量が大きいということを意味する。例えば、共材をセラミック本体と同一の誘電体セラミックを用いる場合、内部電極３０に添加されたセラミック共材が内部電極３０から抜け出すことにより、結果的にセラミック本体のグレインが過大成長する可能性があり、絶縁破壊電圧が減少するおそれがある。

図４を参照して電極領域Ｅの面積（Ａｅ）及び非電極領域Ｎの面積（Ａｏ）の測定について説明する。

内部電極３０の面積は、内部電極３０が連続的に形成された領域を意味し、断絶された部分は含まない。内部電極３０の面積は、内部電極３０の間に形成されたギャップＧが除外されることがある。ギャップＧは、内部電極３０を貫通した気孔を意味し、内部電極３０の表面一部のみまたは内部電極３０の内部に形成された気孔は含まない。

光学イメージによって内部電極３０及び誘電体層は区別されることができ、非電極領域Ｎ及び電極領域Ｅは異なる明暗で表わされて区別されることができる。

これに制限されるものではないが、シグマスキャンプロ（ＳｉｇｍａＳｃａｎ Ｐｒｏ）等のコンピュータプログラムを用いて内部電極３０の面積、電極領域Ｅの面積（Ａｅ）、非電極領域Ｎの面積（Ａｏ）等を測定することができる。

導電性ペーストの組成物に含まれる物質は、焼成中に内部電極３０を形成する金属粒子（ｇｒａｉｎ）の界面、即ち、粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）にトラップされることができる。また、内部電極３０の焼成過程において金属粒子の界面には気孔が形成されることができ、上記気孔は内部電極３０にトラップされた形態で内部電極３０の内部に形成されることができる。

セラミック共材の粉末の粒径比を制御して金属粉末の間に分散させると、約１０００℃以上まで金属粉末の焼結が抑制されることができる。一定温度まで金属粉末の焼結が最大限に抑制されることで、誘電体層を形成するセラミック粉末の焼結が開始する。また、誘電体層を形成するセラミック粉末の緻密化が進行すると、内部電極３０も緻密化を開始するようになって急速に焼結が行われることができる。

セラミック共材の粉末は、金属粉末の焼結収縮の開始を遅らせると共に、金属粉末の焼結収縮を抑制することができる。粒径比が制御されたセラミック共材の粉末は、金属粉末の焼結収縮時に金属粉末間の接触を防ぐことで、金属粉末の粒成長及び内部電極３０の凝集現象を抑制することができる。

本実施形態において、複数の非電極領域Ｎのうち最大直径を有する非電極領域Ｎの最大直径Ｐｍａｘは、１２０ｎｍ以下であることができる。即ち、Ｐｍａｘ≦１２０ｎｍであることができる。

非電極領域Ｎは、円形、楕円形、多角形、その他の不規則な形状等を有することができる。一つの非電極領域Ｎであっても、非電極領域Ｎの直径は測定する部位ごとに異なる可能性があるが、そのうちもっとも大きい直径を示す。

非電極領域Ｎの最大直径が大きいとは、非電極領域Ｎが均一に分布されず、特定の地点に凝集していることを意味することができる。

これは、非電極領域Ｎの内部電極３０の焼結収縮を抑制する機能がほとんど発揮していないことを示す。なぜなら、非電極領域Ｎが内部電極３０内に均一に分布していなければ、各非電極領域Ｎが内部電極３０の焼結収縮を効果的に抑制することができないためである。

非電極領域Ｎは、内部電極３０内に均一に分布され、非電極領域Ｎのサイズは小さいことができる。

非電極領域Ｎが内部電極３０内に均一に分散されているとは、内部電極３０の収縮開始温度を上昇させる機能が効果的に行われていることを意味することができる。

Ｐｍａｘ＞１２０ｎｍであると、電極連結性を９５％以上具現することができず、結果的には設計容量を具現することが困難である可能性がある。

非電極領域Ｎは、内部電極３０内に小さいサイズで均一に分布されることができる。このような点は、下記のような因子によって決定される。

第１に、共材の添加量である。共材の添加量を調節することで、電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比率を調節することができる。共材の含量が多いと、非電極領域Ｎの面積（Ａｏ）が大きくなり、共材の含量が少ないと、非電極領域Ｎの面積（Ａｏ）が小さくなる。

第２に、共材粒径の最大サイズである。共材の粒径が小さいほど、内部電極内に形成される非電極領域Ｎのサイズも小さく形成される。

第３に、ペースト内における共材の分散度である。非電極領域Ｎを構成する物質、即ち、セラミック共材が内部電極用ペースト内に均一に分散されているほど、内部電極３０内においても非電極領域Ｎが均一に分散されていることができる。導電性ペーストを用意する過程において分散剤等の添加剤及びミーリング時間等を調節してペースト内における共材の分散性を改善させることができる。

第４に、共材のサイズである。具体的には、導電性金属粒子のサイズに対する共材粒子のサイズの比率である。導電性金属粒子の平均粒径（Ｄ５０）に対するセラミック共材の平均粒径（Ｄ５０）の比率は１／６以下であることができるが、このような、微粒の共材を用いることで、内部電極３０の初期焼結収縮を抑制することができる。

第５に、焼結時の昇温率である。焼結時に昇温率が大きいと、焼結過程において共材が移動できる時間が短いため、共材は初期に位置したところにそのまま止まる確率が高い。従って、共材がよく分散されている状態であれば、共材は、焼結後にも内部電極３０内に均一に分布される可能性がある。

これに対し、焼結時の昇温率が小さいと、共材が移動できる時間が十分であるため、共材同士で凝集する可能性があることから、分散性が低下するおそれがある。

本実施形態において、内部電極３０の連結性（Ｃ）は、９５．０％〜９９．５％であることができる。

図４及び図５を参照すると、内部電極３０の連結性は、内部電極３０の全体長さに対する実際に内部電極３０が形成された部分の長さの比率（実際に内部電極が形成された部分の長さ／内部電極の全体長さ）と定義されることができる。

内部電極３０の全体長さ及び実際に内部電極３０が形成された部分の長さは、上記の通り、積層セラミックキャパシタを切断した断面がスキャンされた光学イメージを用いて測定されることができる。

より具体的には、セラミック素体の幅方向の中央部で切断した長さ方向の断面をスキャンしたイメージから内部電極の全体長さに対して実際に内部電極が形成された部分の長さの比率を測定することができる。

本発明の一実施形態において、内部電極３０の全体長さは、一内部電極において内部電極３０の間に形成されたギャップＧを含む長さを意味することができ、実際に内部電極３０が形成された部分の長さは、一内部電極３０において内部電極３０の間に形成されたギャップＧを除外した長さを意味することができる。上記の通り、上記ギャップＧは、内部電極３０を貫通した気孔を意味し、内部電極３０の表面一部のみまたは内部電極３０の内部に形成された気孔は含まない。

図５に示されているように、光学イメージの一部を取って内部電極３０の全体長さ、内部電極３０の実際長さを測定することができる。より具体的には、内部電極３０の一部地点において気孔を含む内部電極３０の全体長さをＴ、実際に内部電極３０が形成された部分の長さをｔ１、ｔ２、ｔ３、・・・ｔｎと規定すると、上記内部電極３０の連結性は、ｔ１＋ｔ２＋ｔ３＋・・・＋ｔｎ／Ｔで示されることができる。図５においては、実際に内部電極３０が形成された部分がｔ１、ｔ２、ｔ３及びｔ４で示されているが、実際に電極が形成された部分の数は特に制限されない。

実際に内部電極３０が形成された部分の長さは、内部電極３０の全体長さＴからギャップＧの長さを取り出した値として測定されることができる。

Ｃ＜９５％であると、設計容量を具現するのに困難である可能性がある。

内部電極３０の連結性が大きいとは、中間に空き空間が殆どなく内部電極３０が形成されていることを意味するため、大きい静電容量を確保することができる。これに対し、内部電極３０の連結性が小さい場合は、静電容量を形成する有効面が減少するため、静電容量を形成するのに不利である。

Ｃ＞９９．５％であると、応力緩和の効果が殆どないため、クラックが発生するおそれがある。

内部電極３０は、焼結過程において厚さ方向に収縮することができ、結果的に厚さ方向に貫通ホールが形成されることができる。内部電極３０に形成された貫通ホールは、セラミック本体内の応力を緩和させる機能も有する。内部電極３０の連結性が過度に大きい場合は、貫通ホールによる応力緩和の効果が殆どないため、クラックが発生するおそれがある。

本発明の他の実施形態は、導電性金属粉末及び共材粉末を含み、上記導電性金属粉末の平均粒径に対する上記共材粉末の平均粒径の比率は、１／６より小さい導電性ペーストを用意する段階と、上記導電性ペーストを用いてセラミックグリーンシート上に内部電極３０を形成する段階と、上記内部電極３０が形成されたセラミックグリーンシートを積層する段階と、を含む積層セラミック電子部品の製造方法であることができる。

まず、外部電極２０に導電性を付与するための導電性金属粉末、外部電極２０の緻密化のためのガラス粉末、有機溶媒としてエタノール及びバインダーとしてポリビニルブチラール等を混合した後、これをボールミリングして外部電極２０用ペーストを用意することができる。

内部電極３０を形成する導電性ペースト組成物は、バインダー、溶剤及びその他の添加剤等をさらに含むことができる。

上記バインダーは、これに制限されるものではないが、ポリビニルブチラール、セルロース系樹脂等を用いることができる。上記ポリビニルブチラールは、接着力が強い特性を有するため、導電性ペーストとセラミックグリーンシートとの接着強度を向上させることができる。

上記セルロース系樹脂は、イス型構造を有するもので、変形が発生したときに弾性による回復が早いという特性を有する。セルロース樹脂を含むことで、平坦な印刷面の確保が可能である。

上記溶剤は、特に制限されないが、例えば、ブチルカルビトール、ケロシンまたはテルピネオール系溶剤を用いることができる。上記テルピネオール系溶剤の具体的な種類は、これに制限されるものではないが、ジヒドロテルピネオール（ｄｅｈｙｄｒｏ ｔｅｒｐｉｎｅｏｌ）、ジヒドロターピニルアセテート等を用いることができる。

次に、導電性金属粉末及び共材粉末を含み、上記導電性金属粉末の平均粒径に対する上記共材粉末の平均粒径の比率は、１／６より小さい導電性ペーストを用意することができる。

金属粉末の粒径に対する共材粉末の粒径の比率（セラミック共材粉末／金属粉末）が１／６以下であると、共材粉末が金属粒子の収縮を効率的に抑制することが困難である可能性がある。

共材粉末の粒径は金属粉末の粒径より小さいため、セラミック共材粉末は金属粉末の間に分布されることができる。

共材粉末は、金属粒子の焼結時に金属粒子の間に配置されて金属粒子の粒成長を抑制することができる。金属粒子の焼結時に形成される気孔のサイズより小さい共材粉末は、金属粒子の接触を制限することが困難であるため、金属粒子との粒成長を妨害する役割をすることが困難である可能性がある。

導電性金属粉末及び共材粉末の粒径は、平均粒径で測定されることができる。具体的には、ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）が規定する平均粒径の測定方法で測定することができる。

ここで、粒径はＤ５０を意味し、これよりさらに大きい粒子またはさらに小さい粒子が存在することができる。焼結初期には、小さいサイズの導電性金属粒子がまず焼結され、これにより、初期収縮が誘発される。内部電極３０の初期収縮を抑制するため、微粒の共材を用いることができる。

微粒共材を用いるにあたり、微粒共材をよく分散させることが重要である。共材が凝集していると、微粒の共材を用いる意味がないためである。分散剤等を用いたり、分散条件等を調節して微粒共材がよく分散されるようにする。

内部電極３０内に共材が分布されていることから、分散された程度を予測することができる。具体的には、非電極領域Ｎ、即ち、共材が小さいサイズで均一に分布されているほど、分散がよく行われていると判断することができる。非電極領域Ｎが均一に多く分布されているほど、内部電極３０の焼結収縮を抑制する効果がより大きい可能性があり、内部電極３０の連結性を向上させることができる。

続いて、上記導電性ペーストを用いてセラミックグリーンシート上に内部電極３０を形成することができる。

導電性ペーストは、スクリーン印刷等の方法を用いてセラミックグリーンシート上に形成されることができる。

次いで、内部電極３０が形成されたセラミックグリーンシートを積層してセラミックグリーン積層体を用意し、これを切断してグリーンチップを製造することができる。グリーンチップを焼結して焼結チップを製造し、焼結チップの外部に外部電極２０を形成して積層セラミック電子部品を完成させることができる。

内部電極３０としてベースメタルを用いる場合、大気中で焼成を行うと、内部電極３０が酸化する可能性があるため、焼成は還元雰囲気で行われることができる。

また、外部電極２０上には実装の容易性のためにニッケルめっき層及びスズめっき層が形成されることができる。

本実施形態において、上記導電性金属の重量に対する上記共材の重量の比率は、５％以下であることができる。

導電性金属の重量に対する共材の重量の比率が５％以下であると、電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比率（Ａｏ／Ａｅ）が、１．１％〜３．２％で具現されることができる。これは、共材の添加量を調節することで、非電極領域Ｎが占める面積の比率を調節することができるためである。

上記導電性金属は、ニッケルを含むことができる。

上記共材はセラミック共材を含むことができ、上記セラミック共材はチタン酸バリウムまたはチタン酸ストロンチウムを含むことができる。

その他の導電性金属、共材等に関する事項は、前述した実施形態において説明したものと同一である。

以下では、実施例及び比較例を参照して本発明について詳細に説明する。

実施例及び比較例による積層セラミックキャパシタは、以下のような方法によって用意された。

チタン酸バリウム粉末、有機溶媒としてエタノール、バインダーとしてポリビニルブチラールを混合し、これをボールミリングしてセラミックスラリーを製造し、これを用いてセラミックグリーンシートを製造した。

セラミックグリーンシート上にニッケルを含有する内部電極３０用導電性ペーストを印刷して内部電極３０を形成し、これを積層したグリーン積層体を８５℃において１，０００ｋｇｆ／ｃｍ２の圧力で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。

圧着されたグリーン積層体を切断してグリーンチップを製作し、切断されたグリーンチップを大気雰囲気下において２３０℃で６０時間維持する脱バインダー工程を経てグリーンチップを１０００℃で焼結して焼結チップを製造した。焼結は還元雰囲気下で行い、内部電極３０の酸化を防止し、還元雰囲気はＮｉ／ＮｉＯ平衡酸素分圧より低い１０−１１〜１０−１０ａｔｍになるようにした。

焼結チップの外部に銅粉末及びガラス粉末を含む外部電極２０用ペーストを用いて外部電極２０を形成し、外部電極２０上には電気めっきを通じてニッケルめっき層及びスズめっき層を形成した。

上記の方法により、０６０３サイズの積層セラミックキャパシタを製造した。０６０３サイズは、長さ及び幅がそれぞれ０．６μｍ±０．１μｍ及び０．３μｍ±０．１μｍであることができる。上記積層セラミックキャパシタに対し、以下の通りに特性を評価した。

容量特性は、設計容量の目標値の８５％を超える場合を良好と判定し、８５％未満の場合を不良と判定した。

絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）は、１．０Ｖ／ｓｅｃの速度でＤＣ電圧を印加しながら評価し、６０Ｖを基準に絶縁破壊が行われていない場合を良好と判定し、絶縁破壊が行われた場合を不良と示した。

表１において、Ｔｅは内部電極３０の厚さ、Ａｏ／Ａｅは内部電極３０における電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比率、Ｐｍａｘは複数の非電極領域Ｎにおける最大直径を有する非電極領域Ｎの最大直径を意味する。

表１を参照すると、比較例１及び比較例４はそれぞれＴｅが０．１１０μｍ及び０．２８６μｍ、Ａｏ／Ａｅが１．０５％及び０．９８％、Ｐｍａｘが１１５ｎｍ及び８９ｎｍ、電極連結性が９３．２％及び９３．４％となっており、ＢＤＶは良好で、クラックは発生していないが、設計容量を具現することができなかった。これは、電極領域Ｅに対する非電極領域Ｎの比率が小さくて電極連結性が９５％以上を具現することができなかったためである。

比較例２及び比較例７は、それぞれＴｅが０．１１２μｍ及び０．４４８μｍ、Ａｏ／Ａｅが３．４５％及び３．２４％、Ｐｍａｘが１０５ｎｍ及び１０９ｎｍ、電極連結性が９５．７％及び９６．２％となっており、設計容量を具現しており、クラックは発生していないが、絶縁破壊電圧の特性が不良である。これは、非電極領域Ｎが占める比率が大きくて内部電極３０内に存在していたセラミック共材が誘電体本体に抜け出して内部電極３０間の誘電体グレインが非正常的に成長したためである。

比較例３は、Ｔｅが０．２４５μｍ、Ａｏ／Ａｅが３．０１％、Ｐｍａｘが１２５ｎｍ、電極連結性が９４．７％となっており、設計容量を具現することができなかった。これは、非電極領域の最大直径は大きい値を有するが、非電極領域Ｎが均一に分布されず、凝集していることを意味する。従って、非電極領域Ｎが内部電極３０の収縮を効果的に抑制できない可能性があり、これによって電極連結性が低下して結果的に設計容量を具現することができなくなる。

比較例５及び比較例６は、Ｔｅが０．３５２μｍ及び０．４４４μｍ、Ａｏ／Ａｅが３．１３％及び３．１８％、Ｐｍａｘが１１８ｎｍ及び１１７μｍ、電極連結性が９９．６％及び９９．６％となっており、設計容量を具現し、ＢＤＶ特性は良好であるが、クラックが発生した。内部電極３０の連結性を低下させる内部電極３０の貫通ホールは、セラミック本体内の応力を緩和させることもできるが、電極連結性が過度に大きい場合には応力緩和の効果が殆どないため、クラックが発生するおそれがある。

比較例８は、Ｔｅが０．４７５μｍ、Ａｏ／Ａｅが２．９９％、Ｐｍａｘが１３１ｎｍ、電極連結性が９４．３％となっており、設計容量を具現することができなかった。これは、非電極領域の最大直径は大きい値を有するが、非電極領域Ｎが均一に分布されず、凝集していることを意味する。従って、非電極領域Ｎが内部電極３０の収縮を効果的に抑制することができない可能性があり、これによって電極連結性が低下して結果的には設計容量を具現することができなくなる。

比較例９から比較例１１は、Ｔｅが全て０．５μｍより大きく、Ａｏ／Ａｅ、Ｐｍａｘ、電極連結性に係わらず、全て設計容量を具現し、ＢＤＶ特性が良好であり、クラックも発生しなかった。即ち、内部電極３０の厚さが０．５μｍより大きい場合には問題がなかったが、内部電極３０の厚さが０．５μｍ以下の場合に問題が発生した。本発明は、内部電極３０の厚さが０．５μｍ以下の場合に発生する可能性がある問題点を解決するためのものである。

前述した比較例とは異なり、実施例１から実施例９は、０．１μｍ≦Ｔｅ≦０．５μｍ、１．１％≦Ａｏ／Ａｅ≦３．２％、Ｐｍａｘ≦１２０ｎｍ、９５％≦Ｃ≦９９．５％となっており、設計容量を具現しており、ＢＤＶ特性は良好で、クラックも発生しなかった。

本発明において用いられた用語は特定の実施例を説明するためものであり、本発明を限定するものではない。また、単数を示す表現は、文脈からそうではないことが明らかでない限り、複数の意味を含むものである。

「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素またはこれらを組み合わせたものが存在することを意味するものであって、これを排除するためのものではない。

本発明は、上述した実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。

従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。

１０ セラミック本体
２０、２１、２２ 外部電極
３０、３１、３２ 内部電極
Ｓ１〜Ｓ６ セラミック本体の外部面
Ｔｅ 内部電極の厚さ
Ｎ 非電極領域
Ｅ 電極領域
Ｇ ギャップ
Ｐｍａｘ 非電極領域の最大直径

Claims (7)

1. セラミック本体と、
   前記セラミック本体の内部に形成され、内部にトラップされた複数の非電極領域を有し、第１方向における厚さＴｅが０．１μｍ≦Ｔｅ≦０．５μｍを満たす内部電極と、を含み、
   前記セラミック本体の前記第１方向に平行な断面において、前記内部電極の連結性をＣ、前記複数の非電極領域のうち最大直径を有する非電極領域の最大直径をＰｍａｘとするとき、Ｐｍａｘ≦１２０ｎｍ、９５％≦Ｃ≦９９．５％であり、前記セラミック本体の前記第１方向に平行な断面において、前記内部電極における電極領域の面積をＡｅ、前記複数の非電極領域の面積をＡｏとするとき、１．１％≦Ａｏ／Ａｅ≦３．２％であり、
   前記非電極領域は、セラミック共材を含む、
   積層セラミック電子部品。
2. 前記内部電極の厚さＴｅは、前記第１方向における前記内部電極の平均厚さである、請求項１に記載の積層セラミック電子部品。
3. 前記セラミック共材は、前記セラミック本体と同一の材料である、請求項１に記載の積層セラミック電子部品。
4. 前記非電極領域は、気孔をさらに含む、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
5. 導電性金属粉末及び共材粉末を含み、前記導電性金属粉末の平均粒径に対する前記共材粉末の平均粒径の比率は、１／６より小さい導電性ペーストを用意する段階と、
   前記導電性ペーストを用いてセラミックグリーンシート上に内部電極を形成する段階と、
   前記内部電極が形成されたセラミックグリーンシートを積層する段階と、
   前記セラミックグリーンシートが積層された積層体を焼結してセラミック本体を形成する段階と、を含み、
   前記セラミック本体は、内部にトラップされた複数の非電極領域を有する内部電極を含み、
   前記セラミック本体の、前記セラミックグリーンシートの積層方向に平行な断面において、前記複数の非電極領域のうち最大直径を有する非電極領域の最大直径をＰｍａｘとするとき、Ｐｍａｘ≦１２０ｎｍを満たし、前記セラミック本体の前記積層方向に平行な断面において、前記内部電極における電極領域の面積をＡｅ、前記複数の非電極領域の面積をＡｏとするとき、１．１％≦Ａｏ／Ａｅ≦３．２％であり、
   前記積層方向における前記内部電極の厚さＴｅは、０．１μｍ≦Ｔｅ≦０．５μｍを満たし、
   前記導電性金属の重量に対する前記共材の重量の比率は、５％以下であり、
   前記共材は、セラミック共材を含み、
   前記セラミック本体の前記積層方向に平行な断面において、前記内部電極の連結性をＣとするとき、９５％≦Ｃ≦９９．５％である、
   積層セラミック電子部品の製造方法。
6. 前記セラミック共材は、チタン酸バリウムまたはチタン酸ストロンチウムを含む、請求項５に記載の積層セラミック電子部品の製造方法。
7. 前記内部電極の厚さＴｅは、前記積層方向における前記内部電極の平均厚さである、請求項５または６に記載の積層セラミック電子部品の製造方法。

Images