JP6161950B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

Description

本発明は、積層セラミック電子部品及びその製造方法に関し、より具体的には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。

一般に、キャパシタ、インダクター、圧電素子、バリスター又はサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、セラミック本体の内部に形成された内部電極層、及び上記内部電極層と接続されるようにセラミック本体の表面に設置された外部電極を備える。

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極層、上記内部電極層に電気的に接続された外部電極を含む。

積層セラミックキャパシタは、小型で且つ高容量が保障され、実装が容易であるという長所によって、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。

近年、電気・電子機器産業の高性能化及び軽薄短小化に伴い、電子部品の小型、高性能及び低コスト化も求められている。特に、ＣＰＵの高速化、機器の小型軽量化、デジタル化及び高機能化の進展につれ、積層セラミックキャパシタに対しても小型化、薄層化、高容量化、高周波領域での低インピーダンス化などの特性を具現するための研究開発が活発に進んでいる。

しかしながら、内部電極が薄層化するにつれ、内部電極の連結性に問題が生じるため、積層セラミック電子部品の信頼性低下の要因となっている。

特開２００１−３１１９８５号公報

本発明は、内部電極にトラップされる共材のサイズ及び領域の分布を調節して９８％以上の内部電極の連結性を具現することにより、設計容量を具現し、絶縁破壊及びクラックの発生を防止することができる積層セラミック電子部品を提供することを目的とする。

本発明の一実施形態は、セラミック本体と、上記セラミック本体の内部に形成され、内部に複数の非電極領域を有する内部電極と、を含み、上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記内部電極の厚さをＴｅ、上記内部電極の面積をＡｅ、上記複数の非電極領域の面積をＡｏとしたとき、０．１μｍ≦Ｔｅ≦０．５５μｍ、３．２％≦Ａｏ／Ａｅ≦４．５％を満たす積層セラミック電子部品を提供することができる。

本発明の一実施形態において、上記内部電極の厚さＴｅは上記内部電極の平均厚さとすることができる。

本発明の一実施形態において、上記非電極領域はセラミック共材を含むことができる。

本発明の一実施形態において、上記セラミック共材は上記セラミック本体と同じ材料とすることができる。

本発明の一実施形態において、上記非電極領域は気孔をさらに含むことができる。

本発明の一実施形態において、上記内部電極の全長さに対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、９８％≦Ｃ≦９９．９９％を満たすことができる。

本発明の他の実施形態は、導電性金属粉末及び共材粉末を含み、上記導電性金属粉末の平均粒径に対する上記共材粉末の平均粒径の比が１／１２以下の導電性ペーストを製造する段階と、上記導電性ペーストを用いてセラミックグリーンシート上に内部電極を形成する段階と、上記内部電極が形成されたセラミックグリーンシートを積層する段階と、上記セラミックグリーンシートが積層された積層体を焼結してセラミック本体を形成する段階と、を含み、上記セラミック本体は内部に複数の非電極領域を有する内部電極を含み、上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記内部電極の面積をＡｅ、上記複数の非電極領域の面積をＡｏとしたとき、３．２％≦Ａｏ／Ａｅ≦４．５％を満たす積層セラミック電子部品の製造方法を提供することができる。

本発明の他の実施形態において、上記導電性金属の重量に対する上記共材の重量の比は２４．３％以下であることができる。

本発明の他の実施形態において、上記共材はセラミック共材を含むことができる。

本発明の他の実施形態において、上記セラミック共材はチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。

本発明の他の実施形態において、上記セラミック本体の長さ方向及び厚さ方向が形成する断面において、上記内部電極の全長さに対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、９８％≦Ｃ≦９９．９９％を満たすことができる。

本発明の他の実施形態において、上記内部電極の厚さＴｅは０．１μｍ≦Ｔｅ≦０．５５μｍを満たすことができる。

本発明の他の実施形態において、上記内部電極の厚さＴｅは、上記内部電極の平均厚さとすることができる。

本発明によれば、内部電極ペーストに用いられるチタン酸バリウム共材のサイズとニッケル粉末のサイズの比率及び添加量、焼結時の昇温速度を調節して内部電極内にトラップされるチタン酸バリウム共材領域の分布を調節することにより、９８％以上の連結性を確保して設計容量を具現することができ、絶縁破壊及びクラックの発生を防止することができる。

本発明の一実施形態による積層セラミック電子部品の斜視図である。 図１のＸ−Ｘ’線に沿う断面図である。 図２のＺ部分の拡大図である。 内部電極の連結性を説明するための模式図である。 内部電極の連結性を説明するための模式図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は本発明の一実施形態による積層セラミック電子部品の斜視図であり、図２は図１のＸ−Ｘ’線に沿う断面図であり、図３は図２のＺ部分の拡大図である。

図１〜３を参照すると、本発明の一実施形態による積層セラミック電子部品は、セラミック本体１０、セラミック本体の内部に形成された内部電極３０、セラミック本体１０の外部に形成された外部電極２０を含むことができる。

セラミック本体１０は六面体形状であることができる。本明細書では、「Ｌ方向」を「長さ方向」、「Ｗ方向」を「幅方向」、「Ｔ方向」を「厚さ方向」とする。ここで、厚さ方向は内部電極３０が積層された方向を意味することもできる。セラミック本体１０の長さは幅よりも大きくても良く、幅は厚さと同一であっても良い。セラミック本体１０は、上面Ｓ１、下面Ｓ４、側面Ｓ３、Ｓ６及び端面（ｅｎｄ ｓｕｒｆａｃｅ）Ｓ２、Ｓ５を有することができる。

セラミック本体１０は、誘電率の高い誘電材料を含み、具体的には、チタン酸バリウム、チタン酸ストロンチウムを含むことができる。誘電材料は、電気双極子（ｅｌｅｃｔｒｉｃ ｄｉｐｏｌｅ）を含んでいるため、より多くの量の電荷の蓄積を誘導することができる。

外部電極２０は、セラミック本体１０の外部に形成され、具体的には、長さ方向（Ｌ方向）の端面（ｅｎｄ ｓｕｒｆａｃｅ）Ｓ２、Ｓ５に形成されることができる。外部電極２０は、セラミック本体１０の上下面Ｓ１、Ｓ４及び側面Ｓ３、Ｓ６の一部に伸びて形成されることができる。外部電極２０は第１及び第２の外部電極２１、２２を有し、第１及び第２の外部電極２１、２２には互いに反対の極性の電気が印加されることができる。

外部電極２０は、導電性金属及びガラスを含むことができる。導電性金属は、金、銀、パラジウム、銅、ニッケル及びこれらの合金からなる群から選択された一つ以上を含むことができる。

内部電極３０は、セラミック本体１０の内部に積層配置され、長方形であることができるが、これに限定されるものではない。内部電極３０は第１及び第２の内部電極３２、３２を有し、第１及び第２の内部電極３１、３２は互いに反対の方向に引き出されて第１及び第２の外部電極２１、２２にそれぞれ接続されて反対の極性で帯電されることができる。反対の極性で帯電された第１及び第２の内部電極に電荷が蓄積されて静電容量の形成に寄与することができる。

内部電極３０は、金、銀、銅、ニッケル、パラジウム、白金及びこれらの合金からなる群から選択された一つ以上を含むことができる。しかしながら、これに制限されず、内部電極３０に十分な導電性を付与できるものであればいずれでも良い。

本実施形態において、内部電極３０は、内部に複数の非電極領域Ｎを有することができる。

セラミック本体１０の長さ方向及び厚さ方向が形成する断面（Ｌ−Ｔ断面）において、内部電極３０内にトラップされた領域を非電極領域Ｎ、内部電極３０のうち非電極領域Ｎを除いた領域を電極領域Ｅとすることができる。

内部電極用導電性ペーストには、ニッケルなどの導電性金属、共材及びその他の焼結調剤などが添加され、共材及び焼結調剤が内部電極の内部にトラップされて存在する領域が非電極領域Ｎであることができる。

非電極領域Ｎは、セラミック粉末、バインダー、溶剤など、内部電極に用いられる導電性金属以外の物質を含むことができ、気孔のように空き空間であることもできる。

共材が、導電性金属、具体的には、ニッケル粉末粒子に取り囲まれている場合は、焼結過程で内部電極の外部に抜け出せず、内部電極内に閉じ込められることがあり、これが非電極領域Ｎを形成する。

非電極領域Ｎの面積は、非電極領域Ｎを構成する物質の含量の目安となる。具体的には、内部電極３０に添加された共材の含量を予測することができる。

非電極領域Ｎは、内部電極３０に添加されるセラミック共材を含むことができる。セラミック共材粉末は焼成過程で内部電極３０からセラミック本体に移動し、誘電体層の特性を低下させないように誘電体層を形成するセラミック粉末と同じ種類を用いることができる。セラミック共材粉末は、例えば、チタン酸バリウム粉末であることができるが、これに制限されるものではない。

セラミック共材粉末の一部は内部電極３０の表面に押し出されて誘電体層を形成するセラミック粉末と一緒に焼結されるが、セラミック共材粉末の他の一部は焼結が終わるまで金属粉末の間から抜け出せず、粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）にトラップされる。これにより、セラミック共材粉末は、内部電極３０の内部に非電極領域を形成することができる。

以下では、内部電極３０ペーストに共材を添加することにより内部電極３０の焼結収縮が抑制されることについて説明する。

内部電極３０に共材を添加すると、焼結開始温度が上昇して焼結収縮が抑制される。これは、共材が導電性金属粒子の間に配置されて導電性金属粒子間の接触を防止するためである。

焼結過程は、導電性金属粒子間のネッキング（ｎｅｃｋｉｎｇ）から始まることができる。ネッキングとは、導電性金属粒子間の接触部分がさらに広くなる現象をいう。導電性金属粒子の間に共材が位置する場合は、導電性金属粒子間の接触が制限されてネッキングの発生を妨害し、それだけ焼結開始温度が上昇して焼結収縮が抑制されることができる。

また、導電性金属粒子で満たすことができない空き空間を共材で満たすことができるため、焼結時に収縮される程度を減らすことができる。

本実施形態において、内部電極３０の厚さＴｅは、０．１μｍ以上０．５５μｍ以下であることができる。即ち、０．１μｍ≦Ｔｅ≦０．５５μｍであることができる。

Ｔｅ＜０．１μｍの場合は、設計容量を具現することができない。これは、内部電極３０が薄すぎることから、共材を添加しても内部電極３０の焼結収縮を抑制することができず、内部電極３０の連結性を９８％以上に具現することができないためである。

Ｔｅ＞０．５５μｍの場合は、内部電極３０が厚いことから、内部電極３０の焼結収縮が発生しても内部電極３０の連結性を９８％以上に具現するのに困難がないため、設計容量を具現するのが困難でない。

０．１μｍ≦Ｔｅ≦０．５５μｍの場合は、内部電極３０の連結性を９８％以上に具現するのに困難があるため、設計容量を具現するのが困難な可能性がある。本実施形態は、このような問題点を非電極領域Ｎに関する他の要因を調節することにより解決するためのものである。

内部電極３０の厚さＴｅは平均値であることができる。セラミック本体１０の長さ方向及び厚さ方向がなす断面（Ｌ−Ｔ断面）を走査電子顕微鏡を用いて観察し、等間隔に１０個の地点で測定してその平均値を内部電極３０の厚さＴｅとすることができる。

内部電極３０の厚さは、内部電極３０の実際の長さに対する内部電極３０の面積の比（内部電極の面積／内部電極の実際の長さ）で計算されることができる。

図４を参照すると、上記内部電極３０の面積は電極領域Ｅ及び非電極領域Ｎを含む面積を意味し、上記内部電極３０の実際の長さは内部電極３０の間に形成されたギャップ（ｇａｐ）Ｇを除いた長さであることができる。

内部電極３０の面積、電極領域Ｅの面積（Ａｅ）及び非電極領域Ｎの面積（Ａｏ）、内部電極３０の実際の長さは一つの内部電極３０層で測定され、積層数分だけ掛けて積層セラミックキャパシタ全体に一般化することができる。

本実施形態において、電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比（Ａｏ／Ａｅ）は、３．２％〜４．５％であることができる。即ち、３．２％≦Ａｏ／Ａｅ≦４．５％であることができる。

電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比（Ａｏ／Ａｅ）が３．２％≦Ａｏ／Ａｅ≦４．５％を満たすように調節することにより、９８％以上の連結性を具現すると共に、設計容量を具現することができる。

特に、３．２％≦Ａｏ／Ａｅ≦４．５％を満たすように調節することにより、電極の連結性が９９％を超える場合にも応力によるクラックの発生がないため、信頼性に優れた積層セラミックキャパシタを具現することができる。

Ａｏ／Ａｅ＜３．２％の場合は、９８％以上の連結性を具現することができず、設計容量を具現するのが困難な可能性がある。

内部電極３０のうち非電極領域Ｎの面積（Ａｏ）が占める比率が小さいため、焼結収縮の効果が小さく、内部電極３０の連結性向上の効果が弱い可能性がある。内部電極３０の連結性が小さい場合は、内部電極３０のうち容量形成に実質的に寄与する部分の面積が減少するため、設計容量の具現が困難である。

Ａｏ／Ａｅ＞４．５％の場合は、セラミックグレインが非正常的に成長し、これにより、絶縁破壊電圧（ＢＤＶ、Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）が減少する。

非電極領域Ｎの面積（Ａｏ）の比率が大きいとは、非電極領域Ｎを構成する物質の含量が多いことを意味することができる。例えば、共材にセラミック本体と同じ誘電体セラミックを用いる場合、内部電極３０に添加されたセラミック共材が内部電極３０から抜け出るため、セラミック本体のグレインが過大成長し、絶縁破壊電圧が減少する。

図４を参照して、電極領域Ｅの面積（Ａｅ）及び非電極領域Ｎの面積（Ａｏ）の測定について説明する。

内部電極３０の面積は、内部電極３０が連続して形成された領域を意味し、内部電極３０が断切された部分は含まれない。内部電極３０の面積は、内部電極３０の間に形成されたギャップＧを除いた面積である。ギャップＧは、内部電極３０を貫通した気孔を意味し、内部電極３０の表面の一部のみに形成され、内部電極３０の内部に形成された気孔は含まれない。

光学イメージにおいて内部電極３０と誘電体層は区別され、非電極領域Ｎと電極領域Ｅは別の明暗で表現されて区別されることができる。

シグマスキャンプロ（Ｓｉｇｍａ Ｓｃａｎ Ｐｒｏ）などのコンピュータープログラムを用いて内部電極３０の面積、電極領域Ｅの面積（Ａｅ）、非電極領域Ｎの面積（Ａｏ）などを測定することができる。

導電性ペーストの組成物に含まれる物質は、焼成中に内部電極３０をなす金属粒子（ｇｒａｉｎ）の界面、即ち、粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）にトラップされることができる。また、内部電極３０の焼成過程で金属粒子の界面に気孔が形成され、上記気孔は内部電極３０にトラップされた形で内部電極３０の内部に形成されることができる。

セラミック共材粉末の粒径比を制御して金属粉末の間に分散させる場合、約１０００℃以上まで金属粉末の焼結が抑制されることができる。一定温度まで金属粉末の焼結が最大限抑制され、誘電体層を形成するセラミック粉末の焼結が開始される。誘電体層を形成するセラミック粉末の緻密化が進行されると、内部電極３０の緻密化も開始されて急速に焼結が進行される。

セラミック共材粉末は、金属粉末の焼結収縮の開始を遅らせて金属粉末の焼結収縮を抑制することができる。粒径比が制御されたセラミック共材粉末は、金属粉末の焼結収縮時に金属粉末間の接触を防止して金属粉末の粒成長を抑制し、内部電極３０の凝集現象を抑制することができる。

非電極領域Ｎは、内部電極３０内に均一に分布されており、そのサイズは小さい。

非電極領域Ｎが内部電極３０内に均一に分散されているとは、内部電極３０の収縮開始温度を上昇させる機能が効果的に行われていることを意味することができる。

非電極領域Ｎは、内部電極３０内に小サイズで均一に分布されていることができる。このような点は、下記の要因によって決められる。

第一の要因は、共材の添加量である。共材の添加量を調節することにより電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比を調節することができる。共材の含量が多い場合は非電極領域Ｎの面積（Ａｏ）が大きくなり、共材の含量が少ない場合は非電極領域Ｎの面積（Ａｏ）が小さくなる。

第二の要因は、共材粒径の最大サイズである。共材の粒径が小さいほど、内部電極内に形成される非電極領域Ｎのサイズも小さくなる。

第三の要因は、ペースト内の共材の分散度である。非電極領域Ｎを構成する物質、即ち、セラミック共材が内部電極用ペースト内に均一に分散されているほど、内部電極３０内にも非電極領域Ｎが均一に分散されている。導電性ペーストを用意する過程で分散剤などの添加剤とミリング時間などを調節することによりペースト内の共材の分散性を改善することができる。

第四の要因は、共材のサイズである。具体的には、導電性金属粒子のサイズに対する共材粒子のサイズの比である。導電性金属粒子の平均粒径（Ｄ５０）（Ｄｎ）に対する共材の平均粒径（Ｄ５０）（Ｄｓ）の比（Ｄｓ／Ｄｎ）は１／１２以下であり、微粒の共材を用いることにより内部電極３０の初期焼結収縮を抑制することができる。

第五の要因は、焼結時の昇温率である。焼結時の昇温率が大きいと、焼結過程で共材が移動する時間が短いため、共材ははじめにあった所にそのままとどまる確率が高い。したがって、共材がうまく分散されていると、焼結後にも、共材が内部電極３０内に均一に分布されていることができる。

これに対し、焼結時の昇温率が小さいと、共材が移動する時間が十分であるため、共材同士が凝集し、分散性が低下する可能性がある。

本発明の一実施形態において、上記内部電極３０の全長さに対する実際に内部電極３０が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、９８％≦Ｃ≦９９．９９％を満たすことができる。

図４及び図５を参照すると、内部電極３０の連結性は、内部電極３０の全長さに対する実際に内部電極３０が形成された部分の長さの比（実際に内部電極が形成された部分の長さ／内部電極の全長さ）で定義されることができる。

内部電極３０の全長さ及び実際に内部電極３０が形成された部分の長さは、上記のように積層セラミックキャパシタの断面をスキャンした光学イメージを用いて測定されることができる。

より具体的には、セラミック素体の幅方向の中央部を切断した長さ方向の断面をスキャンしたイメージから内部電極の全長さに対する実際に内部電極が形成された部分の長さの比を測定することができる。

本発明の一実施形態において、内部電極３０の全長さは一つの内部電極において内部電極３０の間に形成されたギャップＧを含む長さを意味し、実際に内部電極３０が形成された部分の長さは一つの内部電極３０において内部電極３０の間に形成されたギャップＧを除いた長さを意味することができる。上述したように、上記ギャップＧは、内部電極３０を貫通した気孔を意味し、内部電極の表面の一部のみに形成され、内部電極３０の内部に形成された気孔は含まれない。

図５に示されているように、光学イメージの一部をとって内部電極３０の全長さ、内部電極３０の実際の長さを測定することができる。より具体的には、内部電極３０の一部の地点での気孔を含む内部電極３０の全長さをＴ、実際に内部電極３０が形成された部分の長さをｔ１、ｔ２、ｔ３、…ｔｎとすると、上記内部電極３０の連結性は（ｔ１＋ｔ２＋ｔ３＋…＋ｔｎ）／Ｔで表現されることができる。図５では、実際に内部電極３０が形成された部分をｔ１、ｔ２、ｔ３及びｔ４としたが、実際電極が形成された部分の数は特に制限されない。

内部電極３０の実際の長さは、内部電極３０の全長さＴからギャップＧの長さを引いた値で測定されることができる。

Ｃ＜９８％の場合は、設計容量の具現に困難が生じる可能性がある。

内部電極３０の連結性が大きいとは、中間に空き空間がほとんどないように内部電極３０が形成されたことを意味するため、大きな静電容量を確保することができる。逆に、内部電極３０の連結性が小さいとは、静電容量を形成する有効面積が小さいことを意味するため、静電容量を形成することが困難である。

Ｃ＞９９．９９％の場合は、応力緩和の効果が弱いため、クラックが発生する可能性がある。

内部電極３０は、焼結過程で厚さ方向に収縮するため、厚さ方向に貫通孔が形成されることができる。内部電極３０に形成された貫通孔は、セラミック本体内の応力を緩和させる機能も有する。内部電極３０の連結性が大きすぎると、貫通孔による応力緩和の効果がほぼないため、クラックが発生する可能性がある。

本発明の他の実施形態は、導電性金属粉末及び共材粉末を含み、上記導電性金属粉末の平均粒径に対する上記共材粉末の平均粒径の比が１／１２以下の導電性ペーストを製造する段階と、上記導電性ペーストを用いてセラミックグリーンシート上に内部電極３０を形成する段階と、上記内部電極３０が形成されたセラミックグリーンシートを積層する段階と、を含む積層セラミック電子部品の製造方法を提供することができる。

まず、外部電極２０に導電性を付与するための導電性金属粉末、外部電極２０の緻密化のためのガラス粉末、有機溶媒としてのエタノール、及びバインダーとしてのポリビニルブチラールなどを混合した後、これをボールミリングして外部電極２０用ペーストを製造することができる。

内部電極３０を形成する導電性ペースト組成物は、バインダー、溶剤及びその他の添加剤などをさらに含むことができる。

上記バインダーは、ポリビニルブチラール、セルロース系樹脂などを用いることができるが、これに制限されるものではない。上記ポリビニルブチラールは、接着力の強い特性を有し、導電性ペーストとセラミックグリーンシートの接着強度を向上させることができる。

上記セルロース系樹脂は、椅子型の構造を有するもので、変形が発生した場合に弾性による回復が速いという特性を有している。セルロース樹脂を含むことにより、平坦な印刷面の確保が可能となる。

上記溶剤としては、特に制限されず、例えば、ブチルカルビトール、ケロシン又はテルピネオール系溶剤を用いることができる。上記テルピネオール系溶剤としては、ジヒドロテルピネオール（ｄｅｈｙｄｒｏ ｔｅｒｐｉｎｅｏｌ）、ジヒドロターピニルアセテートなどを用いることができるが、これに制限されるものではない。

次に、導電性金属粉末及び共材粉末を含み、上記導電性金属粉末の平均粒径に対する上記共材粉末の平均粒径の比が１／１２以下の導電性ペーストを製造することができる。

金属粉末の粒径に対する共材粉末の粒径の比（セラミック共材粉末／金属粉末）が１／１２を超えると、共材粉末が金属粒子の収縮を効率的に抑制するのが困難になる可能性がある。

共材粉末の粒径が金属粉末の粒径より小さいため、セラミック共材粉末が金属粉末の間に分布されることができる。

共材粉末は、金属粒子の焼結時に金属粒子の間に配置されて金属粒子の粒成長を抑制することができる。金属粒子の焼結時に形成される気孔のサイズより小さい共材粉末は、金属粒子の接触を制限するのが困難であるため、金属粒子の粒成長を妨害する役割を行うのが困難な可能性がある。

導電性金属粉末及び共材粉末の粒径は、平均粒径で測定されることができる。具体的には、ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）で規定する平均粒径測定方法により測定することができる。

ここで、粒径はＤ５０を意味し、これよりも大きいか小さい粒子が存在することができる。焼結初期には小サイズの導電性金属粒子が先に焼結され、これにより、初期収縮をもたらす可能性がある。内部電極３０の初期収縮を抑制するために、微粒の共材を用いることができる。

微粒の共材を用いる上では、微粒の共材をうまく分散させることが重要である。これは、共材が凝集している場合は微粒の共材を用いる意味がないためである。分散剤などを用いるか分散条件などを調節して微粒の共材がうまく分散されるようにすることができる。

内部電極３０内に共材が分布されたことから、分散された程度を予測することができる。具体的には、非電極領域Ｎ、即ち、共材が小サイズで均一に分布されているほど、分散がうまく行われたと判断することができる。非電極領域Ｎが均一に多く分布されているほど、内部電極３０の焼結収縮抑制効果がより大きく、内部電極３０の連結性を向上させることができる。

次に、上記導電性ペーストを用いてセラミックグリーンシート上に内部電極３０を形成することができる。

導電性ペーストは、スクリーン印刷などの方法を用いてセラミックグリーンシート上に形成されることができる。

次に、内部電極３０が形成されたセラミックグリーンシートを積層してセラミックグリーン積層体を用意し、これを切断してグリーンチップを製造することができる。グリーンチップを焼結して焼結チップを製造し、焼結チップの外部に外部電極２０を形成して積層セラミック電子部品を完成することができる。

内部電極３０にベースメタルを用いる場合、大気中で焼成を行うと、内部電極３０が酸化する可能性があるため、還元雰囲気で焼成を行う。

また、外部電極２０上には、実装の容易性のためにニッケルメッキ層及びスズメッキ層が形成されることができる。

本実施形態において、上記導電性金属の重量に対する上記共材の重量の比は２４．３％以下であることができる。

導電性金属の重量に対する共材の重量の比が２４．３％以下のとき、電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比（Ａｏ／Ａｅ）が３．２％〜４．５％で具現されることができる。共材の添加量を調節することにより、非電極領域Ｎが占める面積の比率を調節することができる。

上記導電性金属は、ニッケルを含むことができる。

上記共材はセラミック共材を含み、上記セラミック共材はチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。

その他の導電性金属、共材などに関する事項は前述した実施形態と同様である。

以下では、実施例及び比較例を参照して、本発明について詳細に説明する。

実施例及び比較例による積層セラミックキャパシタは、下記のような方法により製造された。

チタン酸バリウム粉末、有機溶媒としてのエタノール、バインダーとしてのポリビニルブチラールを混合し、これをボールミリングしてセラミックスラリーを製造し、これを用いてセラミックグリーンシートを製造した。

セラミックグリーンシート上にニッケルを含有する内部電極３０用導電性ペーストを印刷して内部電極３０を形成し、これを積層したグリーン積層体を８５℃で１，０００ｋｇｆ／ｃｍ^２の圧力で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。

圧着されたグリーン積層体を切断してグリーンチップを製造し、切断されたグリーンチップを大気雰囲気下で、２３０℃で６０時間維持する脱バインダー工程を経た後、グリーンチップを１０００℃で焼結して焼結チップを製造した。Ｎｉ／ＮｉＯ平衡酸素分圧より低い１０^−１１〜１０^−１０ａｔｍの還元雰囲気下で焼結を行って内部電極３０の酸化を防止した。

焼結チップの外部に銅粉末及びガラス粉末を含む外部電極２０用ペーストを用いて外部電極２０を形成し、外部電極２０上に電気メッキによりニッケルメッキ層及びスズメッキ層を形成した。

上記方法により０６０３サイズの積層セラミックキャパシタを製造した。０６０３サイズは、長さ及び幅がそれぞれ０．６μｍ±０．１μｍ及び０．３μｍ±０．１μｍであることができる。上記積層セラミックキャパシタに対して下記のように特性を評価した。

容量特性については、設計容量目標値の９８．５％を超える場合を良好（○）、９８．５％未満の場合を不良（Ｘ）と判定した。

絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）については、１．０Ｖ／ｓｅｃの速度でＤＣ電圧を印加しながら評価した。絶縁破壊電圧は６０Ｖを基準として、絶縁破壊が起こらなかった場合を良好（○）、絶縁破壊が起こった場合を不良（Ｘ）と判定した。

信頼性評価については、チップ研磨後の分析時にクラックが発生するか否かを基準として評価した。クラックが発生した場合を不良（Ｘ）、発生しなかった場合を良好（○）と判定した。

＊:比較例

表１において、Ｔｅは内部電極３０の厚さ、Ａｏ／Ａｅは内部電極３０において電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比を意味する。

表１を参照すると、比較例であるサンプル２、７、１２及び１８は、それぞれＴｅが０．１１３μｍ、０．２７６μｍ、０．４１２μｍ及び０．５２７μｍ、Ａｏ／Ａｅが２．９７％、２．７１％、２．８９％及び２．４８％、電極の連結性が９７．５％、９６．３％、９６．７％及び９５．２％であり、ＢＤＶが良好であり、クラックは発生しなかったが、設計容量を具現することができなかった。これは、電極領域Ｅに対する非電極領域Ｎの比が小さいことから電極の連結性が９８％以上を具現することができなかったためである。

比較例であるサンプル４、９及び１４は、それぞれＴｅが０．２３７μｍ、０．３３４μｍ及び０．４６５μｍ、Ａｏ／Ａｅが４．５２％、４．８５％及び４．５８％、電極の連結性が９８．２％、９８．９％及び９９．６％であり、設計容量を具現し、クラックは発生しなかったが、絶縁破壊電圧特性が不良である。これは、非電極領域Ｎが占める比率が大きいことから内部電極３０内に存在していたセラミック共材が誘電体本体に抜け出て内部電極３０間の誘電体のグレインが非正常的に成長したためである。

比較例であるサンプル１０、１６及び１７は、それぞれＴｅが０．３４５μｍ、０．５１２μｍ及び０．５２３μｍ、Ａｏ／Ａｅが３．０２％、２．９８％及び３．１９％、電極の連結性が９９．１％、９８．３％及び９９．１％であり、設計容量を具現し、ＢＤＶ特性は良好であるが、クラックが発生した。電極領域Ｅの面積（Ａｅ）に対する非電極領域Ｎの面積（Ａｏ）の比が本発明の数値範囲を満たすことができない場合、応力緩和の効果がほぼないため、クラックが発生する可能性がある。

これに対し、実施例であるサンプル１、３、５、６、８、１１、１３、１５、１９及び２０は、０．１μｍ≦Ｔｅ≦０．５５μｍ、３．２％≦Ａｏ／Ａｅ≦４．５％、９８％≦Ｃ≦９９．９９％であり、設計容量を具現し、ＢＤＶ特性が良好であり、クラックも発生しなかった。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１０ セラミック本体
２０、２１、２２ 外部電極
３０、３１、３２ 内部電極
Ｓ１〜Ｓ６ セラミック本体の外部面
Ｔｅ 内部電極の厚さ
Ｎ 非電極領域
Ｅ 電極領域
Ｇ ギャップ

Claims (13)

1. セラミック本体と、
   前記セラミック本体の内部に形成され、内部に複数の非電極領域を有する内部電極と、
   を含み、
   前記セラミック本体の長さ方向及び厚さ方向が形成する断面において、前記内部電極の厚さをＴｅ、前記内部電極の面積をＡｅ、前記複数の非電極領域の面積をＡｏとしたとき、０．１μｍ≦Ｔｅ≦０．５５μｍ、３．２％≦Ａｏ／Ａｅ≦４．５％を満たす、積層セラミック電子部品。
2. 前記内部電極の厚さＴｅは前記内部電極の平均厚さである、請求項１に記載の積層セラミック電子部品。
3. 前記非電極領域はセラミック共材を含む、請求項１に記載の積層セラミック電子部品。
4. 前記セラミック共材は前記セラミック本体と同じ材料である、請求項３に記載の積層セラミック電子部品。
5. 前記非電極領域は気孔をさらに含む、請求項３に記載の積層セラミック電子部品。
6. 前記内部電極の全長さに対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、９８％≦Ｃ≦９９．９９％を満たす、請求項１に記載の積層セラミック電子部品。
7. 導電性金属粉末及び共材粉末を含み、前記導電性金属粉末の平均粒径に対する前記共材粉末の平均粒径の比が１／１２以下の導電性ペーストを製造する段階と、
   前記導電性ペーストを用いてセラミックグリーンシート上に内部電極を形成する段階と、
   前記内部電極が形成されたセラミックグリーンシートを積層する段階と、
   前記セラミックグリーンシートが積層された積層体を焼結してセラミック本体を形成する段階と、
   を含み、
   前記セラミック本体は内部に複数の非電極領域を有する内部電極を含み、
   前記セラミック本体の長さ方向及び厚さ方向が形成する断面において、前記内部電極の面積をＡｅ、前記複数の非電極領域の面積をＡｏとしたとき、３．２％≦Ａｏ／Ａｅ≦４．５％を満たす、積層セラミック電子部品の製造方法。
8. 前記導電性金属の重量に対する前記共材の重量の比は２４．３％以下である、請求項７に記載の積層セラミック電子部品の製造方法。
9. 前記共材はセラミック共材を含む、請求項７に記載の積層セラミック電子部品の製造方法。
10. 前記セラミック共材はチタン酸バリウム又はチタン酸ストロンチウムを含む、請求項９に記載の積層セラミック電子部品の製造方法。
11. 前記セラミック本体の長さ方向及び厚さ方向が形成する断面において、前記内部電極の全長さに対する実際に内部電極が形成された部分の長さの比を内部電極の連結性（Ｃ）と定義すると、９８％≦Ｃ≦９９．９９％を満たす、請求項７に記載の積層セラミック電子部品の製造方法。
12. 前記内部電極の厚さＴｅは０．１μｍ≦Ｔｅ≦０．５５μｍを満たす、請求項７に記載の積層セラミック電子部品の製造方法。
13. 前記内部電極の厚さＴｅは前記内部電極の平均厚さである、請求項１２に記載の積層セラミック電子部品の製造方法。

Images