KR101648064B1 - 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 - Google Patents

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 Download PDF

Info

Publication number
KR101648064B1
KR101648064B1 KR1020157003069A KR20157003069A KR101648064B1 KR 101648064 B1 KR101648064 B1 KR 101648064B1 KR 1020157003069 A KR1020157003069 A KR 1020157003069A KR 20157003069 A KR20157003069 A KR 20157003069A KR 101648064 B1 KR101648064 B1 KR 101648064B1
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
internal electrodes
internal
ceramic capacitor
Prior art date
Application number
KR1020157003069A
Other languages
English (en)
Other versions
KR20150036391A (ko
Inventor
쇼이치로 스즈키
신이치 야마구치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20150036391A publication Critical patent/KR20150036391A/ko
Application granted granted Critical
Publication of KR101648064B1 publication Critical patent/KR101648064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

세라믹 유전체층이 보다 박층화한 경우에도 고온 부하 시험에 있어서 뛰어난 내구성을 가지는 신뢰성이 높은 적층 세라믹 콘덴서를 제공한다.
복수의 세라믹 유전체층(2)이 적층된 세라믹 적층체(5)와, 세라믹 적층체의 내부에, 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극(3,4)과, 세라믹 적층체의 외표면에, 내부전극과 전기적으로 접속하도록 배치된 외부전극(6,7)을 포함하는 적층 세라믹 콘덴서(1)에 있어서, 내부전극이 Ni를 주된 성분으로서 함유하면서, 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 구성으로 한다.
또한 Ni를 주된 성분으로서 함유하는 내부전극에 Sn을 함유시킨다.

Description

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법{MULTILAYER CERAMIC CAPACITOR AND METHOD FOR MANUFACTURING MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법에 관한 것이다.
최근의 일렉트로닉스 기술의 진전에 수반하여, 적층 세라믹 콘덴서에는 소형화 및 대용량화가 요구되고 있다. 이들 요구를 만족하기 위해, 적층 세라믹 콘덴서를 구성하는 세라믹 유전체층의 박층화가 진행되고 있다. 그러나 세라믹 유전체층을 박층화하면 1층당 가해지는 전계 강도가 상대적으로 높아진다. 따라서, 전압 인가시에 있어서의 내구성, 신뢰성의 향상이 요구된다.
적층 세라믹 콘덴서로서는, 예를 들면 적층되어 있는 복수의 세라믹 유전체층과, 세라믹 유전체층간의 계면을 따라 형성되어 있는 복수의 내부전극을 가지는 적층체와, 적층체의 외표면에 형성되어, 내부전극과 전기적으로 접속되어 있는 복수의 외부전극을 포함한 적층 세라믹 콘덴서가 알려져 있다(특허문헌 1 참조). 그리고, 이 특허문헌 1의 적층 세라믹 콘덴서에 있어서는 내부전극으로서 Ni를 주성분으로서 사용한 것이 개시되어 있다.
일본국 공개특허공보 평11-283867호
그러나 Ni를 주성분으로서 사용한 내부전극을 포함하는 상기 특허문헌 1의 적층 세라믹 콘덴서에 있어서는, 최근의 소형화 및 대용량화의 요구에 부응하기 위해서는 고온 부하 시험에 있어서의 내구성이 아직 불충분하다는 문제가 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 세라믹 유전체층이 보다 박층화한 경우에도 고온 부하 시험에 있어서 뛰어난 내구성을 가지는 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 적층 세라믹 콘덴서는,
복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에 상기 내부전극과 도통하도록 배치된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
상기 내부전극이 Ni를 주된 성분으로서 함유하고 있는 동시에,
상기 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 것을 특징으로 하고 있다.
또한 본 발명의 적층 세라믹 콘덴서는 Ni를 주된 성분으로서 함유하는 상기 내부전극이 Sn을 함유하고 있는 것이 바람직하다.
내부전극이 Ni를 주된 성분으로 하고, 또한 Sn을 함유함으로써 효율적이고, 게다가 확실하게 내부전극을 구성하는 Ni의 격자 상수를 0.3250nm~0.3450nm의 범위로 하는 것이 가능해져, 본 발명을 보다 실효성 있게 할 수 있다.
또한 본 발명의 제1의 적층 세라믹 콘덴서의 제조방법은,
복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에, 상기 내부전극과 전기적으로 접속하도록 배치된 외부전극을 포함하고, 상기 내부전극이 Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하면서, 상기 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 적층 세라믹 콘덴서의 제조방법으로서,
적층된 복수의 미소성 세라믹 유전체층으로서, Sn을 함유하는 세라믹 원료를 포함하는 복수의 미소성 세라믹 유전체층과, 상기 미소성 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 미소성 내부전극 패턴으로서, Ni를 주된 성분으로 하는 도전성 페이스트막으로 이루어지는 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하는 공정과,
상기 미소성 세라믹 적층체를 소성함으로써, 복수의 세라믹 유전체층과, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극을 포함한 세라믹 적층체를 얻는 공정을 포함하는 것을 특징으로 하고 있다.
또한 본 발명의 제2의 적층 세라믹 콘덴서의 제조방법은,
복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에, 상기 내부전극과 전기적으로 접속하도록 배치된 외부전극을 포함하고, 상기 내부전극이 Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하면서, 상기 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 적층 세라믹 콘덴서의 제조방법으로서,
적층된 복수의 미소성 세라믹 유전체층과, 상기 미소성 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 미소성 내부전극 패턴으로서, Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하는 도전성 페이스트막으로 이루어지는 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하는 공정과,
상기 미소성 세라믹 적층체를 소성함으로써, 복수의 세라믹 유전체층과, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극을 포함한 세라믹 적층체를 얻는 공정을 포함하고 있는 것을 특징으로 하고 있다.
본 발명의 적층 세라믹 콘덴서는, 상술과 같이, 내부전극이 Ni를 주된 성분으로서 함유하고 있는 동시에, 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위가 되도록 구성되어 있다(또한 내부전극을 구성하는 Ni의 격자 상수는 통상 0.3250nm미만이 된다). 그리고, Ni의 격자 상수를 상기 범위로 제어함으로써, 내부전극으로부터의 전자의 전리(電離)를 촉진하여, 내부전극 계면의 장벽을 변화시키는 것이 가능해진다. 그 결과, 고온 부하 시험에 있어서의 내구성이 뛰어난 신뢰성이 높은 적층 세라믹 콘덴서를 얻는 것이 가능해진다.
단, Ni의 격자 상수가 너무 커지면, Ni가 단상(單相)을 유지할 수 없어져, 신뢰성이 저하하기 때문에, 본 발명에서는 내부전극을 구성하는 Ni의 격자 상수를 0.3250nm~0.3450nm의 범위로 규정하고 있다.
또한 본 발명의 제1의 적층 세라믹 콘덴서의 제조방법은, Sn을 함유하는 세라믹 원료를 포함하는 복수의 미소성 세라믹 유전체층과, Ni를 주된 성분으로 하는 도전성 페이스트막으로 이루어지는 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하고, 이 미소성 세라믹 적층체를 소성함으로써, 복수의 세라믹 유전체층과, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극을 포함한 세라믹 적층체를 얻도록 하고 있으므로, 세라믹 유전체층측으로부터 내부전극측에 Sn이 공급되어, Ni의 격자 상수가 증대한다. 그 결과, Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 내부전극을 포함한 고온 부하 시험에 있어서의 내구성이 뛰어난 신뢰성이 높은 적층 세라믹 콘덴서를 효율적으로, 게다가 확실하게 잘 제조할 수 있다.
즉, 세라믹 유전체층측으로부터 내부전극측에 Sn을 공급하고, 내부전극을 구성하는 Ni에 Sn을 고용(固溶)시킴으로써 Ni의 격자 상수를 증가시키는 것이 가능해진다. 그 결과, 내부전극으로부터의 전자의 전리가 촉진되어 내부전극의 계면의 장벽이 변화한다. 그리고, 내부전극의 계면의 장벽이 변화함으로써, 고온 부하 수명이 뛰어난 신뢰성이 높은 적층 세라믹 콘덴서를 얻는 것이 가능해진다.
또한 본 발명의 제2의 적층 세라믹 콘덴서의 제조방법은, 적층된 복수의 미소성 세라믹 유전체층과, Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하는 도전성 페이스트막으로 이루어지는 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하고, 이 미소성 세라믹 적층체를 소성함으로써, 복수의 세라믹 유전체층과, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극을 포함한 세라믹 적층체를 얻도록 하고 있으므로, 세라믹 유전체층을 구성하는 재료의 종류에 상관없이, 내부전극으로서, Ni를 주성분으로 하여 Sn을 포함하는 내부전극이 확실하게 형성되게 된다. 따라서, 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 고온 부하 시험에 있어서의 내구성이 뛰어난 신뢰성이 높은 적층 세라믹 콘덴서를 효율적으로 제조할 수 있다.
도 1은 본 발명의 실시형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도이다.
도 2는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 구성하는 내부전극에 대하여, WDX에 의한 Ni와 Sn의 매핑 분석을 행한 개소를 나타내는 설명도이다.
도 3은 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 구성하는 내부전극에 대하여, WDX에 의해 Ni의 매핑 분석을 행한 결과를 나타내는 도면이다.
도 4는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 구성하는 내부전극에 대하여, WDX에 의해 Sn의 매핑 분석을 행한 결과를 나타내는 도면이다.
이하에 본 발명의 실시형태를 나타내고, 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다.
[실시형태 1]
<적층 세라믹 콘덴서의 구성>
도 1은 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도이다.
이 적층 세라믹 콘덴서(1)는 세라믹 적층체(5)를 포함하고 있다. 세라믹 적층체(5)는, 적층된 복수의 세라믹 유전체층(2)과, 그 내부에 세라믹 유전체층(2)을 통해 서로 대향하도록 배치된 복수의 내부전극(3,4)을 포함하고 있다. 또한 세라믹 유전체층(2)의 내부에 배치된 내부전극(3,4)은 교대로 세라믹 적층체(5)의 반대측의 단면에 인출되어 있다.
그리고, 세라믹 적층체(5)의 서로 대향하는 단면에는 내부전극(3,4)과 전기적으로 접속되도록 외부전극(6,7)이 배치되어 있다.
이 외부전극(6,7)을 구성하는 도전 재료로서는 예를 들면 Ag 또는 Cu를 주성분으로 하는 것 등을 사용할 수 있다.
또한 이 실시형태의 적층 세라믹 콘덴서(1)는 2개의 외부전극(6,7)을 포함하는 2단자형의 것인데, 본 발명은 다수의 외부전극을 포함하는 다단자형의 구성의 것에도 적용할 수 있다.
이 적층 세라믹 콘덴서(1)에 있어서, 내부전극(3,4)은 Ni를 주성분으로 하며 Sn을 함유하는 전극이다.
그리고, 이 실시형태의 적층 세라믹 콘덴서에 있어서는, 상기 내부전극(3,4)을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm가 되도록 구성되어 있다.
이 실시형태의 적층 세라믹 콘덴서에서는 내부전극(3,4)을 구성하는 Ni의 격자 상수를 0.3250nm~0.3450nm로 하고 있기 때문에, 내부전극으로부터의 전자의 전리를 촉진하여 내부전극 계면의 장벽을 변화시키는 것이 가능해진다. 그 결과, 고온 부하 시험에 있어서의 내구성이 뛰어난 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.
<적층 세라믹 콘덴서의 제조>
다음으로, 상술의 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(1)의 제조방법에 대하여 설명한다.
(1)처음으로, Ti와 Ba를 포함하는 페로브스카이트 화합물의 원료로서, BaCO3 분말과, TiO2 분말을 소정량 칭량하였다. 그리고나서 칭량한 분말을 합쳐, 볼밀에 의해 혼합한 후 소정의 조건으로 열처리를 행함으로써, 세라믹 유전체층을 구성하는 재료의 주성분이 되는 티탄산바륨계 페로브스카이트 화합물 분말을 얻었다.
(2)다음으로, 부성분인 Dy2O3, MgO, MnO, SiO2 및 SnO2의 각 분말을 준비하고, 이들 분말을 표 1에 나타내는 바와 같은 비율이 되도록 주성분의 티탄산바륨계 페로브스카이트 화합물 분말에 배합하였다. 그리고, 볼밀에 의해 일정 시간 혼합하고, 건조한 후 건식 분쇄함으로써 원료 분말(세라믹 원료 분말)을 얻었다.
(3)다음으로, 이 원료 분말에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 첨가하고, 볼밀에 의해 습식 혼합하여 세라믹 슬러리를 조제하였다. 이 세라믹 슬러리를 닥터 블레이드법에 의해 시트 성형하여, 두께 0.9㎛의 세라믹 그린시트를 얻었다.
(4)다음으로, 도전 성분으로서의 Ni 분말에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 첨가하여, 볼밀에 의해 습식 혼합함으로써 내부전극 형성용의 도전성 페이스트를 제작하였다.
(5)그리고, 이 Ni 분말을 도전 성분으로 하는 도전성 페이스트를, 상술과 같이 하여 제작한 세라믹 그린시트상에 소정의 패턴으로 인쇄하고, 소성 후에 내부전극이 되는 도전성 페이스트층(내부전극 패턴)을 형성하였다.
(6)그리고나서, 세라믹 그린시트를 상술의 내부전극 패턴의 인출되어 있는 측이 교대로 반대측이 되도록 복수장 적층하여, 미소성의 세라믹 적층체를 얻었다.
(7)이 세라믹 적층체를 N2 분위기 중에서 350℃로 가열하여, 바인더를 연소시킨 후, 산소 분압 10-10~10-12MPa의 H2-N2-H2O 가스로 이루어지는 환원 분위기 중에 있어서, 20℃/min의 승온 속도로 승온하고, 1150℃에서 20분 소성함으로써 소성된 세라믹 적층체를 얻었다.
(8)다음으로, 얻어진 세라믹 적층체의 양 단면에 Ag를 도전 성분으로 하여, B2O3-SiO2-BaO계 유리 프릿을 함유하는 외부전극 형성용의 도전성 페이스트를 도포하고, N2 분위기 중 600℃의 온도로 베이킹함으로써 내부전극과 전기적으로 접속된 외부전극을 형성하였다.
이것에 의해 도 1에 나타내는 바와 같은 구조를 가지는 적층 세라믹 콘덴서(표 1의 시료번호 1~8의 시료)(1)를 얻었다.
또한 표 1에 있어서, 시료번호에 *를 붙인 시료번호 1 및 8의 시료는 본 발명의 요건을 만족하지 않는 비교예의 시료이며, *를 붙이지 않은 시료번호 2~7의 시료는 본 발명의 요건을 만족하는 실시예의 시료이다.
이 실시형태에 있어서 얻은 적층 콘덴서의 외형 치수는 폭(W): 1.0mm, 길이(L): 2.0mm, 두께(T): 1.0mm이며, 내부전극간에 개재하는 세라믹 유전체층의 두께가 0.6㎛였다. 또한 내부전극간에 개재하는 유효 세라믹 유전체층의 총 수는 100층이며, 1층당의 대향전극의 면적은 1.7×10-6m2였다.
<특성의 평가>
상술과 같이 하여 제작한 각 적층 세라믹 콘덴서(표 1의 시료번호 1~8의 시료)에 대하여, 이하에 설명하는 방법으로 고온 부하 시험을 행하여, 특성을 조사하는 동시에 내부전극을 구성하는 Ni의 격자 상수를 조사하였다.
(1)고온 부하 시험
시료번호 1~8의 각 시료로부터 각각 10개를 샘플링하고, 150℃, 10V의 조건으로 고온 부하 시험을 행하여 절연 저항이 10KΩ이하가 된 시간을 고장으로 판정하였다. 이 고장 시간부터 MTTF(평균 고장 시간)를 산출하였다. 그 결과를 표 1에 함께 나타낸다.
(2)내부전극을 구성하는 Ni의 격자 상수의 측정
또한 상술의 각 시료(적층 세라믹 콘덴서)로부터, 외부전극과, 최외층의 세라믹 유전체층(외층부)을 제거한 시험용 샘플을 각각 2g 준비하고 막자사발을 사용하여 분쇄하였다. 그 분말을 분말 XRD 회절에 의해 분석하고, Ni의 피크만을 추출하여, 리트펠트(Rietveld) 해석에 의해 Ni의 격자 상수를 산출하였다. 산출한 격자 상수를 표 1에 함께 나타낸다.
Figure 112015012103412-pct00001
표 1에 나타내는 바와 같이, Ni의 격자 상수와 신뢰성의 관계에는 상관 관계가 나타났다. 즉, Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 시료번호 2~7의 시료의 MTTF는 21~35h이고, 본원 발명의 요건을 만족하지 않는 시료번호 1의 시료(Ni의 격자 상수: 0.3248nm)의 MTTF: 5h나, 시료번호 8의 시료(Ni의 격자 상수: 0.3501nm)의 MTTF: 9h에 비해 고온 부하 시험에 있어서의 내구성이 향상하고 있는 것이 확인되었다.
<내부전극 중의 Sn의 존재 및 분포 상태의 확인>
또한 적층 세라믹 콘덴서를 제조할 때의, 상기 (7)의 공정에서 얻은 소성된 세라믹 적층체를 사용하여, Sn이 내부전극 중에 존재하고 있는 것, 및 내부전극 중의 Sn의 분포 상태를 이하에 설명하는 방법으로 확인하였다.
각 시료를 길이(L)방향이 수직방향을 따르는 자세로 유지하고, 시료의 둘레를 수지로 굳혀, 시료의 폭(W)과, 두께(T)에 의해 규정되는 WT면을 수지로부터 노출시켰다.
그리고나서, 연마기에 의해, 각 시료의 WT면을 연마하고, 각 시료의 길이(L)방향의 1/2 정도의 깊이까지 연마를 행하였다. 그리고, 연마에 의한 내부전극의 전단 처짐(shear drop)을 없애기 위해 연마 종료 후에 이온 밀링에 의해 연마 표면을 가공하였다.
그리고나서, 도 2에 나타내는 바와 같이, WT 단면의 L방향 1/2 정도의 위치에 있어서, 시료의 내부전극이 적층되어 있는 영역을 T방향으로 3등분으로 분할하여 상부 영역, 중앙 영역, 하부 영역의 3개의 영역으로 나누었다. 그리고, 각각의 영역에 있어서 WDX(파장 분산 X선 분광법)에 의해 Ni 및 Sn의 매핑 분석을 행하였다.
시료번호 3의 시료(본 발명의 요건을 만족하는 실시예의 시료)에 대하여 행한 Ni의 매핑 분석의 결과를 도 3에 나타내고, Sn의 매핑 분석의 결과를 도 4에 나타낸다.
도 3, 도 4로부터 Sn 성분을 함유하는 공재(共材)를 배합한 도전성 페이스트를 사용하여 내부전극을 형성한 시료번호 3의 시료(본 발명의 실시형태에 따른 적층 세라믹 콘덴서)에 있어서는 내부전극 중에 Sn이 존재하고 있는 것이 확인되었다.
또한 시료번호 3의 시료 이외의 시료(시료번호 2 및 4~8)의 시료의 경우도, 매핑 분석의 결과, 내부전극 중에 Sn이 존재하고 있는 것이 확인되고 있다. 단, 세라믹 원료 및 내부전극 형성용의 도전성 페이스트의 어느 것에도 Sn이 포함되어 있지 않은 시료번호 1의 시료의 경우, 내부전극 중에 Sn의 존재는 확인되지 않았다.
상기의 결과로부터, 내부전극을 구성하는 Ni에 적량의 Sn을 함유시킴으로써(고용시킴으로써), Ni의 격자 상수를 0.3250nm~0.3450nm의 범위로 제어하여, 고온 부하 시험에 있어서의 내구성을 향상시키는 것이 가능해지는 것이 확인되었다.
이것은 내부전극을 구성하는 Ni의 격자 상수의 증가가, 내부전극으로부터의 전자의 전리를 촉진하여, 내부전극 계면의 장벽을 변화시키는 것에 의한 것으로 생각된다. 단, 시료번호 8의 시료와 같이, Ni의 격자 상수가 너무 커지면(격자 상수가 0.3450nm를 넘으면), Ni가 단상을 유지할 수 없어져 고온 부하 시험에 있어서의 내구성이 저하한다.
따라서, 본 발명에 있어서는 격자 상수를 0.3250nm~0.3450nm의 범위로 제어하는 것이 바람직하다.
[실시형태 2]
이 실시형태 2에서는 이하에 설명하는 방법으로 상기 실시형태 1의 경우와 동일한 구성을 포함한 적층 세라믹 콘덴서를 제작하였다.
<적층 세라믹 콘덴서의 제조>
(1)처음으로, Ti와 Ba를 포함하는 페로브스카이트 화합물의 원료로서 BaCO3 분말과, TiO2 분말을 소정량 칭량하였다. 그리고나서 칭량한 분말을 합쳐 볼밀에 의해 혼합한 후 소정의 조건으로 열처리를 행함으로써, 세라믹 유전체층을 구성하는 재료의 주성분이 되는 티탄산바륨계 페로브스카이트 화합물 분말을 얻었다.
(2)다음으로, 부성분인 Dy2O3, MgO, MnO, 및 SiO2의 각 분말을 준비하고, 이들 분말을 표 2에 나타내는 바와 같은 비율이 되도록 주성분인 티탄산바륨계 페로브스카이트 화합물 분말에 배합하였다. 그리고, 볼밀에 의해 일정 시간 혼합하고 건조한 후 건식 분쇄함으로써 원료 분말(세라믹 원료 분말)을 얻었다.
(3)다음으로, 이 원료 분말에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 첨가하고, 볼밀에 의해 습식 혼합하여 슬러리를 조제하였다. 이 세라믹 슬러리를 닥터 블레이드법에 의해 시트 성형하여 두께 1.5㎛의 세라믹 그린시트를 얻었다.
(4)다음으로, Sn을 표 2에 나타내는 바와 같은 비율로 포함하는 Ni-Sn 합금 분말에, 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 첨가하여, 볼밀에 의해 습식 혼합함으로써 내부전극 형성용의 도전성 페이스트를 제작하였다.
(5)그리고, 이 Ni-Sn 합금 분말을 도전 성분으로 하는 도전성 페이스트를, 상술과 같이 하여 제작한 세라믹 그린시트상에 소정의 패턴으로 인쇄하고, 소성 후에 내부전극이 되는 도전성 페이스트층(내부전극 패턴)을 형성하였다.
(6)그리고나서, 세라믹 그린시트를 상술의 내부전극 패턴의 인출되어 있는 측이 교대로 반대측이 되도록 복수장 적층하여 미소성의 세라믹 적층체를 얻었다.
(7)이 세라믹 적층체를 N2 분위기 중에서 350℃로 가열하고, 바인더를 연소시킨 후, 산소 분압 10-10~10-12MPa의 H2-N2-H2O 가스로 이루어지는 환원 분위기 중에 있어서, 20℃/min의 승온 속도로 승온하고, 1200℃에서 20분 소성함으로써 소성된 세라믹 적층체를 얻었다.
(8)다음으로, 얻어진 세라믹 적층체의 양 단면에, Ag를 도전 성분으로 하여, B2O3-SiO2-BaO계 유리 프릿을 함유하는 외부전극 형성용의 도전성 페이스트를 도포하고, N2 분위기 중 600℃의 온도로 베이킹함으로써 내부전극과 전기적으로 접속된 외부전극을 형성하였다. 이것에 의해 도 1에 나타내는 바와 같은 구조를 가지는 적층 세라믹 콘덴서(표 2의 시료번호 9~15의 시료)(1)를 얻었다.
또한 표 2에 있어서, 시료번호에 *를 붙인 시료번호 9 및 15의 시료는 본 발명의 요건을 만족하지 않는 비교예의 시료이며, *를 붙이지 않은 시료번호 10~14의 시료는 본 발명의 요건을 만족하는 실시예의 시료이다.
이 실시형태에 있어서 얻은 적층 콘덴서의 외형 치수는 폭(W): 1.0mm, 길이(L): 2.0mm, 두께(T): 1.0mm이며, 내부전극간에 개재하는 세라믹 유전체층의 두께가 1.0㎛였다. 또한 내부전극간에 개재하는 유효 세라믹 유전체층의 총 수는 230층이며, 1층당의 대향전극의 면적은 1.7×10-6m2였다.
<특성의 평가>
상술과 같이 하여 제작한 각 적층 세라믹 콘덴서(표 2의 시료번호 9~15의 시료)에 대하여, 이하에 설명하는 방법으로 고온 부하 시험을 행하고 특성을 조사하는 동시에 내부전극을 구성하는 Ni의 격자 상수를 조사하였다.
(1)고온 부하 시험
시료번호 9~15의 각 시료로부터 각각 10개를 샘플링하고, 150℃, 10V의 조건으로 고온 부하 시험을 행하여, 절연 저항이 10KΩ이하가 된 시간을 고장으로 판정하였다. 이 고장 시간으로부터 MTTF(평균 고장 시간)를 산출하였다. 그 결과를 표 2에 함께 나타낸다.
(2)내부전극을 구성하는 Ni의 격자 상수의 측정
또한 상술의 시료번호 9~15의 각 시료(적층 세라믹 콘덴서)로부터, 외부전극과, 최외층의 세라믹 유전체층(외층부)을 제거한 시험용 샘플을 각각 2g 준비하고 막자사발을 사용하여 분쇄하였다. 그 분말을 분말 XRD 회절에 의해 분석하고, Ni의 피크만을 추출하여 리트펠트 해석에 의해 Ni의 격자 상수를 산출하였다. 산출한 격자 상수를 표 2에 함께 나타낸다.
Figure 112015012103412-pct00002
표 2에 나타내는 바와 같이, Ni의 격자 상수와 신뢰성의 관계에는 상관 관계가 나타났다. 즉, Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 시료번호 10~14의 시료의 경우, MTTF가 26~48h이고, 본원 발명의 요건을 만족하지 않는 시료번호 9의 시료(Ni의 격자 상수: 0.3248nm)의 MTTF: 5h나, 시료번호 15의 시료(Ni의 격자 상수: 0.3452nm)의 MTTF: 13h에 비해 고온 부하 시험에 있어서의 내구성이 향상하는 것이 확인되었다.
또한 시료번호 9의 시료와 같이 Ni의 격자 상수가 0.3250nm를 밑돌면, 고온 부하 시험에 있어서의 내구성의 향상이 불충분해지고, 또한 시료번호 15의 시료와 같이, Ni의 격자 상수가 너무 커지면(격자 상수가 0.3450nm를 넘으면), Ni가 단상을 유지할 수 없어져, 고온 부하 시험에 있어서의 내구성이 저하하기 때문에, 내부전극을 구성하는 Ni의 격자 상수를 0.3250nm~0.3450nm의 범위로 제어하는 것이 바람직하다.
또한 상기 실시형태 1의 경우와 동일한 방법으로 WDX(파장 분산 X선 분광법)에 의해 Ni 및 Sn의 매핑 분석을 행하고, 이 실시형태 2의 적층 세라믹 콘덴서의 경우도 Sn이 내부전극 중에 존재하고 있는 것을 확인하였다.
이 실시형태 2의 결과로부터, 내부전극 형성용의 도전성 페이스트로서, Ni-Sn 합금 분말을 도전 성분으로 하는 도전성 페이스트를 사용한 경우에도, 내부전극에 Ni와 적량의 Sn을 함유시켜, Ni의 격자 상수를 0.3250nm~0.3450nm의 범위로 제어하는 것이 가능해져 고온 부하 시험에 있어서의 내구성을 향상시킬 수 있었다.
또한 상기 실시형태 1 및 2에서는, 내부전극을 구성하는 Ni에 Sn을 공존시킴으로써 Ni의 격자 상수를 소정의 범위로 제어하여, 고온 부하 시험에 있어서의 내구성을 향상시키도록 하고 있는데, 경우에 따라서는, Sn 이외의 성분을 공존시킴으로써 Ni의 격자 상수를 소정의 범위로 제어하여 고온 부하 시험에 있어서의 내구성을 향상시키는 것도 가능하다.
또한 상기 실시형태에서는 세라믹 유전체층을 구성하는 페로브스카이트형 화합물로서, 티탄산바륨계의 페로브스카이트형 화합물을 사용했는데, 본 발명의 적층 세라믹 콘덴서에 있어서, 세라믹 유전체층을 구성하는 페로브스카이트형 화합물의 종류에 특별한 제약은 없고 다른 페로브스카이트형 화합물을 사용하는 것도 가능하다.
본 발명은 또한 그 밖의 점에 있어서도 상기 실시형태에 한정되는 것은 아니며, 적층체를 구성하는 세라믹 유전체층이나 내부전극의 층 수 등에 관하여 발명의 범위 내에 있어서 다양한 응용, 변형을 가하는 것이 가능하다.
1: 적층 세라믹 콘덴서 2: 세라믹 유전체층
3, 4: 내부전극 5: 세라믹 적층체
6, 7: 외부전극 L: 길이
T: 두께 W: 폭

Claims (4)

  1. 복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에 상기 내부전극과 도통하도록 배치된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극이 Ni를 주된 성분으로서 함유하고 있는 동시에,
    상기 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    Ni를 주된 성분으로서 함유하는 상기 내부전극이 Sn을 함유하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에, 상기 내부전극과 전기적으로 접속하도록 배치된 외부전극을 포함하고, 상기 내부전극이 Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하면서, 상기 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 적층 세라믹 콘덴서의 제조방법으로서,
    적층된 복수의 미소성 세라믹 유전체층으로서, Sn을 함유하는 세라믹 원료를 포함하는 복수의 미소성 세라믹 유전체층과, 상기 미소성 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 미소성 내부전극 패턴으로서, Ni를 주된 성분으로 하는 도전성 페이스트막으로 이루어지는 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하는 공정과,
    상기 미소성 세라믹 적층체를 소성함으로써, 복수의 세라믹 유전체층과, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극을 포함한 세라믹 적층체를 얻는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조방법.
  4. 복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에, 상기 내부전극과 전기적으로 접속하도록 배치된 외부전극을 포함하고, 상기 내부전극이 Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하면서, 상기 내부전극을 구성하는 Ni의 격자 상수가 0.3250nm~0.3450nm의 범위에 있는 적층 세라믹 콘덴서의 제조방법으로서,
    적층된 복수의 미소성 세라믹 유전체층과, 상기 미소성 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 미소성 내부전극 패턴으로서, Ni를 주된 성분으로서 함유하는 동시에, Sn을 함유하는 도전성 페이스트막으로 이루어지는 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하는 공정과,
    상기 미소성 세라믹 적층체를 소성함으로써, 복수의 세라믹 유전체층과, 상기 세라믹 유전체층을 통해 서로 대향하도록 배치된 복수의 내부전극을 포함한 세라믹 적층체를 얻는 공정을 포함하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조방법.
KR1020157003069A 2012-08-07 2013-06-25 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 KR101648064B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012175049 2012-08-07
JPJP-P-2012-175049 2012-08-07
PCT/JP2013/067350 WO2014024592A1 (ja) 2012-08-07 2013-06-25 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
KR20150036391A KR20150036391A (ko) 2015-04-07
KR101648064B1 true KR101648064B1 (ko) 2016-08-12

Family

ID=50067833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157003069A KR101648064B1 (ko) 2012-08-07 2013-06-25 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법

Country Status (5)

Country Link
US (1) US9520231B2 (ko)
JP (2) JP6003988B2 (ko)
KR (1) KR101648064B1 (ko)
CN (1) CN104508772B (ko)
WO (1) WO2014024592A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US10650974B2 (en) 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
US10770227B2 (en) 2017-11-22 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Capacitor and board having the same
JP7089426B2 (ja) 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
KR102140622B1 (ko) * 2018-08-23 2020-08-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
WO2020090415A1 (ja) * 2018-10-31 2020-05-07 昭栄化学工業株式会社 Ｎｉペーストおよび積層セラミックコンデンサ
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220067953A (ko) 2020-11-18 2022-05-25 삼성전기주식회사 적층형 전자 부품
US11791098B2 (en) 2020-12-16 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Dielectric and multilayer capacitor including the same
KR20230057174A (ko) * 2021-10-21 2023-04-28 삼성전기주식회사 세라믹 전자부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005044488A1 (ja) 2003-11-05 2005-05-19 Ishihara Chemical Co., Ltd. 純金属・合金超微粉末の製造方法
KR100506877B1 (ko) * 2003-03-07 2005-08-04 삼화콘덴서공업주식회사 내환원성 유전체 조성물 및 이에 적용된 유리프릿
JP2006310645A (ja) 2005-04-28 2006-11-09 Tdk Corp 積層セラミック電子部品の製造方法
US20080055818A1 (en) * 2001-10-18 2008-03-06 Cesur Celik Powder for laminated ceramic capacitor internal electrode

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JP3874041B2 (ja) * 1997-08-18 2007-01-31 Ｔｄｋ株式会社 Ｃｒ複合電子部品とその製造方法
JP2970616B2 (ja) 1997-09-01 1999-11-02 日本電気株式会社 半導体装置の製造方法
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
JP2000348962A (ja) * 1999-03-31 2000-12-15 Tdk Corp 誘電体組成物及びこれを用いたセラミックコンデンサ
JP2004327866A (ja) * 2003-04-25 2004-11-18 Kyocera Corp 薄膜コンデンサ
KR100586961B1 (ko) 2004-04-14 2006-06-08 삼성전기주식회사 내환원성 유전체 자기조성물과 초박층 적층세라믹 콘덴서
TW200705481A (en) * 2005-04-28 2007-02-01 Tdk Corp Method of production of multilayer ceramic electronic device
DE112007001335B4 (de) 2006-07-07 2019-05-23 Murata Manufacturing Co., Ltd. Dielektrische Keramik, Keramikelektronikelement und Vielschicht-Keramikkondensator
CN101553444B (zh) 2006-12-05 2012-08-22 株式会社村田制作所 介质陶瓷及使用它的层叠陶瓷电容器
JP5298450B2 (ja) * 2007-03-30 2013-09-25 Ｔｄｋ株式会社 セラミックス電子部品の製造方法
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP5573261B2 (ja) * 2010-03-18 2014-08-20 株式会社村田製作所 積層セラミックコンデンサ、その製造方法及び内部応力評価方法
JP5488725B2 (ja) * 2011-02-14 2014-05-14 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR101761939B1 (ko) * 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5556854B2 (ja) * 2012-06-12 2014-07-23 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102057911B1 (ko) * 2013-06-19 2019-12-20 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055818A1 (en) * 2001-10-18 2008-03-06 Cesur Celik Powder for laminated ceramic capacitor internal electrode
KR100506877B1 (ko) * 2003-03-07 2005-08-04 삼화콘덴서공업주식회사 내환원성 유전체 조성물 및 이에 적용된 유리프릿
WO2005044488A1 (ja) 2003-11-05 2005-05-19 Ishihara Chemical Co., Ltd. 純金属・合金超微粉末の製造方法
JP2006310645A (ja) 2005-04-28 2006-11-09 Tdk Corp 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
KR20150036391A (ko) 2015-04-07
US20150170838A1 (en) 2015-06-18
WO2014024592A1 (ja) 2014-02-13
JPWO2014024592A1 (ja) 2016-07-25
CN104508772A (zh) 2015-04-08
JP2016174188A (ja) 2016-09-29
CN104508772B (zh) 2017-09-01
JP6274267B2 (ja) 2018-02-07
US9520231B2 (en) 2016-12-13
JP6003988B2 (ja) 2016-10-05

Similar Documents

Publication Publication Date Title
KR101648064B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101581925B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101607536B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101464185B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
US10008327B2 (en) Multilayer ceramic capacitor
KR101790127B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP4345071B2 (ja) 積層セラミックコンデンサ、及び該積層セラミックコンデンサの製造方法
KR101494851B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101835391B1 (ko) 적층 세라믹 콘덴서
TWI642074B (zh) Multilayer ceramic capacitor
KR101800211B1 (ko) 적층 세라믹 콘덴서
KR20130122781A (ko) 유전체 세라믹 및 적층 세라믹 콘덴서
KR101650745B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR101570205B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101650746B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR101504583B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
KR101200234B1 (ko) 유전체 세라믹 및 그 제조방법 그리고 적층 세라믹 콘덴서
KR101853290B1 (ko) 적층 세라믹 콘덴서
JP5515979B2 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
US8248753B2 (en) Dielectric ceramic and laminated ceramic capacitor
KR20210010390A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP4770484B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 4