CN104021937B - 多层陶瓷电子元件及其制造方法 - Google Patents

Abstract

提供一种多层陶瓷电子元件，该多层陶瓷电子元件陶瓷本体；和内电极，该内电极形成在陶瓷本体中，所述内电极具有形成在其中的多个非电极区域，其中，在沿所述陶瓷本体的长度方向和厚度方向形成的横截面中，当所述内电极的厚度是Te、所述内电极的面积是Ae、所述多个非电极区域的面积是Ao时，满足0.1μm≤Te≤0.55μm和3.2%≤Ao:Ae≤4.5%。

Description

多层陶瓷电子元件及其制造方法

相关申请的交叉引用

本申请要求2013年2月28日在韩国知识产权局提交的韩国专利申请号10-2013-0022247的优先权，其公开的内容通过引用并入本申请。

技术领域

本发明涉及一种多层陶瓷电子元件及其制造方法，尤其是涉及具有优良的可靠性的多层陶瓷电子元件及其制造方法。

背景技术

通常，利用陶瓷材料的电子元件（例如电容器，感应器，压电元件，可变电阻，热敏电阻等）包括由陶瓷材料形成的陶瓷本体，内电极形成在陶瓷本体内，外电极安装在陶瓷本体的外表面上，以便与相应的内电极连接。

在陶瓷电子元件中，多层陶瓷电容器构造为包括多个层压的电介质层、内电极和外电极，内电极设置为彼此面对，电介质层插设在内电极之间，外电极与内电极电连接。

由于具有小型化，高电容，易于安装等优点，多层陶瓷电容器已经广泛地用作电脑和移动通信设备（例如PDA、移动式电话等）中的元件。

近来，根据在电子设备和电子仪器工业中的高性能水平和装置的紧致性的趋势，增大了在小型化、高性能和廉价的电子元件方面的需求。特别地，利用在高速CPU和小型化、轻便性、数字化、多功能装置中的发展、已经积极地实施针对具有例如小型化、轻薄、大电容、在高频领域的低阻抗等特性的多层陶瓷电容器的研究和开发。

特别地，由于内电极的减薄，其连通性（connectivity）的水平可能成为问题，这会成为降低多层陶瓷电子元件的可靠性的因素。

[相关的现有技术文献]

日本专利公开号2001-311985

发明内容

本发明一方面提供一种多层陶瓷电子元件，该多层陶瓷电子元件通过控制截留在内电极中的陶瓷添加剂粉末的颗粒尺寸和陶瓷添加剂粉末的分布区域以实现内电极的98%以上的连通性，从而允许实现设计电容并且防止介电击穿和开裂的发生。

根据本发明的一方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括：陶瓷本体；和内电极，该内电极形成在陶瓷本体中，所述内电极具有形成在其中的多个非电极区域，其中，在沿所述陶瓷本体的长度方向和厚度方向形成的横截面中，当所述内电极的厚度是Te、所述内电极的面积是Ae、所述多个非电极区域的面积是Ao时，满足0.1μm≤Te≤0.55μm和3.2%≤Ao:Ae≤4.5%。

所述内电极的厚度Te可以是所述内电极的平均厚度。

所述非电极区域可以包含陶瓷添加剂粉末。

所述陶瓷添加剂粉末的材料可以与形成所述陶瓷本体的材料相同。

所述非电极区域还可以包括孔（pore）。

当实际形成有所述内电极的部分的长度与所述内电极的整体长度的比率由所述内电极的连通性C定义时，可以满足98%≤C≤99.99%。

根据本发明的一方面，提供了制造多层陶瓷电子元件的方法，该方法包括：制备包含导电金属粉末和陶瓷添加剂粉末的导电浆料，其中，所述陶瓷添加剂粉末的平均颗粒尺寸和所述导电金属粉末的平均颗粒尺寸之间的比率是1:12或更小；利用所述导电浆料在陶瓷基片上形成内电极；层压多个形成有所述内电极的所述陶瓷基片；和通过烧结层压有所述的陶瓷基片的层压体形成陶瓷本体，其中，所述陶瓷本体包括内电极，该内电极具有形成在其中的多个非电极区域，并且在沿所述陶瓷本体的长度方向和厚度方向形成的横截面中，当所述内电极的面积是Ae，所述多个非电极区域的面积是Ao时，满足3.2%≤Ao:Ae≤4.5%。

所述陶瓷添加剂粉末的重量与所述导电金属的重量的比率可以是24.3%或更少。

所述陶瓷添加剂粉末可以是陶瓷添加剂。

所述陶瓷添加剂粉末可以包括钛酸钡或钛酸锶。

在沿所述陶瓷本体的长度方向和厚度方向形成的横截面中，当实际形成有所述内电极的部分的长度与所述内电极的整体长度的比率由所述内电极的连通性C定义时，可以满足98%≤C≤99.99%。

所述内电极的厚度Te可以满足0.1μm≤Te≤0.55μm。

所述内电极的厚度Te可以是所述内电极的平均厚度。

附图说明

依照下列结合附图的详细说明，将对本发明上述和其他的方面、特征和其他优点有更加清楚地了解，其中：

图1是根据本发明的实施例的多层陶瓷电子元件的立体图；

图2是沿图1的线X-X'剖切的剖视图；

图3是图2的区域“Z”的放大图；和

图4和图5是图示了内电极的连通性的示意图。

具体实施方式

接下来，将根据附图详细地描述本发明的实施例。然而，本发明可以具体表现为多种不同的形式，并且不应理解为限制于在此阐述的实施例。

相反地，提供这些实施例旨在使本发明的公开完整全面，并向本领域技术人员充分地表达本发明的范围。

图1是根据本发明的实施例的多层陶瓷电子元件的立体图；图2是沿图1的线X-X'剖切的剖视图。图3是图2的区域“Z”的放大图。

参考图1至图3，根据本发明的实施例的多层陶瓷电子元件可以包括陶瓷本体10、形成在陶瓷本体内部的内电极、和形成在陶瓷本体10的外部表面上的外电极。

陶瓷本体10可以具有长方体形状。“L方向”指的是“长度方向”，“W方向”指的是“宽度方向”，并且“T方向”指的是“厚度方向”。术语“厚度方向”具有与层压方向相同的含义。宽度可以与其厚度相同。陶瓷本体10可以具有上表面S1、下表面S4、侧面S3和S6、和端面S2和S5。

陶瓷本体10可以包括具有高电容率的电介质材料，例如钛酸钡或钛酸锶。因为电介质材料包括电偶极子，所以可以积聚相对大量的电荷。

外电极20可以形成在陶瓷本体10的外表面上，并且更详细地，在长度方向（“L”方向）的端面S2和S5上。外电极20可以延伸到陶瓷本体10的上表面S1和下表面S4以及侧面S3和S6的一部分。外电极20可以具有第一外电极21和第二外电极22，可以向第一外电极21和第二外电极22施加的相反极性的电流。

外电极20可以由导电金属和玻璃形成。导电金属可以包括选自由金（Au）、银（Ag）、钯（Pd）、铜（Cu）、镍（Ni）以及它们的合金所构成的组中的一者或多者。

内电极30可以层叠在陶瓷本体10的内部，但是本发明并不限制于此，并且可以具有矩形形状。内电极30可以设置为第一内电极31和第二内电极32，并且第一内电极31和第二内电极32沿彼此相反的方向引出，以分别连接至第一外电极21和第二外电极22，并且因此可以以彼此相反的极性充电。电荷在以相反的极性充电的第一内电极和第二内电极中积累，这可以有助于电容的形成。

内电极30可以由选自由金、银、铜、镍、钯、铂、以及它们的合金构成的组中的一者或多者形成。然而，本发明的实施例不限于此，并且因此可以使用任何可以向内电极30提供充分的导电性的材料。

在本发明的实施例中，内电极30可以具有形成在其中的多个非电极区域（non-electrode region）N。

在沿陶瓷本体10的长度和厚度方向形成的横截面（L-T横截面）中，限制在内电极30中的区域可以表示为非电极区域N，在内电极30中的除了非电极区域N之外的区域可以表示为电极区域E。

用于内电极的导电浆料可以具有添加到其中的导电金属（例如镍）、陶瓷添加剂粉末、其他烧结辅助物等，通过在内电极中截留陶瓷添加剂粉末和烧结辅助物形成的区域可以是非电极区域N。

非电极区域N可以包括除了用作内电极的导电金属之外的例如陶瓷粉末、粘合剂和溶剂等的材料，并且还可以包括类似孔的空隙（void）。

当陶瓷添加剂粉末被导电金属（例如镍粉颗粒）包围时，陶瓷添加剂粉末在烧结过程中不会漏到内电极的外部，而是截留在内电极中，这可以形成非电极区域N。

非电极区域N的面积可以被认为体现形成非电极区域N的材料的含量。详细地，添加到内电极30的陶瓷添加剂粉末的含量是可以估计的。

非电极区域N可以包括添加到内电极30的陶瓷添加剂粉末。陶瓷添加剂粉末可以在烧结过程中从内电极30移动到陶瓷本体，并且可以与形成电介质层的陶瓷粉末具有相同的类型，从而防止电介质层的特性变质。本发明的实施例不限于此，而陶瓷添加剂粉末例如可以是钛酸钡粉末。

陶瓷添加剂粉末的一部分被推到内电极30的表面，从而与形成电介质层的陶瓷粉末一起烧结，但是直到完成烧结陶瓷添加剂粉末的一部分没有从金属粉末之间漏出，并且可以截留在晶粒边界中。因此，陶瓷添加剂粉末可以在内电极30中形成非电极区域。

以下将描述通过将陶瓷添加剂粉末添加到用于内电极30的浆料来抑制内电极30中的烧结收缩的事实。

当陶瓷添加剂粉末添加到内电极30时，提高了烧结起始温度，以抑制烧结收缩。原因在于，陶瓷添加剂粉末配置在导电金属颗粒之间以防止导电金属颗粒之间的接触。

烧结过程可以从导电金属颗粒之间的颈缩（necking）开始。颈缩是一种导电金属颗粒的接触部分膨胀的现象。当陶瓷添加剂粉末配置在导电金属颗粒之间时，可以限制导电金属颗粒之间的接触以阻止颈缩的出现，这样烧结起始温度可以与此相应地提高，以抑制烧结收缩。

另外，由于可能未填充导电金属颗粒的空隙可能填充有陶瓷添加剂粉末，因此可以减少烧结收缩。

在本发明的实施例中，内电极30的厚度Te可以从0.1μm到0.55μm。也就是说，0.1μm≤Te≤0.55μm。

当Te<0.1μm，可能不能实现设计电容。当内电极30非常薄时，即使在添加陶瓷添加剂粉末的情况下，内电极30中的烧结收缩也可能不会受到抑制，不能实现内电极30的98%以上的连通性。

当Te>0.55μm时，因为内电极30比较厚，即使在内电极中存在烧结收缩的情况下，也可以容易地实现内电极30的98%以上的连通性，这样，可以容易地实现设计电容。

在0.1μm≤Te≤0.55μm的情况下，可能难以实现内电极30的98%以上的连通性，并且难以实现设计电容。本发明的实施例旨在通过控制用于非电极区域N的其他因素来解决该问题。

内电极30的厚度Te可以是通过平均值设定的。通过利用扫描电子显微镜观察形成在陶瓷本体10的长度和厚度方向的横截面（L-T横截面）并且在沿宽度方向在相互以等间距间隔的10个点测量内电极的横截面的厚度来获得的平均值可以设定为内电极30的厚度Te。

内电极30的厚度可以计算为内电极30的面积与内电极30的实际长度的比率（内电极的面积:内电极的实际长度）。

参考图4，内电极30的面积包括电极区域E和非电极区域N的面积，而内电极30的实际长度可以是除了形成在内电极30之间的间隙G之外的长度。

在此，内电极30的面积、电极区域E的面积Ae、非电极区域N的面积Ao、内电极30的实际长度可以由单个内电极30确定，并且可以乘以分层数量，得到的值可以作为整个多层陶瓷电容器的值。

在本发明的实施例中，非电极区域N的面积Ao与电极区域E的面积Ae的比率（Ao:Ae）可以是3.2%到4.5%，即3.2%≤Ao:Ae≤4.5%。

非电极区域N的面积Ao与电极区域E的面积Ae的比率（Ao:Ae）控制为满足3.2%≤Ao:Ae≤4.5%，因此可以实现电极的98%以上的连通性，同时可以实现设计电容。

特别地，当比率控制为满足3.2%≤Ao:Ae≤4.5%时，即使在电极的连通性超过99%的情况下也不会发生由于应力而导致的开裂，因此可以实现具有优良的可靠性的多层陶瓷电容器。

当Ao:Ae<3.2%时，不能实现电极的98%以上的连通性，也不能实现设计电容。

因为内电极30中的非电极区域N的面积Ao相对较小，烧结收缩效应可能较低，内电极30的连通性的改善可能是微小的。当内电极30的连通性低时，内电极30中实质上有助于形成电容的面积小，因此可能不能容易地实现设计电容。

当Ao:Ae>4.5%时，陶瓷颗粒可能异常地生长，因此可能减小击穿电压值（BDV）。

非电极区域N的面积Ao大可以表示形成非电极区域N的材料的含量增加。例如，当与陶瓷本体相同的电介质陶瓷用作陶瓷添加剂粉末时，添加到内电极30的陶瓷添加剂粉末从内电极30漏出，因此在陶瓷本体中的颗粒可能异常地生长，并且可能减小击穿电压。

将参考图4描述电极区域E的面积Ae和非电极区域N的面积Ao的测量。

内电极30的面积是内电极30连续地形成并且不包括内电极30断开的部分的区域。在内电极30的面积中，形成在内电极30中的间隙G可以除外。间隙G指的是穿透内电极30的孔，并且不包括仅仅形成在内电极30的表面部分中的孔或者仅仅形成在内电极30的内部中的孔。

在光学图像中，内电极30可以与电介质层区分开，非电极区域N和电极区域E可以用不同的对比值（amout of contrast）来表示而彼此区分开。

本发明的实施例不限于此，而内电极30的面积、电极区域E的面积Ae、非电极区域N的面积Ao等可以利用计算机程序（例如SigmaScan Pro）测量。

包含在导电浆料的成分中的材料可以截留在形成内电极30的金属颗粒的接触面中，即截留在烧结过程中的晶粒边界中。另外，在内电极30的烧结过程中，孔可以形成在金属颗粒的接触面，并且孔可以以孔包含在内电极30内的方式形成在内电极30中。

当陶瓷添加剂粉末的颗粒尺寸比率控制为使得陶瓷添加剂粉末散布在金属粉末之间时，金属粉末的烧结可以抑制到大约1000摄氏度或更高的温度。金属粉末的烧结显著地抑制到预定温度，并且形成电介质层的陶瓷粉末的烧结可以开始。当对形成电介质层的陶瓷粉末进行致密化时，内电极30的致密化开始，并且可以快速地进行烧结。

陶瓷添加剂粉末可以延迟金属粉末中的烧结收缩的开始，并且可以抑制金属粉末的烧结收缩。具有控制的颗粒尺寸比率的陶瓷添加剂粉末在金属粉末的烧结收缩过程中可以防止金属粉末之间的接触以抑制金属粉末中的颗粒生长和内电极30的结块现象。

非电极区域N在内电极30中是均匀分布的，非电极区域N的尺寸可以相对较小。

非电极区域30在内电极30中均匀地分布可以表示有效地起到了提高内电极30的收缩起始温度的作用。

非电极区域N可以以相对较小的尺寸在内电极30内均匀分布。这个方面可以由以下的因素确定。

第一因素是陶瓷添加剂粉末添加的量。非电极区域N的面积Ao与电极区域E的面积Ae的比率可以通过控制陶瓷添加剂粉末添加的量来控制。当陶瓷添加剂粉末的含量增加时，非电极区域N的面积Ao可以相对较大，并且当陶瓷添加剂粉末的含量减少时，非电极区域N的面积Ao可以相对较小。

第二因素是陶瓷添加剂粉末的颗粒的最大尺寸。陶瓷添加剂粉末的颗粒尺寸越小，形成在内电极中的非电极区域N的尺寸可以越小。

第三因素是陶瓷添加剂粉末在浆料中的散布（dispersion）。由于形成非电极区域N的材料（即陶瓷添加剂粉末）可以均匀地散布在用于内电极的浆料内，非电极区域N可以均匀地散布在内电极30内。可以通过在制备导电浆料的过程中控制添加剂（例如分散剂）和研磨时间来改进陶瓷添加剂在浆料中的散布。

第四因素是陶瓷添加剂粉末的颗粒尺寸。详细地，第四因素是陶瓷添加剂粉末的颗粒尺寸与导电金属颗粒的尺寸的比率。陶瓷添加剂粉末的平均颗粒尺寸（D50）（Ds）与导电金属颗粒的平均颗粒尺寸（D50）（Dn）的比率（Ds:Dn）可以是1:12或更小，其可以利用细的陶瓷添加剂粉末以抑制在内电极30中的最初的烧结收缩。

第五因素是在烧结过程中的加热速率。当在烧结过程中加热速率提高时，在烧结过程中陶瓷添加剂粉末的可活动的时间较短，因此陶瓷添加剂粉末可以按照原状保持在初始位置。因此，当陶瓷添加剂粉末良好地散布时，即使在烧结之后，陶瓷添加剂粉末也可以均匀地散布在内电极30内。

另一方面，当烧结过程中加热速率降低时，陶瓷添加剂粉末的可活动的时间足以使得陶瓷添加剂粉末颗粒成块，因此其散布程度可能降低。

根据本发明的实施例，当实际形成有内电极30的部分的长度与内电极30的整体长度的比率用内电极的连通性C表示时，连通性C可以满足98%≤C≤99.99%。

参考图4和图5，内电极30的连通性可以定义为形成有内电极30的部分的实际长度与内电极30的整体长度的比率（形成有内电极的部分的实际长度:内电极的整体长度）。

内电极30的全部长度与实际形成有内电极30的部分的长度可以利用通过扫描如上所述的多层陶瓷电容器的横截面获得的光学图像来测量。

更详细地，在通过沿长度方向扫描在陶瓷元件的宽度方向的中心部的横截面获得的图像中，可以测量形成有内电极的部分的实际长度与内电极的整体长度的比率。

根据本发明的实施例，在单个内电极中，内电极30的整体长度可以指代包括形成在内电极30中的间隙G的长度，并且形成有内电极30的部分的实际的长度可以指代相对于单个内电极30排除形成在内电极30中的间隙G的长度。如上所述，间隙G指的是穿透内电极30的孔，并且不包括仅仅形成在内电极30的表面部分中的孔或者仅仅形成在内电极30的内部中的孔。

如图5所示，内电极30的整体长度和内电极30的实际长度可以通过截取光学图像的一部分来测量。更详细地，当包括位于内电极30的一些点处的孔的内电极30的整体长度定义T，并且形成有内电极30的部分的实际长度定义为t1、t2、t3、……、和tn时，内电极30的连通性可以通过（t1+t2+t3+……+tn）:T来表示。图5图示了形成有内电极30的部分由t1、t2、t3和t4表示，但是实际形成有内电极的部分的数量并非是特别限制的。

内电极30的实际长度可以通过从内电极30的整体长度T减去间隙G的长度获得的值来测量。

当C<98%时，其可能难以实现设计电容。

当内电极30的连通性大时，内电极30的中部几乎没有空隙形成，从而保证了较高电容。相反地，当内电极30的连通性减小时，形成电容的有效表面减小，这对于电容的形成是无效的。

当C>99.99%时，应力松弛效应（stress relaxation effect）是微小的，因此可能发生开裂。

内电极30可以在烧结过程中沿厚度方向收缩，因此可能沿厚度方向在其中形成通孔。形成在内电极30中的通孔用于缓和陶瓷本体内的应力。当内电极30的连通性非常高时，由于通孔而产生的应力松弛效应可能非常小，因此可能产生开裂。

根据本发明的另一的实施例，制造多层陶瓷电子元件的方法包括：制备包含导电金属粉末和陶瓷添加剂粉末的导电浆料，并且陶瓷添加剂粉末的平均颗粒尺寸与导电金属粉末的平均颗粒尺寸的比率设定为1:12或更小；利用导电浆料在陶瓷基片上形成内电极30；和层压形成有内电极30的多个陶瓷基片。

首先，将用于向外电极20提供导电性的导电金属粉末、用于使外电极20致密的玻璃粉末，用作有机溶剂的乙醇，用作粘合剂的聚乙烯醇缩丁醛（polyvinylbutyral）等混合，然后经历球磨，以制备用于外电极20的浆料。

形成内电极30的导电浆料的成分还可以包括粘合剂、溶剂、其它的添加剂等。

粘合剂可以使用聚乙烯醇缩丁醛、纤维素-基树脂等，但不限于此。聚乙烯醇缩丁醛可以具有强大的粘附特性，以允许提高导电浆料和陶瓷基片之间的粘合强度。

纤维素基树脂具有椅型结构（chair type structure），因此当在其中产生变形时由于弹性而具有快速回复的特性。可以通过包含纤维素基树脂保证平坦的印刷表面。

溶剂例如可以使用丁基卡必醇（butylcarbitol）、煤油（kerosene）或松油醇基（terpineol-based）溶剂，但没有特别的限制。松油醇基溶剂的类型没有限制，并且可以使用脱氢松油醇、脱氢乙酸松油酯（dehydro terpinyl acetate）等。

接下来，可以制备包含导电金属粉末和陶瓷添加剂粉末的导电浆料，其中陶瓷添加剂粉末的平均颗粒尺寸与导电金属粉末的平均颗粒尺寸的比率设定为1:12或更小。

当陶瓷添加剂粉末的颗粒尺寸与金属粉末的颗粒尺寸的比率（陶瓷添加剂粉末：金属粉末）超过1:12时，陶瓷添加剂粉末可能难以有效地抑制金属颗粒的收缩。

陶瓷添加剂粉末的颗粒尺寸小于金属粉末的颗粒尺寸，因此陶瓷添加剂粉末可以分布在金属粉末之间。

在金属颗粒的烧结过程中，陶瓷添加剂粉末分布在金属颗粒之间，因此可以抑制其中的金属颗粒的生长。另一方面，具有小于在金属颗粒的烧结过程中形成的孔的尺寸的颗粒的陶瓷添加剂粉末难以限制金属颗粒的接触，这样难以扮演妨碍金属颗粒的生长的角色。

导电金属粉末和陶瓷添加剂粉末的颗粒尺寸可以作为平均颗粒尺寸测量。详细地，导电金属粉末和陶瓷添加剂粉末的颗粒尺寸可以通过由美国材料试验学会（ASTM）限定的测量平均颗粒尺寸的方法来测量。

这里，预定的颗粒尺寸是D50，但是可能出现大于或小于D50尺寸的颗粒。具有较小的尺寸的导电金属颗粒可能在烧结的初期首先烧结，因此可能导致初始收缩。为了抑制内电极30的初始收缩，可以使用细陶瓷添加剂粉末。

在使用细陶瓷添加剂粉末时，适当地分散细陶瓷添加剂粉末可能是很重要的。原因在于，当陶瓷添加剂粉末成块时，可能不能使用细陶瓷添加剂粉末。通过利用分散剂等或者控制分散状态等，可以适当地分散细陶瓷添加剂粉末。

可以从内电极30中的陶瓷添加剂粉末的分布状态测量散布的程度。详细地，当非电极区域N，即陶瓷添加剂粉末可以以较小的尺寸均匀分布时，可以确定充分地进行了分散。当许多非电极区域N均匀分布时，可以使内电极30的烧结收缩抑制的效应变大，并且可以提高内电极30的连通性。

接下来，可以利用导电浆料在陶瓷基片上形成内电极30。

导电浆料可以利用例如丝网印刷等方法形成在陶瓷基片上。

接下来，通过层压多个其上形成有内电极30的陶瓷基片制备陶瓷基片层压体（ceramic green laminate），并且切割该陶瓷基片层压体以制造基芯片（green chip）。通过烧结基芯片制造烧结芯片（sintered chip），在烧结芯片的外表面上形成外电极20，以完成多层陶瓷电子元件。

当基体金属（base metal）用于内电极30中时，由于在空气氛围中实施烧结时内电极30可能氧化，因此烧结可以在还原氛围中进行。

此外，可以在外电极20上形成镀镍层和镀锡层，以允许其容易地安装。

在本发明的实施例中，陶瓷添加剂粉末的重量与导电金属的重量的比率可以是24.3%或更小。

当陶瓷添加剂粉末的重量与导电金属的重量的比率是24.3%或更小时，非电极区域N的面积Ao与电极区域E的面积Ae的比率Ao:Ae可以为3.2%到4.5%。原因在于，可以通过控制陶瓷添加剂粉末的添加的量来控制由非电极区域N占据的面积。

导电金属可以包括镍。

陶瓷添加剂粉末可以是陶瓷添加剂，并且陶瓷添加剂粉末可以包括钛酸钡或钛酸锶。

导电金属、陶瓷添加剂粉末等与前述实施例中描述的相同。

以下，将参考发明例和对比例详细描述本发明。

按照下列方法制备根据发明例和对比例的多层陶瓷电容器。

通过混合钛酸钡、作为有机溶剂的乙醇和作为粘合剂的聚乙烯醇缩丁醛制备陶瓷浆料，并且对陶瓷浆料进行球磨，利用陶瓷浆料制造陶瓷基片。

通过在陶瓷基片上印刷用于内电极30的包含镍的导电浆料而在陶瓷基片上形成内电极30，由层压内电极而形成的基层压体（green laminate）在85摄氏度、1000kgf/cm2的条件下接受等压压制（isostatic pressing）。

通过切割压制的基层压体制造基芯片，切割的基片经受在230°C的空气气氛中的60个小时的去粘合（debinder）处理，然后在1000°C下烧结基芯片以制造烧结芯片。在还原氛围中实施烧结以防止内电极30氧化，还原氛围设定为比Ni:NiO平衡氧分压低的10-11至10-10atm。

使用用于外电极20的包含铜粉末和玻璃粉末的浆料在烧结的芯片的外表面上形成外电极20，通过电镀在外电极20上形成镀镍层和镀锡层。

根据上述方法制造具有0603尺寸的多层陶瓷电容器。0603尺寸可以分别具有0.6μm±0.1μm的长度和0.3μm±0.1μm的宽度。按照以下方式评估多层陶瓷电容器的特征。

当设计电容超过其目标值的98.5%时，电容特性确定为好（o），并且当设计电容小于其目标值98.5%时，电容特征确定为差（x）。

通过以1.0V/sec的速度施加直流电压，并且基于60V的击穿电压来评估击穿电压（BDV），当不发生介电击穿时，击穿电压确定为好（o），并且当发生介电击穿时，击穿电压确定为差（x）。

根据在芯片的打磨（polishing）和分析（analyzing）过程中是否会发生开裂来评价芯片的可靠性，并且当发生开裂时，芯片确定为差（x），而当不发生开裂时，芯片确定为好（o）。

[表1]

＊：对比例

在表1中，Te是内电极30的厚度，Ao:Ae是内电极30中的非电极区域N的面积Ao与电极区域E的面积Ae的比率。

参考表1，在各个样品2、7、12和18（对比例）的Te分别为0.113μm、0.276μm、0.412μm、和0.527μm、Ao:Ae分别为2.97%，2.71%，2.89%和2.48%、电极连通性分别为97.5%、96.3%、96.7%和95.2%的情况下，BDV特征是好的，并且不会发生开裂，但是不能实现设计电容。原因在于，非电极区域N与电极区域E的比率小，因此不能实现98%以上的电极连通性。

在各个样品4、9和14（对比例）的Te分别为0.237μm、0.334μm和0.465μm、Ao:Ae分别为52%，4.85%和4.58%、电极的连通性分别为98.2%，98.9%和99.6%的情况下，实现了设计电容，并且不会发生开裂，但是击穿电压特性差。原因在于，由非电极区域N占据的比率相对较大，因此内电极30内的陶瓷添加剂粉末漏到介电体（dielectric body），插设在内电极31和32之间的电介质层的颗粒异常地生长。

在各个样品10、16和17（对比例）的Te分别为0.345μm、0.51μm2、和0.523μm、Ao:Ae分别为3.02%、2.98%、和3.19%、电极的连通性分别为99.1%，98.3%和99.1%的情况下，实现了设计电容，BDV特性好，但是产生了开裂。当非电极区域N的面积Ao与电极区域E的面积Ae的比率不满足本发明的数值范围时，应力松弛效应显著地低，因此可能发生开裂。

与前述对比例不同，在样品1、3、5、6、8、11、13、15、19和20（发明例）分别满足0.1μm≤Te≤0.55μm、3.2%≤Ao:Ae≤4.5%、和98%≤C≤99.99%的情况下，实现了设计电容，BDV特性好，而且不会发生开裂。

如上所述，根据本发明的实施例，通过控制钛酸钡陶瓷添加剂粉末的尺寸、和用于内电极的浆料中使用的镍粉的尺寸的比率和添加量、以及在烧结过程中的加热速率，控制截留在内电极中的钛酸钡陶瓷添加剂粉末的分布区域，实现了98%以上的连通性和设计电容，并且可以防止介电击穿以及开裂现象。

虽然已经结合实施例显示和描述了本发明，对于本领域技术人员显而易见的是，在不脱离由附带的权利要求所限定的本发明的精神和范围情况下可以对本发明做出修改和变型。

Claims (11)

1.多层陶瓷电子元件，该多层陶瓷电子元件包括：

陶瓷本体；和

内电极，该内电极形成在陶瓷本体中，所述内电极中形成有多个非电极区域，

其中，在沿所述陶瓷本体的长度方向和厚度方向形成的横截面中，当所述内电极的厚度是Te、所述内电极中的电极区域的面积是Ae、所述多个非电极区域的面积是Ao时，满足0.1μm≤Te≤0.55μm和3.2％≤Ao:Ae≤4.5％，并且当实际形成有所述内电极的部分的长度与所述内电极的整体长度的比率由所述内电极的连通性C定义时，满足98％≤C≤99.99％。

2.根据权利要求1所述的多层陶瓷电子元件，其中，所述内电极的厚度Te是所述内电极的平均厚度。

3.根据权利要求1所述的多层陶瓷电子元件，其中，所述非电极区域包含陶瓷添加剂粉末。

4.根据权利要求3所述的多层陶瓷电子元件，其中，所述陶瓷添加剂粉末的材料与形成所述陶瓷本体的材料相同。

5.根据权利要求3所述的多层陶瓷电子元件，其中，所述非电极区域还包括孔。

6.一种制造多层陶瓷电子元件的方法，该方法包括：

制备包含导电金属粉末和陶瓷添加剂粉末的导电浆料，其中，所述陶瓷添加剂粉末的平均颗粒尺寸和所述导电金属粉末的平均颗粒尺寸之间的比率是1:12或更小；

利用所述导电浆料在陶瓷基片上形成内电极；

层压多个形成有所述内电极的所述陶瓷基片；和

通过烧结层压有所述陶瓷基片的层压体而形成陶瓷本体，

其中，所述陶瓷本体包括内电极，该内电极中形成有多个非电极区域，并且

在沿所述陶瓷本体的长度方向和厚度方向形成的横截面中，当所述内电极中的电极区域的面积是Ae，所述多个非电极区域的面积是Ao时，满足3.2％≤Ao:Ae≤4.5％，并且当实际形成有所述内电极的部分的长度与所述内电极的整体长度的比率由所述内电极的连通性C定义时，满足98％≤C≤99.99％。

7.根据权利要求6所述的方法，其中，所述陶瓷添加剂粉末的重量与所述导电金属的重量的比率是24.3％或更少。

8.根据权利要求6所述的方法，其中，所述陶瓷添加剂粉末是陶瓷添加剂。

9.根据权利要求8所述的方法，其中，所述陶瓷添加剂粉末包括钛酸钡或钛酸锶。

10.根据权利要求6所述的方法，其中，所述内电极的厚度Te满足0.1μm≤Te≤0.55μm。

11.根据权利要求10所述的方法，其中，所述内电极的厚度Te是所述内电极的平均厚度。