KR20190047377A - 세라믹 전자 부품 및 그 제조 방법과 전자장치 - Google Patents

세라믹 전자 부품 및 그 제조 방법과 전자장치 Download PDF

Info

Publication number
KR20190047377A
KR20190047377A KR1020170141216A KR20170141216A KR20190047377A KR 20190047377 A KR20190047377 A KR 20190047377A KR 1020170141216 A KR1020170141216 A KR 1020170141216A KR 20170141216 A KR20170141216 A KR 20170141216A KR 20190047377 A KR20190047377 A KR 20190047377A
Authority
KR
South Korea
Prior art keywords
ceramic
nanosheet
dielectric film
nanosheets
group
Prior art date
Application number
KR1020170141216A
Other languages
English (en)
Other versions
KR102469185B1 (ko
Inventor
박현철
다카요시 사사키
미노루 오사다
곽찬
양대진
정도원
조영진
Original Assignee
삼성전자주식회사
코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 filed Critical 삼성전자주식회사
Priority to KR1020170141216A priority Critical patent/KR102469185B1/ko
Priority to US16/169,800 priority patent/US11120944B2/en
Priority to JP2018201043A priority patent/JP7336758B2/ja
Publication of KR20190047377A publication Critical patent/KR20190047377A/ko
Application granted granted Critical
Publication of KR102469185B1 publication Critical patent/KR102469185B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

서로 마주하는 한 쌍의 전극, 그리고 상기 한 쌍의 전극 사이에 위치하고 복수의 세라믹 나노시트를 포함하는 유전체막을 포함하고, 상기 복수의 세라믹 나노시트는 서로 분리된 적어도 둘의 피크(peaks)로 표현되는 다중 면방향 크기 분포(multimodal lateral size distribution)를 가지는 세라믹 전자 부품, 그 제조 방법 및 세라믹 전자 부품을 포함하는 전자 장치에 관한 것이다.

Description

세라믹 전자 부품 및 그 제조 방법과 전자장치{CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME AND ELECTRONIC DEVICE}
세라믹 전자 부품 및 그 제조 방법과 전자장치에 관한 것이다.
세라믹을 사용하는 전자 부품으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등이 있다. 이 중 커패시터는 정전 용량을 얻기 위해 사용되는 전자 부품으로 전자회로를 구성하는 중요한 소자이다. 커패시터의 일 예인 적층 세라믹 커패시터(multi-layer ceramic capacitor, MLCC)는 복수의 커패시터를 포함하며 예컨대 칩 형태로 제조되어 액정표시장치 등의 영상 기기, 컴퓨터 및 모바일 폰 등 다양한 전자 장치의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 역할을 할 수 있고, 커플링(coupling), 디커플링(decoupling), 임피던스 매칭(impedance matching)용 소자 등에 사용될 수 있다.
최근 전자기기에 고기능화, 고효율화 및 소형화가 요구됨에 따라 전자 장치 내에 장착되는 적층 세라믹 커패시터와 같은 세라믹 전자 부품 또한 고성능화 및 소형화가 요구되고 있고 추가적으로 온도 의존성 및/또는 전압 의존성이 낮으며 고신뢰성 또한 요구되고 있다.
일 구현예는 높은 신뢰성을 가지면서도 소형화 및 고용량화를 구현할 수 있는 세라믹 전자 부품을 제공한다.
다른 구현예는 상기 세라믹 전자 부품의 제조 방법을 제공한다.
또 다른 구현예는 상기 세라믹 전자 부품을 포함하는 전자 장치를 제공한다.
일 구현예에 따르면, 서로 마주하는 한 쌍의 전극, 그리고 상기 한 쌍의 전극 사이에 위치하고 복수의 세라믹 나노시트를 포함하는 유전체막을 포함하고, 상기 복수의 세라믹 나노시트는 서로 분리된 적어도 둘의 피크(peaks)로 표현되는 다중 면방향 크기 분포(multimodal lateral size distribution)를 가지는 세라믹 전자 부품을 제공한다.
상기 다중 면방향 크기 분포는 약 1.5㎛ 이상의 면방향 크기(lateral size)에서 나타나는 제1 피크, 그리고 상기 제1 피크와 분리되고 상기 제1 피크에서의 면방향 크기보다 작은 면방향 크기에서 나타나는 제2 피크를 포함할 수 있다.
상기 제1 피크에서의 면방향 크기는 약 1.5㎛ 내지 10㎛일 수 있고, 상기 제2 피크에서의 면방향 크기는 약 1.0㎛ 이하일 수 있다.
상기 제1 피크와 상기 제2 피크에서의 면방향 크기의 비율은 약 2:1 내지 10:1일 수 있다.
상기 제1 피크에서의 면방향 크기는 약 2.0㎛ 내지 5.0㎛일 수 있고, 상기 제2 피크에서의 면방향 크기는 약 0.5㎛ 내지 1.0㎛일 수 있고, 상기 제1 피크와 상기 제2 피크에서의 면방향 크기의 비율은 약 2.4:1 내지 6:1일 수 있다.
상기 복수의 세라믹 나노시트는 약 1㎛ 내지 10㎛ 중 적어도 일부 구간에서 면방향 크기 분포를 나타내고 상기 제1 피크를 가지는 제1 세라믹 나노시트 군, 그리고 상기 제1 세라믹 나노시트 군의 평균 면방향 크기보다 작고 상기 제2 피크를 가지는 제2 세라믹 나노시트 군을 포함할 수 있다.
상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군은 약 5:1 내지 100:1의 부피비로 포함될 수 있다.
상기 복수의 세라믹 나노시트는 서로 분리된 두 개의 피크로 표현되는 이중 면방향 크기 분포(bimodal lateral size distribution)를 가질 수 있다.
상기 유전체막은 약 9.0 % 이하의 기공율(porosity)을 가질 수 있고, 상기 기공율은 상기 유전체막의 총 면적에 대한 기공의 면적의 비율일 수 있다.
상기 세라믹 나노시트는 약 50 이상의 유전율을 가질 수 있다.
상기 세라믹 나노시트는 Ca2Nb3O10, Ca2NaNb4O13, Ca2Na2Nb5O16, Sr2Nb3O10, SrBi4Ti4O15, Ti2NbO7 , LaNb2O7 또는 이들의 조합을 포함할 수 있다.
상기 세라믹 나노시트는 세라믹 분말로부터 박리된 나노구조체일 수 있다.
상기 유전체막은 상기 복수의 세라믹 나노시트로 이루어진 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 복수 층 포함할 수 있다.
상기 유전체막의 두께는 약 0.5㎛ 이하일 수 있다.
상기 유전체막은 상기 복수의 세라믹 나노시트를 포함하는 제1 유전체막, 그리고 상기 제1 유전체막의 일면에 위치하고 벌크 유전체 층을 포함하는 제2 유전체막을 포함할 수 있다.
상기 유전체막은 상기 복수의 세라믹 나노시트를 포함하는 제1 유전체막, 상기 제1 유전체막의 일면에 위치하고 상기 벌크 유전체 층을 포함하는 제2 유전체막, 그리고 상기 제2 유전체막의 일면에 위치하고 상기 복수의 세라믹 나노시트를 포함하는 제3 유전체막을 포함할 수 있다.
상기 세라믹 전자 부품은 적층 세라믹 커패시터(MLCC)를 포함할 수 있고, 상기 적층 세라믹 커패시터(MLCC)는 상기 한 쌍의 전극 및 상기 유전체막을 포함하는 단위 커패시터가 복수 개 적층된 구조를 가질 수 있다.
다른 구현예에 따르면, 층상의 세라믹 분말을 합성하는 단계, 상기 층상의 세라믹 분말을 박리하여 면방향 크기 분포가 다른 복수의 세라믹 나노시트를 준비하는 단계, 제1 전극 위에 상기 복수의 세라믹 나노시트를 형성하여 유전체막을 형성하는 단계, 그리고 상기 유전체막 위에 제2 전극을 형성하는 단계를 포함하고, 상기 복수의 세라믹 나노시트는 서로 분리된 적어도 둘의 피크로 표현되는 다중 면방향 크기 분포를 가지는 세라믹 전자 부품의 제조 방법을 제공한다.
상기 복수의 세라믹 나노시트를 준비하는 단계는 약 1㎛ 내지 10㎛ 중 적어도 일부 구간에서 면방향 크기 분포를 가지고 약 1.5㎛ 이상의 면방향 크기에서 제1 피크를 나타내는 제1 세라믹 나노시트 군을 준비하는 단계, 상기 제1 세라믹 나노시트 군의 평균 입자 크기보다 작고 상기 제1 피크에서의 면방향 크기보다 작은 면방향 크기에서 제2 피크를 나타내는 제2 세라믹 나노시트 군을 준비하는 단계, 그리고 상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군을 혼합하는 단계를 포함할 수 있다.
상기 제1 세라믹 나노시트 군을 준비하는 단계와 상기 제2 세라믹 나노시트 군을 준비하는 단계는 각각 열처리하는 단계 및 원심분리하는 단계 중 적어도 하나를 포함할 수 있고, 상기 제1 세라믹 나노시트 군을 준비하는 단계는 상기 제2 세라믹 나노시트 군을 준비하는 단계보다 높은 온도에서 열처리를 수행할 수 있고, 상기 제1 세라믹 나노시트 군을 준비하는 단계는 상기 제2 세라믹 나노시트 군을 준비하는 단계보다 느린 속도로 원심분리를 수행할 수 있다.
상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군을 혼합하는 단계는 상기 제1 세라믹 나노시트 군과 상기 세라믹 나노시트 군을 약 5:1 내지 100:1의 부피비로 혼합할 수 있다.
상기 유전체막을 형성하는 단계는 상기 복수의 세라믹 나노시트를 포함하는 세라믹 나노시트 용액을 준비하는 단계, 그리고 Langmuir-Blodgett 방법, Layer-by-Layer 방법, 스핀 코팅, 슬릿 코팅, 바 코팅 또는 딥 코팅으로 상기 제1 전극 위에 상기 세라믹 나노시트 용액을 코팅하여 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 형성하는 단계를 포함할 수 있다.
상기 유전체막을 형성하는 단계는 상기 이차원 나노시트 단일층을 형성하는 단계를 복수 회 수행하여 복수의 이차원 나노시트 단일층을 형성하는 단계를 포함할 수 있다.
또 다른 구현예에 따르면, 상기 세라믹 전자 부품을 포함하는 전자 장치를 제공한다.
세라믹 전자 부품의 소형화 및 고용량화를 구현할 수 있다.
도 1은 세라믹 전자 부품의 일 예인 커패시터를 보여주는 단면도이고,
도 2는 일 예에 따른 유전체막의 나노시트들을 개략적으로 보여주는 평면도이고,
도 3은 도 2의 유전체막의 나노시트들의 면방향 크기 분포의 일 예를 보여주는 그래프이고,
도 4는 다른 구현예에 따른 세라믹 전자 부품을 보여주는 개략도이고,
도 5는 또 다른 구현예에 따른 세라믹 전자 부품을 보여주는 개략도이고,
도 6은 또 다른 구현예에 따른 세라믹 전자 부품을 개략적으로 보여주는 사시도이고,
도 7은 도 6의 세라믹 전자 부품의 유전체막의 단면을 개략적으로 보여주는 단면도이고,
도 8 및 도 9는 도 6의 세라믹 전자 부품의 유전체막의 다양한 구조의 예를 개략적으로 도시한 단면도이고,
도 10은 또 다른 구현예에 따른 세라믹 전자 부품을 개략적으로 보여주는 사시도이고,
도 11은 도 10의 세라믹 전자 부품을 A-A’ 방향으로 자른 단면도이고,
도 12 및 도 13은 합성예 3 및 4에서 얻은 나노시트 용액 내에 분산된 나노시트들의 면방향 크기 분포를 보여주는 그래프이고,
도 14는 실시예 1-1에 따른 커패시터에서 나노시트들의 면방향 크기 분포를 각각 보여주는 그래프이다.
이하, 구현예들에 대하여 본 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 권리 범위는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 도면을 참고하여 일 구현예의 세라믹 전자 부품을 설명한다.
도 1은 일 구현예에 따른 세라믹 전자 부품을 보여주는 개략도이다.
도 1은 세라믹 전자 부품의 일 예인 커패시터(10)를 보여준다.
도 1을 참고하면, 일 구현예에 따른 커패시터(10)는 서로 마주하는 한 쌍의 전극(11, 12) 및 유전체막(13)을 포함한다.
한 쌍의 전극(11, 12)은 금속과 같은 도전체를 포함하며, 예컨대 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd), 구리(Cu), 은(Ag), 주석(Sn), 이들의 합금 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다. 한 쌍의 전극(11, 12)은 예컨대 금속판일 수도 있고 예컨대 기판(도시하지 않음) 위에 형성된 도전층일 수도 있고 예컨대 기판(도시하지 않음) 위에 도금된 금속 도금판일 수도 있다. 여기서 기판은 예컨대 유리 기판, 반도체 기판, 고분자 기판 또는 이들의 조합일 수 있다.
유전체막(13)은 한 쌍의 전극(11, 12) 사이에 위치하고 한 쌍의 전극(11, 12)은 유전체막(13)에 의해 전기적으로 절연될 수 있다.
유전체막(13)은 복수의 세라믹 나노시트들(ceramic nanosheets)이 단층으로 배열된 이차원 나노시트 단층 막(2-dimensional nanosheet monolayer film)을 포함할 수 있고 이차원 나노시트 단층 막은 1층 또는 2층 이상을 포함할 수 있다.
세라믹 나노시트(이하 '나노시트’라 한다)는 예컨대 층상 구조의 벌크 세라믹 분말로부터 얻어진 박리 구조체(exfoliated nanostructure) 일 수 있다. 나노시트는 예컨대 약 50 이상의 유전율을 가지는 세라믹 물질로 만들어질 수 있으며 예컨대 금속 산화물 나노시트일 수 있으며 예컨대 Ca2Nb3O10, Ca2NaNb4O13, Ca2Na2Nb5O16, Sr2Nb3O10, SrBi4Ti4O15, Ti2NbO7 , LaNb2O7 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
각 나노시트는 소정의 평균 면방향 크기(lateral size)(이하 ‘면방향 크기’라 한다)를 가진 얇은 판상 모양을 가질 수 있다. 나노시트의 평균 두께는 예컨대 약 5nm 이하일 수 있으며, 상기 범위 내에서 예컨대 약 3nm 이하, 예컨대 약 2nm 이하, 예컨대 약 1.5nm 이하일 수 있다. 나노시트의 면방향 크기는 예컨대 약 0.1㎛ 내지 30㎛일 수 있고, 상기 범위 내에서 예컨대 약 0.2㎛ 내지 20㎛일 수 있고, 0.3㎛ 내지 15㎛일 수 있고, 약 0.5㎛ 내지 10㎛일 수 있다. 나노시트의 면방향 크기는 벌크 세라믹 분말의 합성 및 박리 단계에서 합성 및 박리 조건에 따라 결정될 수 있다.
유전체막(13)은 서로 다른 면방향 크기 분포를 가진 나노시트들을 포함할 수 있다. 나노시트들의 면방향 크기 분포는 예컨대 연속 확률 분포(continuous probability distribution)로 표현될 수 있으며, 일 구현예에 따른 나노시트들은 서로 분리된 적어도 둘의 피크(peaks)로 표현되는 다중 면방향 크기 분포(multimodal lateral size distribution)를 가질 수 있다.
일 예로, 약 1.5㎛ 이상의 면방향 크기에서 나타나는 제1 피크, 그리고 제1 피크와 분리되고 제1 피크에서의 면방향 크기보다 작은 면방향 크기에서 나타나는 제2 피크를 포함하는 다중 면방향 크기 분포를 가질 수 있다.
나노시트들의 다중 면방향 크기 분포는 예컨대 이중 면방향 크기 분포(bimodal lateral size distribution) 또는 삼중 면방향 크기 분포(timodal lateral size distribution)일 수 있다. 일 예로, 나노시트들의 다중 면방향 크기 분포는 이중 면방향 크기 분포일 수 있다.
도 2는 일 예에 따른 유전체막의 나노시트들을 개략적으로 보여주는 평면도이고, 도 3은 도 2의 유전체막의 나노시트들의 면방향 크기 분포의 일 예를 보여주는 그래프이다.
도 2를 참고하면, 유전체막(13)은 비교적 큰 면방향 크기의 분포를 가진 나노시트들(13a)로 이루어진 제1 나노시트군과 비교적 작은 면방향 크기의 분포를 가진 나노시트들(13b)로 이루어진 제2 나노시트군을 포함하는 이중 면방향 크기 분포를 가질 수 있다. 제1 나노시트군의 나노시트들(13a)과 제2 나노시트군의 나노시트들(13b)은 랜덤하게 배열되어 있을 수 있으며, 예컨대 비교적 큰 면방향 크기를 가진 제1 나노시트군의 나노시트들(13a) 사이에 비교적 작은 면방향 크기를 가진 제2 나노시트군의 나노시트들(13b)이 채워지도록 배열되어 있을 수 있다. 유전체막(13)은 불가피하게 발생된 기공(13c) 또한 포함할 수 있다. 여기서 기공(13c)은 나노시트들(13a, 13b)에 의해 덮이지 않은 개방 영역 또는 나노시트들(13a, 13b) 사이의 틈일 수 있다.
도 3을 참고하면, 유전체막(13)의 나노시트들은 제1 피크(P1)로 표현되는 단일 면방향 크기 분포(unimodal lateral size distribution)(a)를 가진 제1 나노시트군과 제2 피크(P2)로 표현되는 제2 단일 면방향 크기 분포(b)를 가진 제2 나노시트군을 혼합하여 얻을 수 있다.
일 예로, 제1 나노시트군은 예컨대 약 1㎛ 내지 10㎛ 중 적어도 일부의 구간에서 면방향 크기 분포(LSR1)를 나타낼 수 있고 예컨대 제1 피크(P1)에서의 면방향 크기(LSP1)는 약 1.5㎛ 내지 10㎛일 수 있다.
일 예로, 제2 나노시트군은 제1 나노시트군의 나노시트들의 평균 면방향 크기보다 작을 수 있고 예컨대 약 0.01㎛ 내지 5㎛ 중 적어도 일부의 구간에서 면방향 크기 분포(LSR2)를 나타낼 수 있고 예컨대 제2 피크(P2)에서의 면방향 크기(LSP2)는 약 2.0㎛ 이하일 수 있고 상기 범위 내에서 약 1.0㎛ 이하일 수 있다.
일 예로, 제1 피크(P1)에서의 면방향 크기(LSP1)는 제2 피크(P2)에서의 면방향 크기(LSP2)보다 2배 이상 클 수 있으며, 예컨대 제1 피크(P1)와 제2 피크(P2)에서의 면방향 크기의 비율(LSP1:LSP2)은 약 2:1 내지 10:1일 수 있다.
일 예로, 제1 피크(P1)에서의 면방향 크기(LSP1)는 약 2.0㎛ 내지 5.0㎛일 수 있고, 제2 피크(P2)에서의 면방향 크기(LSP2)는 약 0.5㎛ 내지 1.0㎛일 수 있고, 제1 피크(P1)와 제2 피크(P2)에서의 면방향 크기의 비율(LSP1:LSP2)은 약 2.4:1 내지 6:1일 수 있으나, 이에 한정되는 것은 아니다.
제1 나노시트군은 제2 나노시트군보다 유전체막(13) 중에 높은 부피 비율로 포함될 수 있으며, 예컨대 제1 나노시트군은 제2 나노시트군보다 약 5배 이상 높은 부피비로 포함될 수 있으며, 예컨대 제1 나노시트군과 제2 나노시트 군은 약 5:1 내지 100:1의 부피비로 포함될 수 있고 상기 범위 내에서 예컨대 약 5:1 내지 80:1, 예컨대 5:1 내지 70:1, 예컨대 약 5:1 내지 50:1의 부피비로 포함될 수 있으나 이에 한정되는 것은 아니다.
이와 같이 유전체막(13)은 서로 다른 면방향 크기 분포를 가진 나노시트들을 포함함에 따라 비교적 큰 면방향 크기를 가진 제1 나노시트군의 나노시트들(13a) 사이에 비교적 작은 면방향 크기를 가진 제2 나노시트군의 나노시트들(13b)이 효과적으로 채워질 수 있고 이에 따라 유전체막(13) 내에 불가피하게 발생하는 기공을 효과적으로 줄일 수 있어서 유전체막(13)의 기공율(porosity)을 효과적으로 낮출 수 있다. 여기서 기공율은 유전체막(13)의 총 면적에 대하여 나노시트들(13a, 13b)에 의해 덮이지 않은 개방 영역의 면적의 비율, 즉 유전체막(13)의 총 면적에 대한 기공의 면적의 비율로 정의될 수 있다.
유전체막(13)의 기공율은 예컨대 약 9.0% 이하일 수 있으며, 상기 범위 내에서 예컨대 약 8.8% 이하일 수 있으며 예컨대 8.5% 이하일 수 있으며 예컨대 약 8.0% 이하일 수 있으며 예컨대 약 7.5% 이하일 수 있으며 예컨대 약 7.0% 이하일 수 있다.
유전체막(13)의 기공율은 예컨대 제1 나노시트군의 나노시트들(13a)과 제2 나노시트군의 나노시트들(13b)의 각 면방향 크기, 이들의 면방향 크기의 비율 및 이들의 혼합 비율(부피 비율 또는 면적 비율)에 따라 조절될 수 있다.
유전체막(13)의 두께는 약 0.5㎛ 이하일 수 있으며 상기 범위 내에서 예컨대 약 0.3㎛ 이하일 수 있으며 예컨대 약 0.2㎛ 이하일 수 있고, 예컨대 약 0.1㎛ 이하일 수 있다.
이와 같이 유전체막(13)에 세라믹 나노시트를 포함함으로써 벌크 세라믹 분말을 사용할 때와 비교하여 유전체막(13)의 두께를 크게 줄일 수 있어 커패시터의 용량(capacitance)을 높일 수 있다. 특히 벌크 세라믹 분말은 결정립 크기의 감소에 따른 용량의 급격한 저하로 인해 유전체막의 두께를 줄이는데 한계가 있는 것에 반해, 세라믹 나노시트를 포함하는 유전체막(13)은 이러한 두께의 한계 없이 더욱 얇은 두께로 높은 용량을 구현할 수 있다.
또한, 전술한 바와 같이 유전체막(13)은 서로 다른 면방향 크기 분포를 가진 나노시트들을 포함함에 따라 유전체막(13)의 기공율을 효과적으로 낮추어 커패시터의 용량을 더욱 높일 수 있다.
이하, 도 1의 세라믹 전자 부품의 제조 방법의 일 예를 도 1 내지 도 3을 참고하여 설명한다.
일 예에 따른 세라믹 전자 부품은 층상의 세라믹 분말을 합성하는 단계, 층상의 세라믹 분말을 박리하여 면방향 크기 분포가 다른 복수의 세라믹 나노시트(13a,13b)를 준비하는 단계, 전극(11) 위에 복수의 세라믹 나노시트를 형성하여 유전체막(13)을 형성하는 단계, 그리고 유전체막(13) 위에 전극(12)을 형성하는 단계를 포함한다.
층상의 세라믹 분말은 층상의 세라믹 재료로부터 얻을 수 있으며, 층상의 세라믹 재료는 예컨대 전이금속 산화물과 알칼리금속 화합물 및/또는 알칼리토금속 화합물을 포함하는 혼합물을 열처리하여 얻을 수 있다. 전이금속 산화물은 예컨대 Nb, Sr, Bi, Ti, Re, V, Os, Ru, Ta, Ir, W, Ga, Mo, In, Cr, Rh, Mn, Co, Fe 또는 이들의 조합을 포함하는 산화물에서 선택될 수 있으며, 예컨대 Nb2O5 등일 수 있으나, 이에 한정되는 것은 아니다. 알칼리금속 화합물 및/또는 알칼리토금속 산화물은 예컨대 Ca, K 또는 이들의 조합을 포함하는 화합물에서 선택될 수 있으며, 예컨대 CaCO3, K2CO3, 등일 수 있으나, 이에 한정되는 것은 아니다. 전이금속 산화물과 알칼리금속 화합물 및/또는 알칼리토금속 화합물의 혼합 비율은 제조하고자 하는 세라믹 재료의 조성을 고려하여 적절히 선택될 수 있으며, 예컨대 전이금속 산화물 1몰당 알칼리금속 화합물 및/또는 알칼리토금속 화합물 0.1몰 내지 1몰을 혼합할 수 있으나 이에 한정되는 것은 아니다. 열처리는 예컨대 대기 분위기, 질소 분위기, 아르곤 분위기 또는 진공과 같은 분위기에서 약 750 내지 1500도에서 약 10시간 내지 50시간 수행할 수 있으나, 이에 한정되는 것은 아니다.
층상의 세라믹 재료는 분쇄하여 층상의 세라믹 분말로 얻을 수 있다.
층상의 세라믹 분말은 다양한 방법으로 박리될 수 있으며, 예컨대 삼투압 현상을 이용한 양성자산, 유기 양이온의 순차적 이온교환과 층간삽입반응을 통해 박리될 수 있다.
일 예로, 층상의 세라믹 분말은 염산, 황산과 같은 산성 용액으로 산 교환처리되어 알칼리금속의 적어도 일부가 프로톤(H+)으로 교환된 층상 프로톤 교환 세라믹 분말을 얻을 수 있다. 산성 용액의 농도, 처리 온도 및 처리 시간 등은 적절히 선택될 수 있으며, 특별히 제한되지 않는다.
이어서 얻어진 층상 프로톤 교환 세라믹 분말은 인터칼레이션 처리되어 인터칼레이션된 층상 세라믹 분말을 얻을 수 있다. 인터칼레이션은 예컨대 C1 내지 C20 알킬암모늄염 화합물을 인터칼런트로서 사용하여 수행될 수 있으나, 이에 한정되는 것은 아니다. 알킬암모늄염 화합물은 예컨대 테트라메틸암모늄 하이드록사이드와 같은 테트라메틸암모늄 화합물, 테트라에틸암모늄 하이드록사이드와 같은 테트라에틸 암모늄 화합물, 테트라프로필암모늄 하이드록사이드와 같은 테트라프로필암모늄 화합물, 테트라부틸암모늄 하이드록사이드와 같은 테트라부틸암모늄 화합물 및/또는 벤질메틸암모늄 하이드록사이드와 같은 벤질알킬암모늄 화합물일 수 있으나, 이에 한정되는 것은 아니다.
알킬암모늄염 화합물은 수용액 형태로 제공될 수 있으며, 알킬암모늄염 수용액의 농도는 층상 프로톤 교환 세라믹 분말의 프로톤을 기준으로 약 0.01 내지 20mol%일 수 있으나 이에 한정되는 것은 아니다. 인터칼레이션 처리의 온도 및 시간은 특별히 제한되지 않으며, 예컨대 약 25도 내지 80도에서 약 1일 내지 5일 동안 수행될 수 있으나 이에 한정되는 것은 아니다. 인터칼런트는 층상 프로톤 교환 세라믹 분말의 층들 사이에 삽입되어 세라믹 나노시트로 쉽게 분리될 수 있도록 한다. 효과적인 박리를 위해 원심분리, 초음파 또는 이들의 조합을 수행할 수 있다.
층상의 세라믹 분말로부터 박리된 세라믹 나노시트는 단결정의 세라믹 나노시트일 수 있으며 용매 상에 안정하게 분산되어 콜로이드 형태로 존재할 수 있다. 용매는 예컨대 고유전율 용매일 수 있으며, 예컨대 물 또는 극성 용매일 수 있으며, 예컨대 물, 알코올, 아세트니트릴, 디메틸설폭사이드, 디메틸포름아미드, 프로필렌카보네이트 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
세라믹 나노시트를 준비하는 단계는 면방향 크기 분포가 다른 복수의 세라믹 나노시트를 각각 준비한 후 이들을 혼합할 수 있다. 예컨대 세라믹 나노시트를 준비하는 단계는 비교적 큰 면방향 크기의 분포를 가진 나노시트들(13a)로 이루어진 제1 나노시트군을 준비하는 단계, 비교적 작은 면방향 크기의 분포를 가진 나노시트들(13b)로 이루어진 제2 나노시트군을 준비하는 단계, 그리고 제1 나노시트군과 제2 나노시트군을 혼합하는 단계를 포함할 수 있다. 제1 나노시트군을 이루는 나노시트들(13a)은 약 1㎛ 내지 10㎛ 중 적어도 일부의 구간에서 면방향 크기 분포를 나타내고 약 1.5㎛ 이상의 면방향 크기(LSP1)에서 나타나는 제1 피크(P1)를 가질 수 있고, 제2 나노시트군을 이루는 나노시트들(13b)은 제1 세라믹 나노시트군의 평균 면방향 크기보다 작고 제1 피크보다 작은 면방향 크기(LSP2)에서 나타나는 제2 피크(P2)를 가질 수 있다.
세라믹 나노시트의 면방향 크기는 다양한 방법에 의해 조절될 수 있다. 예컨대 세라믹 나노시트의 면방향 크기는 층상의 세라믹 재료 또는 층상의 세라믹 분말을 준비하는 단계에서 열처리 온도 및/또는 열처리 시간에 따라 조절될 수 있으며, 예컨대 높은 온도에서 열처리될수록 면방향 크기가 큰 나노시트가 얻어질 수 있다. 예컨대 세라믹 나노시트의 면방향 크기는 층상 세라믹 분말의 박리 단계에서 원심분리의 조건에 따라 조절될 수 있으며, 예컨대 느린 속도로 원심분리할수록 면방향 크기가 큰 나노시트가 얻어질 수 있다. 따라서 예컨대 나노시트들(13a)로 이루어진 제1 나노시트군을 준비하는 단계는 나노시트들(13b)로 이루어진 제2 나노시트군을 준비하는 단계보다 높은 온도에서 열처리를 수행하거나 느린 속도로 원심분리를 수행할 수 있다.
제1 나노시트군과 제2 나노시트군은 각각 용매에 분산된 형태로 혼합될 수 있으며, 제1 나노시트군과 제2 나노시트군은 예컨대 약 5:1 내지 100:1의 부피비로 혼합될 수 있으며, 상기 범위 내에서 예컨대 약 5:1 내지 80:1, 예컨대 약 5:1 내지 70:1, 예컨대 약 5:1 내지 50:1일 수 있으나, 이에 한정되는 것은 아니다.
복수의 세라믹 나노시트를 포함하는 세라믹 나노시트 용액은 전극(11) 위에 용액 공정으로 코팅되어 이차원 나노시트 단일층으로 형성될 수 있으며, 예컨대 Langmuir-Blodgett 방법, Layer-by-Layer 방법, 스핀 코팅, 슬릿 코팅, 바 코팅 또는 딥 코팅으로 코팅될 수 있다. 코팅은 1회 또는 2회 이상 수행될 수 있으며, 2회 이상 수행하여 복수의 이차원 나노시트 단일층을 얻을 수 있다.
이하 다른 구현예에 따른 세라믹 전자 부품을 설명한다.
도 4는 다른 구현예에 따른 세라믹 전자 부품을 보여주는 개략도이다.
도 4를 참고하면, 다른 구현예에 따른 세라믹 전자 부품은 전술한 구현예와 마찬가지로 서로 마주하는 한 쌍의 전극(11, 12), 그리고 한 쌍의 전극(11, 12) 사이에 위치하는 유전체막(13)을 포함한다.
그러나 본 구현예에 따른 세라믹 전자 부품은 전술한 구현예와 달리, 유전체막(13)이 복수의 세라믹 나노시트를 포함하는 제1 유전체막(14)과 세라믹 벌크(bulk) 유전체 층을 포함하는 제2 유전체막(15)을 포함한다.
제1 유전체막(14)은 전술한 복수의 나노시트를 포함할 수 있으며, 전술한 바와 같이 층상 구조의 벌크 세라믹 분말로부터 얻어진 박리 구조체일 수 있으며 복수의 나노시트들이 단층으로 배열된 이차원 나노시트 단층 막을 포함할 수 있다. 구체적인 설명은 전술한 바와 같다.
제2 유전체막(15)은 박리되지 않은 벌크 유전체 층을 포함할 수 있다. 벌크 유전체 층은 예컨대 100 이상의 유전율을 가지는 금속 산화물일 수 있으며 예컨대 바륨(Ba), 스트론튬(Sr) 및/또는 티타늄(Ti)을 포함하는 금속산화물일 수 있으며, 예컨대 BaTiO3, SrTiO3 또는 Ba0 . 5Sr0 . 5TiO3일 수 있으나 이에 한정되는 것은 아니다.
제1 유전체막(14)은 제2 유전체막(15)의 하부 또는 상부에 위치할 수 있으며 제2 유전체막(15)보다 얇을 수 있다. 일 예로, 제1 유전체막(14)의 두께는 약 10nm 이하일 수 있으며 상기 범위 내에서 예컨대 약 8nm 이하일 수 있으며 예컨대 약 5nm 이하일 수 있으며 예컨대 약 3nm 이하일 수 있다. 일 예로, 제1 유전체막(14)의 두께는 약 0.5nm 내지 10nm일 수 있으며 상기 범위 내에서 예컨대 약 0.5nm 내지 8nm일 수 있으며 예컨대 약 1nm 내지 5nm일 수 있으며 예컨대 약 1nm 내지 3nm일 수 있다. 일 예로 제1 유전체막(14)은 1층의 이차원 나노시트 단층 막일 수 있다. 일 예로 제2 유전체막(15)의 두께는 약 10㎛ 이하일 수 있으며 상기 범위 내에서 예컨대 약 5㎛ 이하일 수 있으며 예컨대 약 3㎛ 이하일 수 있으며 예컨대 약 2㎛ 이하일 수 있다. 일 예로 제2 유전체막(15)의 두께는 약 0.01㎛ 내지 10㎛일 수 있으며 상기 범위 내에서 예컨대 약 0.01㎛ 내지 약 5㎛일 수 있으며 예컨대 약 0.01㎛ 내지 약 3㎛일 수 있으며 예컨대 약 0.01㎛ 내지 약 2㎛일 수 있다.
이와 같이 제2 유전체막(15)의 하부 또는 상부에 나노시트를 포함하는 제1 유전체막(14)을 형성함으로써 고유전율을 가지는 벌크 유전체 층을 적용한 제2 유전체막(15)과 전극(11, 12)의 계면에서 발생할 수 있는 불균일성(dead layer effect)을 감소시켜 유전율을 더욱 개선시킬 수 있다.
도 5는 또 다른 구현예에 따른 세라믹 전자 부품을 보여주는 개략도이다.
도 5를 참고하면, 또 다른 구현예에 따른 세라믹 전자 부품은 전술한 구현예와 마찬가지로 서로 마주하는 한 쌍의 전극(11, 12), 그리고 한 쌍의 전극(11, 12) 사이에 위치하는 유전체막(13)을 포함한다.
그러나 본 구현예에 따른 세라믹 전자 부품은 전술한 구현예와 달리, 유전체막(13)이 복수의 세라믹 나노시트를 포함하는 제1 유전체막(14), 벌크 유전체 층을 포함하는 제2 유전체막(15) 및 복수의 세라믹 나노시트를 포함하는 제3 유전체막(16)을 포함한다.
제1 유전체막(14) 및 제3 유전체막(16)은 전술한 복수의 나노시트를 포함할 수 있으며, 전술한 바와 같이 층상 구조의 벌크 세라믹 분말로부터 얻어진 박리 구조체일 수 있으며 복수의 나노시트들이 단층으로 배열된 이차원 나노시트 단층 막을 포함할 수 있다. 구체적인 설명은 전술한 바와 같다.
제2 유전체막(15)은 박리되지 않은 세라믹 벌크 유전체 층을 포함할 수 있다. 세라믹 벌크 유전체 층은 예컨대 100 이상의 유전율을 가지는 금속 산화물일 수 있으며 예컨대 바륨(Ba), 스트론튬(Sr) 및/또는 티타늄(Ti)을 포함하는 금속산화물일 수 있으며, 예컨대 BaTiO3, SrTiO3 또는 Ba0 . 5Sr0 . 5TiO3일 수 있으나 이에 한정되는 것은 아니다.
제1 유전체막(14)은 제2 유전체막(15)의 하부에 위치하고 제3 유전체막(16)은 제2 유전체막(15)의 상부에 위치할 수 있으며 제1 유전체막(14)과 제3 유전체막(16)은 제2 유전체막(15)보다 각각 얇을 수 있다. 일 예로, 제1 유전체막(14) 및 제3 유전체막(16)의 두께는 약 10nm 이하일 수 있으며 상기 범위 내에서 예컨대 약 8nm 이하일 수 있으며 예컨대 약 5nm 이하일 수 있으며 예컨대 약 3nm 이하일 수 있다. 일 예로, 제1 유전체막(14) 및 제3 유전체막(16)의 두께는 약 0.5nm 내지 10nm일 수 있으며 상기 범위 내에서 예컨대 약 0.5nm 내지 8nm일 수 있으며 예컨대 약 1nm 내지 5nm일 수 있으며 예컨대 약 1nm 내지 3nm일 수 있다. 일 예로 제1 유전체막(14) 및 제3 유전체막(16)은 각각 1층의 이차원 나노시트 단층 막일 수 있다. 일 예로 제2 유전체막(15)의 두께는 약 10㎛ 이하일 수 있으며 상기 범위 내에서 예컨대 약 5㎛ 이하일 수 있으며 예컨대 약 3㎛ 이하일 수 있으며 예컨대 약 2㎛ 이하일 수 있다. 일 예로 제2 유전체막(15)의 두께는 약 0.01㎛ 내지 10㎛일 수 있으며 상기 범위 내에서 예컨대 약 0.01㎛ 내지 약 5㎛일 수 있으며 예컨대 약 0.01㎛ 내지 약 3㎛일 수 있으며 예컨대 약 0.01㎛ 내지 약 2㎛일 수 있다.
이와 같이 제2 유전체막(15)의 하부 및 상부에 각각 나노시트를 포함하는 제1 유전체막(14) 및 제3 유전체막(16)을 형성함으로써 고유전율을 가지는 세라믹 벌크 유전체 층을 적용한 제2 유전체막(15)과 전극(11, 12)의 계면에서 발생할 수 있는 불균일성(dead layer effect)을 감소시켜 유전율을 더욱 개선시킬 수 있다.
도 6은 또 다른 구현예에 따른 세라믹 전자 부품의 일 부분을 개략적으로 보여주는 사시도이고, 도 7은 도 6의 세라믹 전자 부품의 유전체막의 단면을 개략적으로 보여주는 단면도이다.
본 구현예에 따른 세라믹 전자 부품은 전술한 구현예와 마찬가지로 서로 마주하는 한 쌍의 전극(11, 12), 그리고 한 쌍의 전극(11, 12) 사이에 위치하는 유전체막(13)을 포함한다.
그러나 본 구현예에 따른 세라믹 전자 부품의 유전체막(13)은, 도 6 및 도 7에서 보는 바와 같이, 복수의 결정립(grains)(13a)과 결정립(13a)의 경계를 둘러싸고 있는 결정립계(grain boundary)(13b)를 포함할 수 있다. 도면에서는 유전체막(13)의 일부를 모식적으로 도시되어 있으나, 결정립계(13b)에 둘러싸인 복수의 결정립(13a)이 복수의 행 및/또는 열을 따라 배치되어 있을 수도 있고 결정립계(13b)에 의해 둘러싸인 복수의 결정립(13a)이 무질서하게 배치되어 있을 수도 있다.
결정립(13a)은 박리되지 않은 삼차원(3-dimensional) 벌크 유전체 물질일 수 있으며, 예컨대 100 이상의 유전율을 가지는 금속 산화물을 포함할 수 있으며, 예컨대 바륨(Ba), 스트론튬(Sr) 및/또는 티타늄(Ti)을 포함하는 금속산화물일 수 있으며, 예컨대 티탄산바륨, 티탄산스트론튬, 티탄산바륨스트론튬, 티탄산납, 지르콘산납, 티탄산지르콘산납 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
결정립(13a)은 벌크 유전체 물질에 도너 원소 및/또는 어셉터 원소를 더 포함할 수 있다. 도너 원소 및/또는 어셉터 원소는 예컨대 금속 원소 또는 반금속 원소일 수 있고, 도너 원소는 예컨대 La, Sm, Dy, Ho, Y, Nd, Ce, Nb, Ta, W 또는 이들의 조합일 수 있고 어셉터 원소는 예컨대 Mn, Co, Ni, Cr 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다. 벌크 유전체 물질은 산소 공동(oxygen vacancy)을 가질 수 있으며, 도너 원소 및/또는 어셉터 원소는 벌크 유전체 물질 중에 고용되어 있을 수 있다. 이와 같이 벌크 유전체 물질에 도너 원소 및/또는 어셉터 원소를 더 포함함으로써 벌크 유전체 물질의 전기적 특성을 변화시켜 반도체성, 도전성 또는 절연성을 효과적으로 얻을 수 있다.
결정립(13a)의 평균 입경은 커패시터의 겉보기 비유전율을 고려하여 다양하게 설정될 수 있으며, 예컨대 약 1.5 ㎛ 이하, 예컨대 약 1.4 ㎛ 이하, 예컨대 약 1.3 ㎛ 이하, 예컨대 약 1.2 ㎛ 이하, 예컨대 약 1.1 ㎛ 이하, 예컨대 약 1.0 ㎛ 이하, 예컨대 약 900nm 이하, 예컨대 약 800nm 이하, 예컨대 약 700nm 이하, 예컨대 약 600nm 이하, 예컨대 약 500nm 이하, 예컨대 약 300nm 이하일 수 있으며, 예컨대 약 50nm 이상, 예컨대 약 60nm 이상, 예컨대 약 70nm 이상, 예컨대 약 80nm 이상, 예컨대 약 90nm 이상, 예컨대 약 100nm 이상일 수 있으나, 이에 한정되는 것은 아니다.
결정립계(13b)는 복수의 세라믹 나노시트들이 1층 또는 2층 이상으로 배열된 이차원(2-dimensional) 나노시트 단층 막을 포함할 수 있다. 세라믹 나노시트는 전술한 바와 같이 벌크 세라믹 분말로부터 얻어진 박리 구조체일 수 있으며, 전술한 바와 같이 서로 분리된 적어도 둘의 피크로 표현되는 다중 면방향 크기 분포를 가질 수 있다. 세라믹 나노시트 및 이차원 나노시트 단층 막의 구체적인 설명은 전술한 바와 같다.
일 예로, 결정립계(13b)는 결정립(13a)에 직접 접촉하고 있거나 결정립계(13b)의 적어도 일부가 결정립(13a)과 이격되어 배치될 수 있다. 일 예로, 결정립계(13b)는 결정립(13a)의 전체를 둘러싸고 있거나 결정립(13a)의 일부를 둘러싸고 있을 수 있다.
결정립계(13b)의 두께는 결정립(13a)의 두께보다 작을 수 있으며, 예컨대 약 100nm 이하, 예컨대 약 80nm 이하, 예컨대 약 70nm 이하, 예컨대 약 50nm 이하, 예컨대 약 30nm 이하, 예컨대 약 20nm 이하, 예컨대 약 10nm 이하, 예컨대 약 5nm 이하일 수 있으나, 이에 한정되는 것은 아니다.
본 구현예에 따른 세라믹 전자 부품은 인접한 결정립(13a)에 소정의 전압이 인가되는 경우, 인접한 결정립(13a) 사이에 위치하는 결정립계(13b)에 정전 용량이 형성되므로, 커패시터의 기능을 효과적으로 수행할 수 있다. 또한 결정립계(13b)로 둘러싸인 복수의 결정립(13a)이 행 및 열을 따라 배치되거나 무질서하게 배치되어 직렬 및/또는 병렬로 연결되어 있으므로, 전체적으로 높은 정전 용량을 갖는 커패시터의 기능을 효과적으로 수행할 수 있다. 도 8 및 도 9는 도 6의 세라믹 전자 부품의 유전체막의 다양한 구조를 개략적으로 도시한 단면도이다.
도 8 및 도 9를 참고하면, 유전체막(13)은 결정립계(13b)로 둘러싸인 복수의 결정립(13a)을 포함하고, 결정립계(13b)는 전술한 복수의 세라믹 나노시트 외에 벌크 유전체 물질을 더 포함할 수 있다.
일 예로, 결정립계(13b)는 세라믹 나노시트를 포함하는 영역(13ba)과 벌크 유전체 물질을 포함하는 영역(13bb)을 포함할 수 있으며, 예컨대 도 8과 같이 세라믹 나노시트를 포함하는 영역(13ba)과 벌크 유전체 물질을 포함하는 영역(13bb)이 단속적으로(incontinuously) 반복되어 배치될 수도 있고, 예컨대 도 9와 같이 세라믹 나노시트를 포함하는 영역(13ba)과 벌크 유전체 물질을 포함하는 영역(13bb)이 연속적인(continuous) 띠 모양으로 배치될 수도 있다. 그러나 세라믹 나노시트를 포함하는 영역(13ba)과 벌크 유전체 물질을 포함하는 영역(13bb)은 다양한 형태로 배치될 수 있으며 이에 한정되는 것은 아니다.
도 10은 또 다른 구현예에 따른 세라믹 전자 부품을 개략적으로 보여주는 사시도이고, 도 11은 도 10의 세라믹 전자 부품을 A-A’ 방향으로 자른 단면도이다.
본 구현예에 따른 세라믹 전자 부품은 도 1의 커패시터를 단위 커패시터로 하여 복수개 적층된 구조를 가지는 적층 세라믹 커패시터(multilayer ceramic capacitor, MLCC)(20)이다.
도 10 및 도 11을 참고하면, 적층 세라믹 커패시터(20)는 커패시터 바디(21)와 외부 전극(31,32)을 포함한다. 커패시터 바디(21)는 도 1, 도 3 또는 도 4에 도시된 커패시터(10)가 복수 개 적층된 구조를 가지며, 각 커패시터는 전술한 바와 같이 전극(내부 전극)(11, 12)과 유전체막(13)을 포함한다. 구체적인 설명은 전술한 바와 같다.
상기에서는 세라믹 전자 부품의 일 예로 커패시터 및 적층 세라믹 커패시터를 설명하였지만 이에 한정되지 않고 세라믹을 사용하는 모든 전자 부품에 적용될 수 있다.
전술한 커패시터, 적층 세라믹 커패시터와 같은 세라믹 전자 부품은 다양한 전자 장치에 포함될 수 있으며 예컨대 액정표시장치 등의 영상 기기, 컴퓨터 및 모바일 폰 등에 포함될 수 있다.
이하 실시예를 통하여 상술한 구현예를 보다 상세하게 설명한다. 다만, 하기의 실시예는 단지 설명의 목적을 위한 것이며 권리범위를 제한하는 것은 아니다.
합성예 I: KCa 2 Nb 3 O 3 세라믹 분말( 모상 )의 합성
합성예 1
K2CO3:CaCO3:Nb2O5를 1.1:2:3의 조성으로 준비한다. 이어서 상기 분말을 에탄올을 넣고 볼밀(Ball Mill)을 사용하여 24시간 혼합하여 균일하게 혼합한다. 이어서 혼합한 분말을 비커에서 마그네틱 바와 핫 플레이트를 이용하여 혼합하면서 건조한다. 충분한 건조를 위하여 추가적으로 100도 오븐에서 1일간 건조한다. 이어서 공기 분위기에서 1200도에서 10시간 하소를 하여 KCa2Nb3O10 모상을 준비한다.
합성예 2
1300도에서 10시간 하소를 한 것을 제외하고 합성예 1과 동일한 방법으로 합성하여 KCa2Nb3O10 모상을 준비한다.
나노시트 용액의 준비
합성예 3
합성예 1에서 얻은 KCa2Nb3O10 모상 5g을 HNO3 5M 농도의 수용액 200cm3 에 넣고 72시간 동안 칼륨 이온(K+)을 수소(H+)로 치환한다. 이어서 증류수를 사용하여 중성화하고 대기 중에서 충분히 건조하고 오븐에서 1일 이상 충분히 건조한다. 이어서 수소 치환된 HCa2Nb3O10·1.5H2O 0.4g을 테트라부틸암모늄 수용액(tetrabutylammonium hydroxide solution, TBAOH)에서 혼합하면서 H+을 TBA로 치환하고, 층상에서 TBA로 치환되면서 나노시트로 박리가 일어난다. 이때 HCa2Nb3O10·1.5H2O와 TBAOH는 1:1의 비율로 혼합한다. 박리는 상온에서 7일 동안 150rpm으로 기계적으로 흔들면서 진행한다. 이어서 비커의 바닥 침전물을 제거한 후, 원심 분리기를 이용하여 2,000rpm의 조건에서 30분 동안 원심분리한 후 상등액(2/3)만 사용하고 가라앉은 잔류물은 버린다. 이어서 원심분리된 상등액을 멤브레인을 사용하여 투석하여 테트라부틸암모늄 수용액을 제거하여 면방향 크기(lateral size)가 약 3.2㎛인 나노시트를 포함하는 나노시트 용액을 제조한다.
합성예 4
6,000 rpm의 조건에서 30분 동안 원심분리한 것을 제외하고 합성예 3과 동일한 방법으로 합성하여 나노시트 용액을 제조한다.
합성예 5
11,000 rpm의 조건에서 30분 동안 원심분리한 것을 제외하고 합성예 3과 동일한 방법으로 합성하여 나노시트 용액을 제조한다.
합성예 6
박리를 100rpm (mild shaking)으로 수행한 것을 제외하고 합성예 3과 동일한 방법으로 합성하여 나노시트 용액을 제조한다.
합성예 7
합성예 1에서 얻은 KCa2Nb3O10 모상 대신 합성예 2에서 얻은 KCa2Nb3O10 모상을 사용한 것을 제외하고 합성예 3과 동일한 방법으로 합성하여 나노시트 용액을 제조한다.
평가 I
합성예 3 내지 7에 따른 나노시트 용액에 포함된 나노시트들의 면방향 크기 분포를 확인한다.
나노시트 용액에 포함된 나노시트들의 면방향 크기 분포는 주사전자현미경(SEM, 히타치)를 사용하여 이미지를 얻은 후 화상분석기(image analyzer)(software: Image Pro, 제조사: Media Cybernetics)를 사용하여 확인한다.
그 결과는 표 1과 도 12 및 13과 같다.
도 12 및 도 13은 합성예 3 및 4에서 얻은 나노시트 용액 내에 분산된 나노시트들의 면방향 크기 분포를 보여주는 그래프이다.
면방향 크기 분포 구간 피크(peak)
합성예 3 약 1.0㎛ 내지 5.0㎛ 약 3.2㎛
합성예 4 약 0.3 ㎛ 내지 1.6 ㎛ 약 0.9㎛
합성예 5 약 0.2 ㎛ 내지 1.3 ㎛ 약 0.7㎛
합성예 6 약 1.8 ㎛ 내지 5.6 ㎛ 약 3.8㎛
합성예 7 약 2.0 ㎛ 내지 6.2 ㎛ 약 4.2㎛
도 12를 참고하면, 합성예 3에서 얻은 나노시트 용액은 약 1.0㎛ 내지 5.0㎛의 구간 내에서 약 3.2㎛의 면방향 크기를 가지는 나노시트가 가장 많이 포함된 분포를 확인할 수 있다.
도 13을 참고하면, 합성예 4에서 얻은 나노시트 용액은 약 0.3 ㎛ 내지 1.6 ㎛의 구간 내에서 약 0.9㎛의 면방향 크기를 가지는 나노시트가 가장 많이 포함된 분포를 확인할 수 있다.
실시예 I
실시예 1-1
SiO2와 TiO2가 적층된 Si 기판 위에 Pt 전극을 스퍼터링 방법으로 200nm 두께로 형성하여 하부 전극을 형성한다. 이어서 합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 5:1의 부피비로 혼합한 혼합 나노시트 용액을 준비하고 하부 전극 위에 Langmuir-Blodgett 방법 (KSV NIMA)으로 기판 상승 온도 0.5mm/min의 속도로 코팅하여 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 형성한다. 이어서 자외선을 공급하여 남아있는 폴리머를 제거한 후, 오븐에서 건조한다. 이어서 상기 코팅 및 건조를 9회 더 반복하여 총 10층의 이차원 나노시트 단일층을 포함하는 유전체막(0.4 x 0.2 mm2)을 형성한다. 이어서 유전체막 위에 Pt 전극을 형성하여 커패시터를 제조한다.
도 14는 실시예 1-1에 따른 커패시터에서 나노시트들의 면방향 크기 분포를 보여주는 그래프이다.
실시예 1-2
합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 15:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 1-1과 동일한 방법으로 커패시터를 제조한다.
실시예 1-3
합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 30:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 1-1과 동일한 방법으로 커패시터를 제조한다.
실시예 1-4
합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 50:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 1-1과 동일한 방법으로 커패시터를 제조한다.
비교예 1
합성예 3에 따른 나노시트 용액 만을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 1-1과 동일한 방법으로 커패시터를 제조한다.
실시예 2-1
SiO2와 TiO2가 적층된 Si 기판 위에 Pt 전극을 스퍼터링 방법으로 200nm 두께로 형성하여 하부 전극을 형성한다. 이어서 합성예 6에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 10:1의 부피비로 혼합한 혼합 나노시트 용액을 준비하고 하부 전극 위에 Langmuir-Blodgett 방법 (KSV NIMA)으로 기판 상승 속도 0.5mm/min의 속도로 코팅하여 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 형성한다. 이어서 자외선을 공급하여 남아있는 폴리머를 제거한 후, 오븐에서 건조한다. 이어서 상기 코팅 및 건조를 9회 더 반복하여 총 10층의 이차원 나노시트 단일층을 포함하는 유전체막을 형성한다. 이어서 유전체막 위에 Pt 전극을 형성하여 커패시터를 제조한다.
실시예 2-2
합성예 6에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 20:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 2-1과 동일한 방법으로 커패시터를 제조한다.
실시예 2-3
합성예 6에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 40:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 2-1과 동일한 방법으로 커패시터를 제조한다.
비교예 2
합성예 6에 따른 나노시트 용액 만을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 1-1과 동일한 방법으로 커패시터를 제조한다.
실시예 3-1
SiO2와 TiO2가 적층된 Si 기판 위에 Pt 전극을 스퍼터링 방법으로 200nm 두께로 형성하여 하부 전극을 형성한다. 이어서 합성예 7에 따른 나노시트 용액과 합성예 5에 따른 나노시트 용액을 20:1의 부피비로 혼합한 혼합 나노시트 용액을 준비하고 하부 전극 위에 Langmuir-Blodgett 방법 (KSV NIMA)으로 기판 상승 속도 0.5mm/min의 속도로 코팅하여 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 형성한다. 이어서 자외선을 공급하여 남아있는 폴리머를 제거한 후, 오븐에서 건조한다. 이어서 상기 코팅 및 건조를 9회 더 반복하여 총 10층의 이차원 나노시트 단일층을 포함하는 유전체막을 형성한다. 이어서 유전체막 위에 Pt 전극을 형성하여 커패시터를 제조한다.
실시예 3-2
합성예 7에 따른 나노시트 용액과 합성예 5에 따른 나노시트 용액을 40:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 3-1과 동일한 방법으로 커패시터를 제조한다.
실시예 3-3
합성예 7에 따른 나노시트 용액과 합성예 5에 따른 나노시트 용액을 60:1의 부피비로 혼합한 혼합 용액을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 3-1과 동일한 방법으로 커패시터를 제조한다.
비교예 3
합성예 7에 따른 나노시트 용액 만을 사용하여 이차원 나노시트 단일층을 형성한 것을 제외하고 실시예 1-1과 동일한 방법으로 커패시터를 제조한다.
평가 III
실시예 1-1 내지 실시예 3-3와 비교예 1 내지 3에 따른 커패시터의 기공율 및 용량을 평가한다.
기공율은 주사전자현미경(SEM, 히타치)를 사용하여 이미지를 얻은 후 화상분석기(image analyzer)(software: Image Pro, 제조사: Media Cybernetics)을 사용하여 평가하고, 유전율 및 유전상수는 LCR 미터 (LCR meter, Agilent)를 사용하여 평가한다.
그 결과는 표 2 내지 4와 같다.
LSP1(㎛) LSP2(㎛) LSP1/LSP2 혼합비율
(v:v)
기공율
(%)
용량
(nF)
실시예 1-1 3.2 0.9 3.56 5:1 7.9 1.58
실시예 1-2 15:1 6.8 1.95
실시예 1-3 30:1 8.3 1.45
실시예 1-4 50:1 8.8 1.40
비교예 1 - - 9.1 1.32
LSP1(㎛) LSP2(㎛) LSP1/LSP2 혼합비율
(v:v)
기공율
(%)
용량
(nF)
실시예 2-1 3.8 0.9 4.22 10:1 7.0 1.85
실시예 2-2 20:1 6.2 2.12
실시예 2-3 40:1 7.4 1.65
비교예 2 - - - 9.1 1.32
LSP1(㎛) LSP2(㎛) LSP1/LSP2 혼합비율
(v:v)
기공율
(%)
용량
(nF)
실시예 3-1 4.2 0.7 6.00 20:1 6.3 2.05
실시예 3-2 40:1 5.8 2.26
실시예 3-3 60:1 6.8 1.95
비교예 3 - - - 9.1 1.32
표 2 내지 4를 참고하면, 실시예 1-1 내지 3-3에 따른 커패시터는 비교예 1 내지 3에 따른 커패시터에 비해 기공율이 낮고 그에 따라 용량이 높아지는 것을 확인할 수 있다.
실시예 II
실시예 4
SiO2와 TiO2가 적층된 Si 기판 위에 Pt 전극을 스퍼터링 방법으로 200nm 두께로 형성하여 하부 전극을 형성한다. 이어서 합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 5:1의 부피비로 혼합한 혼합 나노시트 용액을 준비하고 하부 전극 위에 Langmuir-Blodgett 방법 (KSV NIMA)으로 기판 상승 속도 0.5mm/min으로 코팅하여 이차원 나노시트 단일층을 형성한다. 이어서 자외선을 공급하여 남아있는 폴리머를 제거한 후, 오븐에서 건조한다. 이어서 이차원 단일시트 단일층 위에 Ba0 . 5Sr0 . 5TiO3 세라믹 벌크 유전체를 마그네트론 RF 스퍼터링(RF power density: 1W/㎠, 증착 압력 2Pa, 공급가스: 아르곤(20sccm), 기판온도: 상온(25도))으로 증착한다. 이어서 기판을 O2 분위기에서 500도에서 1시간 동안 어닐링하여 200nm 두께의 Ba0 . 5Sr0 . 5TiO3 벌크 유전체 층을 형성한다. 이어서 Ba0 . 5Sr0 . 5TiO3 벌크 유전체 층 위에 Pt 전극을 형성하여 커패시터를 제조한다.
실시예 6
SiO2와 TiO2가 적층된 Si 기판 위에 Pt 전극을 스퍼터링 방법으로 200nm 두께로 형성하여 하부 전극을 형성한다. 이어서 합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 5:1의 부피비로 혼합한 혼합 나노시트 용액을 하부 전극 위에 Langmuir-Blodgett 방법 (KSV NIMA)으로 기판 상승 온도 0.5mm/min의 속도로 코팅하여 하부 이차원 나노시트 단일층을 형성한다. 이어서 자외선을 공급하여 남아있는 폴리머를 제거한 후, 오븐에서 건조한다. 이어서 하부 이차원 단일시트 단일층 위에 Ba0 . 5Sr0 . 5TiO3 세라믹 벌크 유전체를 마그네트론 RF 스퍼터링(RF power density: 1W/㎠, 증착 압력 2Pa, 공급가스: 아르곤(20sccm), 기판온도: 상온(25도)으로 증착한다. 이어서 기판을 O2 분위기에서 500도에서 1시간 동안 어닐링하여 200nm 두께의 Ba0 . 5Sr0 . 5TiO3 세라믹 유전체 층을 형성한다. 이어서 Ba0 . 5Sr0 . 5TiO3 세라믹 유전체 층 위에 합성예 3에 따른 나노시트 용액과 합성예 4에 따른 나노시트 용액을 5:1의 부피비로 혼합한 혼합 나노시트 용액을 Ba0 . 5Sr0 . 5TiO3 세라믹 층 위에 Langmuir-Blodgett 방법 (KSV NIMA)으로 기판 상승 온도 0.5mm/min의 속도로 코팅하여 상부 이차원 나노시트 단일층을 형성한다. 이어서 자외선을 공급하여 남아있는 폴리머를 제거한 후, 오븐에서 건조한다. 이어서 상부 이차원 나노시트 단일층 위에 Pt 전극을 형성하여 커패시터를 제조한다.
비교예 5
이차원 나노시트 단일층을 형성하지 않은 것을 제외하고 실시예 5와 동일한 방법으로 커패시터를 제조한다.
평가 IV
실시예 5, 6과 비교예 5에 따른 커패시터의 겉보기 유전율을 평가한다.
그 결과는 표 5와 같다.
겉보기 유전율(εr)
실시예 5 590
실시예 6 620
비교예 5 450
표 5를 참고하면, 실시예 5, 6에 따른 커패시터는 비교예 5에 따른 커패시터와 비교하여 높은 겉보기 유전율을 나타내는 것을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 커패시터
11, 12: 전극
13: 유전체막
13a, 13b: 나노시트들
13c: 기공
14: 제1 유전체막
15: 제2 유전체막
16: 제3 유전체막
21: 커패시터 바디
31,32:외부전극

Claims (25)

  1. 서로 마주하는 한 쌍의 전극, 그리고
    상기 한 쌍의 전극 사이에 위치하고 복수의 세라믹 나노시트를 포함하는 유전체막
    을 포함하고,
    상기 복수의 세라믹 나노시트는 서로 분리된 적어도 둘의 피크(peaks)로 표현되는 다중 면방향 크기 분포(multimodal lateral size distribution)를 가지는 세라믹 전자 부품.
  2. 제1항에서,
    상기 다중 면방향 크기 분포는 약 1.5㎛ 이상의 면방향 크기(lateral size)에서 나타나는 제1 피크, 그리고 상기 제1 피크와 분리되고 상기 제1 피크에서의 면방향 크기보다 작은 면방향 크기에서 나타나는 제2 피크를 포함하는 세라믹 전자 부품.
  3. 제2항에서,
    상기 제1 피크에서의 면방향 크기는 약 1.5㎛ 내지 10㎛이고,
    상기 제2 피크에서의 면방향 크기는 약 1.0㎛ 이하인 세라믹 전자 부품.
  4. 제2항에서,
    상기 제1 피크와 상기 제2 피크에서의 면방향 크기의 비율은 2:1 내지 10:1인 세라믹 전자 부품.
  5. 제2항에서,
    상기 제1 피크에서의 면방향 크기는 약 2.0㎛ 내지 5.0㎛이고,
    상기 제2 피크에서의 면방향 크기는 약 0.5㎛ 내지 1.0㎛이고,
    상기 제1 피크와 상기 제2 피크에서의 면방향 크기의 비율은 2.4:1 내지 6:1인 세라믹 전자 부품.
  6. 제2항에서,
    상기 복수의 세라믹 나노시트는
    약 1㎛ 내지 10㎛ 중 적어도 일부의 구간에서 면방향 크기 분포를 나타내고 상기 제1 피크를 가지는 제1 세라믹 나노시트 군, 그리고
    상기 제1 세라믹 나노시트 군의 평균 면방향 크기보다 작고 상기 제2 피크를 가지는 제2 세라믹 나노시트 군
    을 포함하는 세라믹 전자 부품.
  7. 제6항에서,
    상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군은 약 5:1 내지 100:1의 부피비로 포함되는 세라믹 전자 부품.
  8. 제1항에서,
    상기 복수의 세라믹 나노시트는 서로 분리된 두 개의 피크로 표현되는 이중 면방향 크기 분포(bimodal lateral size distribution)를 가지는 세라믹 전자 부품.
  9. 제1항에서,
    상기 유전체막은 9.0 % 이하의 기공율(porosity)을 가지고,
    상기 기공율은 상기 유전체막의 총 면적에 대한 기공의 면적의 비율인 세라믹 전자 부품.
  10. 제1항에서,
    상기 세라믹 나노시트는 50 이상의 유전율을 가지는 세라믹 전자 부품.
  11. 제1항에서,
    상기 세라믹 나노시트는 Ca2Nb3O10, Ca2NaNb4O13, Ca2Na2Nb5O16, Sr2Nb3O10, SrBi4Ti4O15, Ti2NbO7, LaNb2O7 또는 이들의 조합을 포함하는 세라믹 전자 부품.
  12. 제1항에서,
    상기 세라믹 나노시트는 세라믹 분말로부터 박리된 구조체인 세라믹 전자 부품.
  13. 제1항에서,
    상기 유전체막은 상기 복수의 세라믹 나노시트로 이루어진 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 하나 또는 둘 이상 포함하는 세라믹 전자 부품.
  14. 제1항에서,
    상기 유전체막의 두께는 0.5㎛ 이하인 세라믹 전자 부품.
  15. 제1항에서,
    상기 유전체막은
    상기 복수의 세라믹 나노시트를 포함하는 제1 유전체막, 그리고
    상기 제1 유전체막의 일면에 위치하고 벌크 세라믹 유전체를 포함하는 제2 유전체막
    을 포함하는 세라믹 전자 부품.
  16. 제1항에서,
    상기 유전체막은
    상기 복수의 세라믹 나노시트를 포함하는 제1 유전체막,
    상기 제1 유전체막의 일면에 위치하고 벌크 세라믹 유전체를 포함하는 제2 유전체막, 그리고
    상기 제2 유전체막의 일면에 위치하고 상기 복수의 세라믹 나노시트를 포함하는 제3 유전체막
    을 포함하는 세라믹 전자 부품.
  17. 제1항에서,
    상기 유전체막은
    벌크 세라믹 유전체를 포함하는 복수의 결정립, 그리고
    상기 복수의 세라믹 나노시트를 포함하는 결정립계
    를 포함하는 세라믹 전자 부품.
  18. 제1항에서,
    상기 세라믹 전자 부품은 적층 세라믹 커패시터(MLCC)를 포함하고,
    상기 적층 세라믹 커패시터(MLCC)는 상기 한 쌍의 전극 및 상기 유전체막을 포함하는 단위 커패시터가 복수개 적층된 구조를 가지는 세라믹 전자 부품.
  19. 층상의 세라믹 분말을 합성하는 단계,
    상기 층상의 세라믹 분말을 박리하여 면방향 크기 분포가 다른 복수의 세라믹 나노시트를 준비하는 단계,
    제1 전극 위에 상기 복수의 세라믹 나노시트를 형성하여 유전체막을 형성하는 단계, 그리고
    상기 유전체막 위에 제2 전극을 형성하는 단계
    를 포함하고,
    상기 복수의 세라믹 나노시트는 서로 분리된 적어도 둘의 피크로 표현되는 다중 면방향 크기 분포를 가지는 세라믹 전자 부품의 제조 방법.
  20. 제19항에서,
    상기 복수의 세라믹 나노시트를 준비하는 단계는
    약 1㎛ 내지 10㎛ 중 적어도 일부의 구간에서 면방향 크기 분포를 가지고 약 1.5㎛ 이상의 면방향 크기에서 제1 피크를 나타내는 제1 세라믹 나노시트 군을 준비하는 단계,
    상기 제1 세라믹 나노시트 군의 평균 입자 크기보다 작고 상기 제1 피크에서의 면방향 크기보다 작은 면방향 크기에서 제2 피크를 나타내는 제2 세라믹 나노시트 군을 준비하는 단계, 그리고
    상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군을 혼합하는 단계
    를 포함하는 세라믹 전자 부품의 제조 방법.
  21. 제20항에서,
    상기 제1 세라믹 나노시트 군을 준비하는 단계와 상기 제2 세라믹 나노시트 군을 준비하는 단계는 각각 열처리하는 단계 및 원심분리하는 단계 중 적어도 하나를 포함하고,
    상기 제1 세라믹 나노시트 군을 준비하는 단계는 상기 제2 세라믹 나노시트 군을 준비하는 단계보다 높은 온도에서 열처리를 수행하고,
    상기 제1 세라믹 나노시트 군을 준비하는 단계는 상기 제2 세라믹 나노시트 군을 준비하는 단계보다 느린 속도로 원심분리를 수행하는
    세라믹 전자 부품의 제조 방법.
  22. 제20항에서,
    상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군을 혼합하는 단계는 상기 제1 세라믹 나노시트 군과 상기 제2 세라믹 나노시트 군을 약 5:1 내지 100:1의 부피비로 혼합하는 세라믹 전자 부품의 제조 방법.
  23. 제19항에서,
    상기 유전체막을 형성하는 단계는
    상기 복수의 세라믹 나노시트를 포함하는 세라믹 나노시트 용액을 준비하는 단계, 그리고
    Langmuir-Blodgett 방법, Layer-by-Layer 방법, 스핀 코팅, 슬릿 코팅, 바 코팅 또는 딥 코팅으로 상기 제1 전극 위에 상기 세라믹 나노시트 용액을 코팅하여 이차원 나노시트 단일층(2-dimensional nanosheet monolayer)을 형성하는 단계
    를 포함하는 세라믹 전자 부품의 제조 방법.
  24. 제23항에서,
    상기 유전체막을 형성하는 단계는 상기 이차원 나노시트 단일층을 형성하는 단계를 복수 회 수행하여 복수의 이차원 나노시트 단일층을 형성하는 단계를 포함하는 세라믹 전자 부품의 제조 방법.
  25. 제1항 내지 제18항 중 어느 한 항에 따른 세라믹 전자 부품을 포함하는 전자 장치.


KR1020170141216A 2017-10-27 2017-10-27 세라믹 전자 부품 및 그 제조 방법과 전자장치 KR102469185B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170141216A KR102469185B1 (ko) 2017-10-27 2017-10-27 세라믹 전자 부품 및 그 제조 방법과 전자장치
US16/169,800 US11120944B2 (en) 2017-10-27 2018-10-24 Ceramic electronic component including ceramic nanosheets having multimodal lateral size distribution and method of manufacturing the same and electronic device
JP2018201043A JP7336758B2 (ja) 2017-10-27 2018-10-25 セラミック電子部品およびその製造方法、ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170141216A KR102469185B1 (ko) 2017-10-27 2017-10-27 세라믹 전자 부품 및 그 제조 방법과 전자장치

Publications (2)

Publication Number Publication Date
KR20190047377A true KR20190047377A (ko) 2019-05-08
KR102469185B1 KR102469185B1 (ko) 2022-11-18

Family

ID=66244154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170141216A KR102469185B1 (ko) 2017-10-27 2017-10-27 세라믹 전자 부품 및 그 제조 방법과 전자장치

Country Status (3)

Country Link
US (1) US11120944B2 (ko)
JP (1) JP7336758B2 (ko)
KR (1) KR102469185B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875943B2 (en) 2021-11-26 2024-01-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210042745A (ko) 2019-10-10 2021-04-20 삼성전자주식회사 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
JP7421313B2 (ja) * 2019-11-22 2024-01-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20210130040A (ko) * 2020-04-21 2021-10-29 삼성전자주식회사 고주파 동작 환경에서 사용될 수 있는 반도체 장치의 커패시터
JP7411225B2 (ja) * 2020-07-03 2024-01-11 国立研究開発法人産業技術総合研究所 セラミックコンデンサ及びその製造方法
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060258327A1 (en) * 2005-05-11 2006-11-16 Baik-Woo Lee Organic based dielectric materials and methods for minaturized RF components, and low temperature coefficient of permittivity composite devices having tailored filler materials
US20120245016A1 (en) * 2011-03-23 2012-09-27 The Curators Of The University Of Missouri High dielectric constant composite materials and methods of manufacture
US20140150966A1 (en) * 2011-05-19 2014-06-05 Minoru Osada High dielectric nanosheet laminate, high dielectric element and method for producing the same
KR101405078B1 (ko) * 2006-12-25 2014-06-10 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 유전체 소자와 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US20110000698A1 (en) 2006-02-13 2011-01-06 Minoru Osada Nano-Sized Ultrathin-Film Dielectric, Process for Producing the Same and Nano-Sized Ultrathin Film Dielectric Device
WO2010116656A1 (ja) * 2009-04-08 2010-10-14 パナソニック株式会社 コンデンサ、およびその製造方法
US20110232524A1 (en) * 2009-05-25 2011-09-29 Korea Institute Of Ceramic Engineering And Technology Ceramic ink for manufacturing ceramic thick film by inkjet printing
WO2010143410A1 (ja) * 2009-06-11 2010-12-16 パナソニック株式会社 コンデンサおよびコンデンサの製造方法
JP2011181726A (ja) 2010-03-02 2011-09-15 Panasonic Corp ナノシート積層体の製造方法およびこのナノシート積層体を用いたナノシートキャパシタの製造方法
JP5672726B2 (ja) * 2010-03-11 2015-02-18 独立行政法人物質・材料研究機構 薄片状ペロブスカイト酸化物粒子を配合した有機溶媒分散体及びその製造方法並びにそれを用いたペロブスカイト酸化物薄膜及びその製造方法
KR101179330B1 (ko) * 2010-07-30 2012-09-03 삼성전기주식회사 저온 동시 소성 세라믹 조성물, 이를 포함하는 저온 동시 소성 세라믹 기판 및 이의 제조방법
KR101609596B1 (ko) * 2010-10-13 2016-04-06 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법
JP5682414B2 (ja) * 2011-03-30 2015-03-11 富士通株式会社 デカップリングキャパシタの製造方法
KR101398553B1 (ko) 2013-01-29 2014-05-27 한국과학기술연구원 나이오베이트 유전체 조성물 및 이를 사용하는 나노시트 박막
WO2014199770A1 (ja) * 2013-06-12 2014-12-18 株式会社村田製作所 コンデンサ用電極と該コンデンサ用電極の製造方法、及びコンデンサ素子
KR101522666B1 (ko) * 2013-12-16 2015-05-26 한국과학기술연구원 적층세라믹캐패시터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060258327A1 (en) * 2005-05-11 2006-11-16 Baik-Woo Lee Organic based dielectric materials and methods for minaturized RF components, and low temperature coefficient of permittivity composite devices having tailored filler materials
KR101405078B1 (ko) * 2006-12-25 2014-06-10 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 유전체 소자와 그 제조 방법
US20120245016A1 (en) * 2011-03-23 2012-09-27 The Curators Of The University Of Missouri High dielectric constant composite materials and methods of manufacture
US20140150966A1 (en) * 2011-05-19 2014-06-05 Minoru Osada High dielectric nanosheet laminate, high dielectric element and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875943B2 (en) 2021-11-26 2024-01-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
US11120944B2 (en) 2021-09-14
JP2019083315A (ja) 2019-05-30
KR102469185B1 (ko) 2022-11-18
JP7336758B2 (ja) 2023-09-01
US20190131075A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102469185B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR102325821B1 (ko) 2차원 페로브스카이트 소재, 이를 포함하는 유전체 및 적층형 커패시터
EP3351521B1 (en) Dielectric composites, and multi-layered capacitors and electronic devices comprising thereof
US8867188B2 (en) Multilayer ceramic electronic component and fabricating method thereof
KR100836131B1 (ko) 나노와이어를 이용한 커패시터 및 그 제조방법
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
CN109928746B (zh) 陶瓷电介质、其制造方法、陶瓷电子组件和电子设备
JP2016029708A (ja) 薄膜誘電体及び薄膜コンデンサ素子
CN110246689B (zh) 陶瓷电介质及其制造方法和陶瓷电子组件及电子设备
KR102392041B1 (ko) 유전체, 그 제조 방법, 이를 포함하는 유전체 소자 및 전자 소자
US11024462B2 (en) Ceramic electronic component and method of manufacturing the same and electronic device
KR102363288B1 (ko) 유전체, 그 제조 방법, 이를 포함하는 유전체 소자 및 전자 소자
JP5407792B2 (ja) 薄膜コンデンサ及び薄膜コンデンサの製造方法
US10312021B2 (en) Dielectric composition and multilayer ceramic capacitor having the same
US20220415577A1 (en) Dielectric material and device including the same
KR102566400B1 (ko) 유전 복합체, 및 이를 포함하는 적층형 커패시터 및 전자 소자
KR102585979B1 (ko) 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
KR101963257B1 (ko) 페롭스카이트 분말, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품
US11031181B2 (en) Dielectric composition and multilayer capacitor comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant