CN103377824A - 多层陶瓷电子元件及其制造方法 - Google Patents

多层陶瓷电子元件及其制造方法 Download PDF

Info

Publication number
CN103377824A
CN103377824A CN2013100122841A CN201310012284A CN103377824A CN 103377824 A CN103377824 A CN 103377824A CN 2013100122841 A CN2013100122841 A CN 2013100122841A CN 201310012284 A CN201310012284 A CN 201310012284A CN 103377824 A CN103377824 A CN 103377824A
Authority
CN
China
Prior art keywords
internal electrode
electrode
ceramic
electronic component
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100122841A
Other languages
English (en)
Other versions
CN103377824B (zh
Inventor
金钟翰
李仑熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103377824A publication Critical patent/CN103377824A/zh
Application granted granted Critical
Publication of CN103377824B publication Critical patent/CN103377824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供了多层陶瓷电子元件及其制造方法。多层陶瓷电子元件包括:陶瓷体;以及内部电极,形成在所述陶瓷体内并具有多个非电极区域的,其中,在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的厚度用Te表示、所述内部电极的连续性用C表示、所述内部电极的面积用Ae表示、所述多个非电极区域的面积用Ao表示且所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足0.1μm≤Te≤0.5μm,1.1%≤Ao/Ae≤3.2%,Pmax≤120nm及95%≤C≤99.5%。

Description

多层陶瓷电子元件及其制造方法
相关申请的交叉引用
本申请要求于2012年4月26日向韩国知识产权局提交的韩国专利申请第10-2012-0043978号的优先权,该专利申请的公开内容通过引用并入本文。
技术领域
本发明涉及一种多层陶瓷电子元件,更具体地,涉及一种使其中的设计电容易于实现并防止绝缘击穿及破裂的多层陶瓷电子元件。
背景技术
随着电子产品朝着小型化及实现强大功能的方向发展,也需要小型化并高度功能化电子产品的元件。由于需要实现小型化及高电容,多层陶瓷电子元件已备受关注,并因此提高了对多层陶瓷电子元件的需求。
为了实现多层陶瓷电容器的小型化及高电容,也需要高度层叠并变薄内部电极。
通常情况下,在烧结过程中,内部电极可能会打结并因此损坏。所以,可以降低由内部电极形成的电容并可不规则地形成电容,从而导致产品的可靠性降低。因此,为了实现高电容,需要确保内部电极的连续性。
然而,随着多层陶瓷电容器不断小型化并高度层叠,内部电极会相应变薄,随着内部电极变薄,在烧结过程中这些内部电极很容易被损坏,因此,可能难以确保内部电极的连续性。
发明内容
本发明的一方面提供了一种多层陶瓷电子元件,其能够通过控制内部电极中俘获的普通材料粉末的大小和区域分布实现设计电容并防止绝缘击穿及破裂,从而实现内部电极95%以上的连续性。
根据本发明的一方面,提供了一种多层陶瓷电子元件,包括:陶瓷体;以及内部电极,形成在所述陶瓷体内并且其中具有多个非电极区域,其中,在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的厚度用Te表示且所述内部电极的连续性用C表示且所述内部电极的面积用Ae表示且所述多个非电极区域的面积用Ao表示且所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足0.1μm≤Te≤0.5μm,1.1%≤Ao/Ae≤3.2%,Pmax≤120nm及95%≤C≤99.5%。
所述内部电极的厚度(Te)可以是所述内部电极的平均厚度。
所述非电极区域可以包括普通陶瓷材料。
所述普通陶瓷材料可以与构成所述陶瓷体的材料相同。
所述非电极区域可进一步包括孔隙。
根据本发明的另一个方面,提供了一种多层陶瓷电子元件,包括:陶瓷体;以及内部电极,形成在所述陶瓷体内并且其中具有多个非电极区域,所述内部电极的厚度(Te)满足0.1μm≤Te≤0.5μm,其中,在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的连续性用C表示且所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足Pmax≤120nm及95%≤C≤99.5%。
这里,当所述内部电极的面积用Ae表示且所述多个非电极区域的面积用Ao表示时,可以满足1.1%≤Ao/Ae≤3.2%。
所述内部电极的厚度(Te)可以是所述内部电极的平均厚度。
所述非电极区域可以包括普通陶瓷材料。
所述普通陶瓷材料可以与构成所述陶瓷体的材料相同。
所述非电极区域进一步可包括孔隙。
根据本发明的另一方面,提供了一种制造多层陶瓷电子元件的方法,所述方法包括:制备包括导电金属粉末和普通材料粉末的导电浆料,所述普通材料粉末的平均粒径与所述导电金属粉末的平均粒径之比低于1:6;通过利用所述导电浆料,分别在陶瓷印刷电路基板上形成内部电极;层叠其上分别形成有所述内部电极的陶瓷印刷电路基板,从而形成层叠体;以及烧结其中具有层叠陶瓷印刷电路基板的层叠体以形成陶瓷体,其中,所述陶瓷体包括其中具有多个非电极区域的内部电极,并且在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足Pmax≤120nm。
这里,基于所述导电金属粉末的重量作为100%的情况,所述普通材料粉末的重量与所述导电金属粉末的重量之比可以是5%或以下。
所述普通材料粉末可以包括普通陶瓷材料粉末。
所述普通陶瓷材料粉末可以含有钛酸钡或钛酸锶。
这里,在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的连续性用C表示时,可以满足95%≤C≤99.5%。
这里,当所述内部电极的面积用Ae表示且所述多个非电极区域的面积用Ao表示时,可以满足1.1%≤Ao/Ae≤3.2%。
所述内部电极的厚度(Te)可满足0.1μm≤Te≤0.5μm。
所述内部电极的厚度(Te)可以是所述内部电极的平均厚度。
附图说明
结合附图,根据下文的详细描述,将更清楚地理解本发明的上述及其他目的、特征及其他优点,其中:
图1为根据本发明实施例的多层陶瓷电子元件的透视图;
图2为沿图1的线X-X’截取的截面图;
图3为图2的Z部分的放大视图;
图4及5为解释内部电极的连续性的示意图。
具体实施方式
现在将参照附图对本发明的实施例进行详细描述。
然而,本发明可实施为多种不同形式且不应解释为受限于本文中陈述的实施例。
提供本发明的实施例,使得本领域的技术人员可以更容易理解本发明。
本文中所使用的术语仅是为了描述特定实施例,不旨在限制发明构思。如本文中所使用的,单数形式“a”、“an”及“the”旨在包括复数形式,除非上下文另有明确说明。
另外,除非另外明确描述,否则“包括”任何部件将被理解为暗示包含其他部件,不排除任何其他部件。
在附图中,为了清晰起见,放大了形状及尺寸,相同的附图标记在全文中用于表示相同或相似的部件。
图1为根据本发明实施例的多层陶瓷电子元件的透视图。图2为沿图1的线X-X’截取的截面图。图3为图2的Z部分的放大视图。
参照图1至图3,本发明实施例的多层陶瓷电子元件可以包括陶瓷体10,层叠在陶瓷体10内的内部电极30,以及形成在陶瓷体10的外表面上的外部电极20。
陶瓷体10可以具有长方体形状。本文中所使用的术语“长度方向”、“宽度方向”及“厚度方向”可以分别用图1的“L方向”、“W方向”及“T方向”表示。这里,厚度方向指的是层叠内部电极30的方向。对于陶瓷体10而言,宽度可以等于厚度。陶瓷体10可以具有上表面S1、下表面S4、侧表面S3及S6,以及端表面S2及S5。
陶瓷体10可以包括具有相对较高的介电常数的介电材料,具体地说,可以包括(但不限于)钛酸钡或钛酸锶。介电材料包括电偶极子,从而促使累积相对大量的电荷。
外部电极20可以形成在陶瓷体10的外表面上,具体地说,可以沿长度方向(“L方向”)形成在端表面S2及S5上。外部电极20可以延伸到陶瓷体10的上下表面S1及S4及侧表面S3及S6的部分。外部电极20可以具有第一及第二外部电极21及22,并将具有相反极性的电流施加给第一和第二外部电极21及22。
外部电极20可以包括导电金属及玻璃。导电金属可以包括选自由金(Au)、银(Ag)、钯(Pd)、铜(Cu)、镍(Ni)及其合金组成的组中的至少一种。
内部电极30可以层叠在陶瓷体10内,且可以具有(但不限于)矩形形状。内部电极30可以具有第一和第二内部电极31及32。第一和第二内部电极31及32可以沿彼此相反的方向引出并分别与第一和第二外部电极21及22连接,使得第一和第二内部电极31及32可以带有相反极性。电荷累积在以相反极性被充电的第一和第二内部电极中,从而促进电容形成。
内部电极30可以包括选自由金(Au)、银(Ag)、钯(Pd)、铜(Cu)、镍(Ni)及其合金组成的组中的至少一种,但不限于此。可以使用可以赋予内部电极30相对足够导电性的任何材料,没有特别限制。
在本实施例中,内部电极30中可以具有多个非电极区域N。
在沿陶瓷体10的长度和厚度方向截取的截面上(L-T截面),内部电极30中俘获的区域可以被称为非电极区域N,内部电极30中除非电极区域N之外的区域可以被称为电极区域E。
用于内部电极的导电浆料可以包括镍等导电金属粉末、普通材料粉末及添加到其中的其他烧结助剂。非电极区域N可以指内部电极内俘获有普通材料粉末和烧结助剂的区域。
非电极区域N可以包括诸如陶瓷粉末、粘接剂、溶剂等材料,用于内部电极的导电金属粉末除外,同样,非电极区域N可以是真空区,如孔隙。
在普通材料粉末被导电金属粉末(具体地说是镍粉粒)包围的情况下,普通材料粉末不可能从内部电极中漏出,因此在烧结过程中可以俘获在内部电极中,这可以形成非电极区域N。
非电极区域N的面积可以是构成非电极区域N的材料含量的标准。具体地说,可以猜测加入内部电极30的普通材料的含量。
非电极区域N可以包括加入内部电极30的普通陶瓷材料粉末。普通陶瓷材料粉末在烧结过程中可以从内部电极30移至陶瓷体,普通材料粉末的种类可以与形成介电层的陶瓷粉末的种类相同,以防止介电层的特性变差。普通陶瓷材料粉末的实例可以包括(但不限于)钛酸钡粉末。
一部分普通陶瓷材料粉末可以排出至内部电极30的表面并与陶瓷粉末烧结在一起,形成介电层,但一部分普通陶瓷材料粉末在完成烧结之前不可能在金属粉粒之间漏出,因此可俘获在晶界之间。因此,普通陶瓷材料粉末可以形成内部电极30内的非电极区域。
通过将普通材料粉末加入内部电极30用的浆料中,可以抑制内部电极30的烧结收缩,解释可以如下。
当将普通材料粉末加入内部电极30时,增加烧结起始温度,从而抑制烧结收缩。原因是,普通材料粉末设置在导电金属晶粒之间以防止导电金属晶粒彼此接触。
烧结过程可开始于在导电金属晶粒之间颈缩(necking)。颈缩是指,导电金属晶粒之间的接触部分变得相对扩大的现象。在普通材料位于导电金属晶粒之间的情况下,限制导电金属晶粒之间的接触。因此,可以限制颈缩的发生,按照这个方法,可以增加烧结起始温度以抑制烧结收缩。
另外,普通材料粉末可以填充无法用导电金属晶粒填充的真空区,由此可以减少烧结时的收缩率。
在本实施例中,内部电极30的厚度(Te)可以是0.1μm以上但在0.5μm或以下。也就是说,内部电极30的厚度(Te)可以是0.1μm≤Te≤0.5μm。
当Te<0.1μm时,不可以实现设计电容。原因是,内部电极30过薄,且无法抑制内部电极30的烧结收缩,尽管添加了普通材料粉末也无法实现内部电极30的95%以上的连续性。
当Te>0.5μm时,内部电极30相对较厚。因此,即便在发生内部电极30烧结收缩的情况下,也可以毫无困难地实现内部电极30的95%以上的连续性,从而不难实现设计电容。
当0.1μm≤Te≤0.5μm时,很可能难以实现内部电极30的95%以上的连续性并难以实现设计电容。在本实施例中,可以针对非电极区域N控制其他因素来解决这个缺点。
内部电极30的厚度(Te)可以用平均值表示。内部电极30的厚度(Te)可以确定为通过测量10个区域的厚度然后对测得的厚度进行平均计算获得的平均值,10个区域的厚度在内部电极30的图像上是等距的,该图像从通过利用扫描电子显微镜扫描沿陶瓷体10的长度和厚度方向截取的截面(L-T截面)获得的图像提取得来。
内部电极30的厚度可以按照内部电极30的面积与内部电极30的实际长度之比(内部电极的面积/内部电极的实际长度)进行计算。
参照图4,内部电极30的面积可以指包括电极区域E级非电极区域N的面积,内部电极30的实际长度可以指排出内部电极30中形成的间距的内部电极30的长度。
可以针对一层内部电极30测量内部电极30的面积、电极区域E的面积(Ae)、非电极区域N的面积(Ao)以及内部电极30的实际长度,且将这些测量值乘以层叠数时,这些值在整个多层陶瓷电容器上可以被一般化(推广,generalized)。
在本实施例中,非电极区域N的面积(Ao)与电极区域E的面积(Ae)之比Ao/Ae可以是1.1%~3.2%。也就是说,该比可以是1.1%≤Ao/Ae≤3.2%。
当Ao/Ae<1.1%时,内部电极95%以上的连续性可能就难以实现,从而可能难以实现设计电容。
由于非电极区域N的面积(Ao)占内部电极30的小部分,因此烧结收缩作用相对较小且内部电极30的连续性略有提高。在内部电极30的连续性较小的情况下,减小基本上促进电容形成的内部电极30的面积,从而难以实现设计电容。
当Ao/Ae>3.2%时,陶瓷晶粒可能会异常地生长,因此,可能会降低击穿电压(BDV)。
非电极区域N的比例相对较大的面积(Ao)可以表示,构成非电极区域N的材料的含量相对较高,例如,在与陶瓷体相同的介电陶瓷用作普通材料的情况下,添加到内部电极30中的普通陶瓷材料粉末可以从内部电极30漏出,结果,陶瓷体的晶粒可能会过分生长,并可以降低击穿电压。
将参照图4对电极区域E的面积(Ae)和非电极区域N的面积(Ao)的测量进行描述。
内部电极30的面积是指连续形成内部电极30的区域,但不包括内部电极30的断开部分。内部电极30中形成的间距G可以排除在内部电极30的面积之外。间距G是指穿过内部电极30的孔隙,且不可包括仅在内部电极30的表面的一部分上或在内部电极30内形成的孔隙。
从光学图像来说,内部电极30可以与介电层不同,且非电极区域N和电极区域E可以用不同的亮度表示,从而允许进行区分。
内部电极30的面积、电极区域E的面积(Ae)、非电极区域N的面积(Ao)等可以利用计算机程序通过SigmaScan Pro等进行测量,但不限于此。
在烧制过程中,导电浆料的组合物中含有的材料可以在构成内部电极30的金属晶粒的界面(即,晶界)中俘获。另外,在内部电极30的烧制过程中,孔隙可以形成在金属晶粒的界面中,当在内部电极30中俘获时,孔隙可以形成在内部电极30内。
当普通陶瓷材料粉末通过控制其粒径比分散在金属粉末之间时,金属粉末的烧结可以被抑制到大约1000℃以上。金属粉末的烧结可以抑制到预定温度,且可以开始烧结形成介电层的陶瓷粉末。当形成介电层的陶瓷粉末致密化推进时,也可以发起内部电极30的致密化且其烧结可以快速推进。
普通陶瓷材料粉末可以延迟烧结收缩开始,并抑制金属粉末的烧结收缩。具有控制粒径比的普通陶瓷材料粉末可以防止金属粉粒在金属粉末烧结收缩时接触,并因此抑制金属粉末的晶粒生长并防止内部电极30打结。
在本实施例中,多个非电极区域N中具有最大直径的非电极区域N的最大直径Pmax可以是120nm或以下。也就是说,可以满足Pmax≤120nm。
非电极区域N可以具有不规则形状,比如圆形、椭圆形、多边形等。同时,针对测量的各个部分,一个非电极区域N可以具有不同的直径,且非电极区域N的最大直径表示测得的直径之中最大的直径。
非电极区域N的最大直径相对较大可以表示,非电极区域N不均匀分布并集聚在特定区域中。
这可以表示,非电极区域N没有起到抑制内部电极30的烧结收缩的作用。原因是,当非电极区域N均匀分布在内部电极30中时,各个非电极区域N可以有效抑制内部电极30的烧结收缩。
非电极区域N可以均匀分布在内部电极30中,且非电极区域N可以相对较小。
非电极区域N均匀分布在内部电极30中可以表示,非电极区域N有效起到增加内部电极30的收缩起始温度的作用。
当Pmax>120nm时,无法实现内部电极95%以上的连续性,最终难以实现设计的电容。
非电极区域N可以均匀分布在内部电极30中,同时具有相对较小的尺寸。这可以由以下因素确定。
第一个因素是添加的普通材料的量。非电极区域N的面积(Ao)与电极区域E的面积(Ae)之比可以通过控制添加的普通材料的量进行调节。当普通材料的含量相对较高时,可以增加非电极区域N的面积(Ao),当普通材料的含量相对较低时,可以减少非电极区域N的面积(Ao)。
第二个因素是普通材料粉末的粒径的最大尺寸。随着普通材料粉末的粒径减小,形成在内部电极中的非电极区域N的尺寸也会变小。
第三个因素是普通材料粉末在浆料中的分散性。因为构成非电极区域N的材料(即,普通陶瓷材料粉末)相对更加均匀地分散在内部电极用的浆料中,所以非电极区域N也可以均匀分布在内部电极30中。可以通过控制分散剂等添加剂以及在制备导电浆料过程中的研磨时间来提高普通材料粉末在浆料中的分散性。
第四个因素是普通材料粉末的晶粒尺寸。具体地说,这对应于普通材料粉粒的尺寸与导电金属晶粒的尺寸之比。普通材料晶粒的平均粒径(D50)与导电金属晶粒的平均粒径(D50)之比可以是1:6或以下。正因如此,可以利用细粒普通材料抑制内部电极30的初始烧结收缩。
第五个因素是烧结时的升温比。当烧结时的升温比相对较大时,在烧结过程中,普通材料粉末可移动的时间相对较短,因此,普通材料粉末很可能留在普通材料最初定位的部位。所以,当普通材料粉末处于良好分散状态下时,即便在烧结之后,普通材料粉末也可以均匀分布在内部电极30中。
然而,当烧结时的升温比相对较小时,普通材料粉末可移动的时间就足够,因此,普通材料粉末可以结块,从而导致其分散性变差。
在本实施例中,内部电极30的连续性可以是95.0%~99.5%。
参照图4及图5,内部电极30的连续性可以定义为内部电极30的实际形成部分的总长度与内部电极30的理想长度之比(内部电极的实际形成部分的总长度/内部电极的理想长度)。
内部电极30的理想长度和内部电极30的实际形成部分的总长度可以利用通过扫描多层陶瓷电容器的切口截面获得的光学图像进行测量,如上所述。
更具体地说,在通过扫描沿长度方向的截面(穿过沿陶瓷体的宽度方向的中心的切口)获得的图像上,可以测量内部电极的实际形成部分的总长度与内部电极的理想长度之比。
在本发明的实施例中,内部电极30的理想长度可以指包括一个内部电极的理想面积中形成的间隙G的长度,且内部电极30的实际形成部分的总长度可以指排除一个内部电极30的理想面积中形成的间隙G之外的长度。如上所述,间隙G是指穿过内部电极30的孔隙,且不可能包括仅在内部电极30的表面的一部分上或在内部电极30内形成的孔隙。
如图5所示,内部电极30的理想长度和内部电极30的实际长度可以通过选择光学图像的一部分进行测量。更具体地说,当包括内部电极30的某些区域中形成的孔隙的内部电极30的理想长度用T表示且内部电极30的实际形成部分的长度分别用t1,t2,t3,…,tn表示时,内部电极30的连续性可以表示为(t1+t2+t3+tn)/T。内部电极30的实际形成部分分别表示为图5中的t、t2、t3及t4,但内部电极30的实际形成部分的数量不受特别限制。
内部电极30的实际形成部分的总长度可以通过从内部电极30的总长度(T)中减去间隙G的长度进行测量。
当C<95%时,可能难以实现设计电容。
内部电极30的连续性相对较大可以表示,内部电极30在其中央部分具有较少的断开部分,从而可以保证相对较大的电容。相反,内部电极30的连续性相对较低不利于形成电容,因为减少了形成电容的有效面积。
当C>99.5%时,应力降低作用可能很小,因此可能会发生破裂。
在烧结过程中,内部电极30可能会沿厚度方向收缩,结果,可以沿厚度方向形成穿透孔。内部电极30中形成的穿透孔可以起到减小陶瓷体应力的作用。在内部电极30的连续性相对过大的情况下,因穿透孔导致的应力降低作用非常小,因此可能会发生破裂。
本发明的另一个实施例可以涉及一种制造多层陶瓷电子元件的方法,该方法包括:制备包括导电金属粉末和普通材料粉末的导电浆料,普通材料粉末的平均粒径与导电金属粉末的平均粒径之比低于1:6;利用导电浆料分别在陶瓷印刷电路基板上形成内部电极30;以及层叠其上分别形成有内部电极30的陶瓷印刷电路基板。
首先,将赋予外部电极20导电性的导电金属粉末、实现外部电极20致密化的玻璃粉末、作为有机溶剂的乙醇、作为粘合剂的聚乙烯醇缩丁醛等混合,然后进行球磨,从而制备外部电极20用的浆料。
形成内部电极30的导电浆料组合物还可以包括粘合剂、溶剂及其他添加剂。
粘合剂的实例可以包括(但不限于)聚乙烯醇缩丁醛、纤维素基树脂等。聚乙烯醇缩丁醛可以提高导电浆料和陶瓷印刷电路基板的粘合强度。
基于纤维素的树脂具有椅式(chair)结构,且在其转型时其弹性复原可以较快。通过包括上述的基于纤维素的树脂,可以确保平坦印刷表面。
溶剂的实例不受特别限制,可以采用丁基卡必醇、煤油、基于松油醇的溶剂。基于松油醇的溶剂的具体实例可以包括(但不限于)二氢松油醇、二氢乙酸松油酯等。
然后,可以制备包括导电金属粉末和普通材料粉末的导电浆料。在导电浆料中,普通材料粉末的平均粒径与导电金属粉末的平均粒径之比低于1:6。
当普通材料粉末的粒径与金属粉末的粒径之比(普通陶瓷材料粉末/金属粉末)低于1:6时,普通材料粉末可能难以有效抑制金属晶粒收缩。
由于普通材料粉末的粒径小于金属粉末的粒径,所以普通陶瓷材料粉末可以分布在金属粉末之间。
烧结时,普通材料粉末分布在金属晶粒之间,从而抑制金属晶粒的晶粒生长。小于烧结金属晶粒时形成的孔隙的普通材料难以限制金属晶粒之间接触,并因此可能难以起到中断金属晶粒的晶粒生长的作用。
导电金属粉末和普通材料粉末的粒径可以作为平均粒径进行测量。具体地说,可以执行由美国材料与试验协会(ASTM)定义的平均粒径测量方法。
这里,粒径可以指D50,可能存在比其大或小的晶粒。在烧结的初期,可以首先烧结相对较小尺寸的导电金属晶粒,烧结初期可以包括初始收缩。可以使用细粒普通材料,以便抑制内部电极30的初始收缩。
当使用细粒普通材料时,适当分散细粒普通材料可能是很重要的。在普通材料结块的情况下,使用细粒普通材料可能毫无意义。通过利用分散剂等或控制分散条件,可以很好地分散细粒普通材料。
可以根据普通材料分布在内部电极30中的情况来估计普通材料粉末的分散度。具体地说,由于非电极区域N(即普通材料晶粒)均匀分布并同时具有相对较小的尺寸,因此可以确定为分散良好。由于更多非电极区域N相对更加均匀地分布,因此抑制内部电极30烧结收缩的作用更大,提高了内部电极30的连续性。
然后,利用导电浆料,内部电极30可以形成在陶瓷印刷电路基板上。
导电浆料可以利用丝网印刷等方法印刷在陶瓷印刷电路基板上。
然后,形成有内部电极30的陶瓷印刷电路基板可以层叠以形成陶瓷层叠体,然后对陶瓷层叠体进行切割以制造绿色芯片(green chip,印刷电路芯片)。通过烧结绿色芯片制造烧结芯片(chip),并在烧结芯片的外表面上形成外部电极20,并因此完成多层陶瓷电子元件。
在碱金属(base metal)用于内部电极30的情况下,内部电极30可以通过在空气中进行的烧制工艺进行氧化。因此,烧制工艺可以在还原性环境下执行。
另外,为了便于安装,镀镍层及镀锡层可以形成在外部电极20上。
在本实施例中,基于导电金属的重量作为100%的情况,普通材料的重量与导电金属的重量之比为5%或以下。
当普通材料粉末的重量与导电金属粉末的重量之比为5%或以下时,非电极区域N的面积(Ao)与电极区域E的面积(Ae)之比(Ao/Ae)可以实现为1.1%~3.2%。这是因为,非电极区域N的面积所占的百分比可以通过控制添加的普通材料的量进行调节。
导电金属可以包括镍。
普通材料可以包括普通陶瓷材料,普通陶瓷材料可以包括钛酸钡或钛酸锶。
导电金属、普通材料等的其他描述与上述实施例中所示的描述相同。
在下文中,将参照发明实例及比较实例对本发明进行详细的描述。
根据本发明的发明实例及比较实例的多层陶瓷电容器的制造如下。
将钛酸钡粉末、作为有机溶剂的乙醇以及作为粘合剂的聚乙烯醇缩丁醛混合,然后进行球磨,从而制备陶瓷浆料,该陶瓷浆料然后用于生产陶瓷印刷电路基板。
将含有镍的内部电极30用的导电浆料印刷在陶瓷印刷电路基板上,从而在其上分别形成内部电极30。对由此产生的基板(sheet)进行层叠以生产印刷电路层叠体(green laminate),然后在1,000kgf/cm2的压力及85℃的温度下使印刷电路层叠体进行等静压成型。
将压制成型的印刷电路层叠体切割成绿色芯片(green chip),然后使绿色芯片进行去粘合(debindering)处理,其中在230℃的温度下在大气环境中保持60小时。由此产生的绿色芯片在1000℃下进行烧结,从而制造烧结芯片。烧结在还原性环境下执行,以防止内部电极30氧化。将还原性环境设为10-11~10-10个大气压,其低于Ni/NiO平衡氧分压。
含有铜粉和玻璃粉的外部电极20用的浆料用于形成位于烧结芯片的外表面上的外部电极20。镀镍层和镀锡层通过电镀形成在外部电极20上。
利用上述方法制造0603尺寸(0603型)的多层陶瓷电容器。0603型的长度和宽度分别可以是0.6μm±0.1μm及0.3μm±0.1μm。多层陶瓷电容器的特征评估如下。
当电容满足设计电容的85%以上的目标值时,可以确定多层陶瓷电容器良好,当电容是设计电容的85%或以下的目标值时,可以确定多层陶瓷电容器有缺陷。
通过以1.0V/sec的速率施加DC电压来评估击穿电压(BDV)。基于60V的击穿电压,当不发生绝缘击穿时,可以确定多层陶瓷电容器良好,当发生绝缘击穿时,可以确定多层陶瓷电容器有缺陷。
【表1】
Figure BDA00002729791900181
Figure BDA00002729791900191
Figure BDA00002729791900201
在表1中,Te是指内部电极30的厚度;Ao/Ae是指内部电极30中非电极区域N的面积(Ao)与电极区域E的面积(Ae)之比;Pmax是指多个非电极区域N中具有最大直径的非电极区域N的最大直径。
参照表1,在Te的值分别为0.103μm和0.286μm且Ao/Ae的值分别为1.05%和0.98%且Pmax的值分别为112nm和89nm且电极连续性的值分别为93.2%和93.4%的比较实例1和4中,BDV特性是良好的且不发生破裂,但无法实现设计的电容。原因是,非电极区域N的面积与电极区域E的面积(Ae)之比相对较小,因此无法实现95%以上的电极连续性。
在Te的值分别为0.112μm和0.448μm且Ao/Ae的值分别为3.45%和3.24%且Pmax的值分别为105nm和109nm且电极连续性的值分别为95.7%和96.2%的比较实例2和7中,实现设计的电容且不发生破裂,但BDV特性有缺陷。原因是,由于非电极区域N的面积占内部电极30的比例相对较大,存在于内部电极30中的普通陶瓷材料漏到介电体中,结果,介电晶粒就在内部电极30之间过分生长。
在Te的值为0.245μm且Ao/Ae的值为3.01%且Pmax的值为125nm且电极连续性的值为94.7%的比较实例3中,无法实现设计的电容。原因是,非电极区域的最大直径具有相对较大的值,其表示非电极区域N结块,而不均匀分布。因此,非电极区域N不能有效抑制内部电极30的收缩,且电极连续性由此变差,结果,无法实现设计的电容。
在Te的值分别为0.352μm和0.444μm且Ao/Ae的值分别为3.13%和3.18%且Pmax的值分别为118nm和117nm且电极连续性的值分别为99.6%和99.6%的比较实例5和6中,实现设计的电容且BDV特性良好,但发生破裂。降低内部电极30的连续性的内部电极30的穿透孔可以减少陶瓷体的应力。然而,当电极连续性过大时,几乎没有降低应力的作用,而导致破裂发生。
在Te的值为0.475μm且Ao/Ae的值为2.99%且Pmax的值为131nm且电极连续性的值为94.3%的比较实例8中,无法实现设计电容。原因是,非电极区域的最大直径具有相对较大的值,其可以表示非电极区域N结块,而不均匀分布。因此,非电极区域N不能有效抑制内部电极30的收缩,且电极连续性由此变差,结果,无法实现设计的电容。
在Te的值大于0.5μm的比较实例9-11中,不管Ao/Ae、Pmax及电极连续性如何,都可实现设计的电容,BDV特征良好,且不发生破裂。也就是说,在内部电极30的厚度大于0.5μm的情况下,多层陶瓷电容器没有缺陷,但在内部电极30的厚度为0.5μm或更小的情况下,多层陶瓷电容器有缺陷。已提出本发明以消除在内部电极30的厚度为0.5μm或以下的情况下可能产生的缺陷。
与上文所示的比较实例不同,在满足0.1μm≤Te≤0.5μm,1.1%≤Ao/Ae≤3.2%,Pmax≤120nm及95%≤C≤99.5%的发明实例1-9中,实现设计电容,BDV特性良好,且不发生破裂。
如上文所述,根据本发明的实施例,通过控制钛酸钡普通材料的尺寸与内部电极用的浆料中使用的镍粉的尺寸之比、添加量及烧结时的升温速率,来对内部电极中俘获的钛酸钡普通材料的区域分布进行调节,以便可以确保95%以上的电极连续性,可以实现设计的电容,且可以防止绝缘击穿及破裂。
尽管结合实施例示出并描述了本发明,但对本领域的技术人员来说显然的是,在不背离由所附权利要求限定的本发明的精神和范围的情况下可以进行修改和变更。

Claims (19)

1.一种多层陶瓷电子元件,包括:
陶瓷体;以及
内部电极,形成在所述陶瓷体内并具有多个非电极区域,
在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的厚度用Te表示、所述内部电极的连续性用C表示、所述内部电极的面积用Ae表示、所述多个非电极区域的面积用Ao表示且所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足0.1μm≤Te≤0.5μm,1.1%≤Ao/Ae≤3.2%,Pmax≤120nm及95%≤C≤99.5%。
2.根据权利要求1所述的多层陶瓷电子元件,其中,所述内部电极的厚度(Te)是所述内部电极的平均厚度。
3.根据权利要求1所述的多层陶瓷电子元件,其中,所述非电极区域包括普通陶瓷材料。
4.根据权利要求3所述的多层陶瓷电子元件,其中,所述普通陶瓷材料与构成所述陶瓷体的材料相同。
5.根据权利要求3所述的多层陶瓷电子元件,其中,所述非电极区域进一步包括孔隙。
6.一种多层陶瓷电子元件,包括:
陶瓷体;以及
内部电极,形成在所述陶瓷体内并且所述内部电极中具有多个非电极区域,所述内部电极的厚度(Te)满足0.1μm≤Te≤0.5μm,
在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的连续性用C表示且所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足Pmax≤120nm及95%≤C≤99.5%。
7.根据权利要求6所述的多层陶瓷电子元件,其中,当所述内部电极的面积用Ae表示且所述多个非电极区域的面积用Ao表示时,满足1.1%≤Ao/Ae≤3.2%。
8.根据权利要求6所述的多层陶瓷电子元件,其中,所述内部电极的厚度(Te)是所述内部电极的平均厚度。
9.根据权利要求6所述的多层陶瓷电子元件,其中,所述非电极区域包括普通陶瓷材料。
10.根据权利要求9所述的多层陶瓷电子元件,其中,所述普通陶瓷材料与构成所述陶瓷体的材料相同。
11.根据权利要求9所述的多层陶瓷电子元件,其中,所述非电极区域进一步包括孔隙。
12.一种制造多层陶瓷电子元件的方法,所述方法包括:
制备包括导电金属粉末和普通材料粉末的导电浆料,所述普通材料粉末的平均粒径与所述导电金属粉末的平均粒径之比低于1:6;
通过利用所述导电浆料,分别在陶瓷印刷电路基板上形成内部电极;
层叠其上分别形成有所述内部电极的所述陶瓷印刷电路基板,从而形成层叠体;以及
烧结其中具有层叠的陶瓷印刷电路基板的所述层叠体,以形成陶瓷体,
所述陶瓷体包括其中具有多个非电极区域的内部电极,并且
在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述多个非电极区域中具有最大直径的非电极区域的最大直径用Pmax表示时,满足Pmax≤120nm。
13.根据权利要求12所述的方法,其中,基于所述导电金属粉末的重量作为100%的情况,所述普通材料粉末的重量与所述导电金属粉末的重量之比为5%或以下。
14.根据权利要求12所述的方法,其中,所述普通材料粉末包括普通陶瓷材料粉末。
15.根据权利要求14所述的方法,其中,所述普通陶瓷材料粉末含有钛酸钡或钛酸锶。
16.根据权利要求12所述的方法,其中,在沿所述陶瓷体的长度和厚度方向截取的截面上,当所述内部电极的连续性用C表示时,满足95%≤C≤99.5%。
17.根据权利要求12所述的方法,其中,当所述内部电极的面积用Ae表示且所述多个非电极区域的面积用Ao表示时,满足1.1%≤Ao/Ae≤3.2%。
18.根据权利要求12所述的方法,其中,所述内部电极的厚度(Te)满足0.1μm≤Te≤0.5μm。
19.根据权利要求18所述的方法,其中,所述内部电极的厚度(Te)是所述内部电极的平均厚度。
CN201310012284.1A 2012-04-26 2013-01-11 多层陶瓷电子元件及其制造方法 Active CN103377824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0043978 2012-04-26
KR1020120043978A KR101761939B1 (ko) 2012-04-26 2012-04-26 적층 세라믹 전자부품 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN103377824A true CN103377824A (zh) 2013-10-30
CN103377824B CN103377824B (zh) 2017-09-01

Family

ID=49462800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310012284.1A Active CN103377824B (zh) 2012-04-26 2013-01-11 多层陶瓷电子元件及其制造方法

Country Status (4)

Country Link
US (1) US9087639B2 (zh)
JP (2) JP2013229555A (zh)
KR (1) KR101761939B1 (zh)
CN (1) CN103377824B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223840A (zh) * 2018-03-02 2019-09-10 太阳诱电株式会社 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
CN111626999A (zh) * 2020-05-22 2020-09-04 广东电网有限责任公司 贴片电容失效检测方法及磨抛方法
CN112309718A (zh) * 2019-08-02 2021-02-02 三星电机株式会社 多层电子组件
CN112768234A (zh) * 2020-12-28 2021-05-07 潮州三环(集团)股份有限公司 一种镍电极浆料及其制备方法与应用

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101580350B1 (ko) * 2012-06-04 2015-12-23 삼성전기주식회사 적층 세라믹 부품
WO2014024592A1 (ja) * 2012-08-07 2014-02-13 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR101922867B1 (ko) * 2012-10-12 2018-11-28 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP6986361B2 (ja) 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6986360B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6996867B2 (ja) 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102605767B1 (ko) 2017-10-05 2023-11-23 에이지씨 가부시키가이샤 적층체의 제조 방법 및 적층체
JP2019102752A (ja) 2017-12-07 2019-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JP7290914B2 (ja) * 2018-02-26 2023-06-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
KR102107026B1 (ko) * 2018-07-03 2020-05-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102105057B1 (ko) * 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
KR20210012444A (ko) * 2019-07-25 2021-02-03 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20220067953A (ko) * 2020-11-18 2022-05-25 삼성전기주식회사 적층형 전자 부품
JP2022134873A (ja) * 2021-03-04 2022-09-15 太陽誘電株式会社 セラミック電子部品およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198078A1 (en) * 2005-03-01 2006-09-07 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
CN101354962A (zh) * 2007-07-26 2009-01-28 太阳诱电株式会社 层合陶瓷电容器及其制造方法
JP2010153486A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
US20120026642A1 (en) * 2010-07-28 2012-02-02 Tdk Corporation Multilayer ceramic electronic component

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362079B2 (ja) 2003-03-27 2009-11-11 Tdk株式会社 積層型チップコンデンサおよびその製造方法
JP2010153485A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
KR101141417B1 (ko) * 2010-11-22 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198078A1 (en) * 2005-03-01 2006-09-07 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
CN101354962A (zh) * 2007-07-26 2009-01-28 太阳诱电株式会社 层合陶瓷电容器及其制造方法
JP2010153486A (ja) * 2008-12-24 2010-07-08 Tdk Corp 電子部品
US20120026642A1 (en) * 2010-07-28 2012-02-02 Tdk Corporation Multilayer ceramic electronic component

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223840A (zh) * 2018-03-02 2019-09-10 太阳诱电株式会社 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
US11227718B2 (en) 2018-03-02 2022-01-18 Taiyo Yuden Co., Ltd. Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
CN110223840B (zh) * 2018-03-02 2022-06-07 太阳诱电株式会社 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
CN112309718A (zh) * 2019-08-02 2021-02-02 三星电机株式会社 多层电子组件
US11715602B2 (en) 2019-08-02 2023-08-01 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
CN112309718B (zh) * 2019-08-02 2023-10-10 三星电机株式会社 多层电子组件
CN111626999A (zh) * 2020-05-22 2020-09-04 广东电网有限责任公司 贴片电容失效检测方法及磨抛方法
CN112768234A (zh) * 2020-12-28 2021-05-07 潮州三环(集团)股份有限公司 一种镍电极浆料及其制备方法与应用
CN112768234B (zh) * 2020-12-28 2021-09-24 潮州三环(集团)股份有限公司 一种镍电极浆料及其制备方法与应用

Also Published As

Publication number Publication date
KR101761939B1 (ko) 2017-07-26
CN103377824B (zh) 2017-09-01
US9087639B2 (en) 2015-07-21
JP6766996B2 (ja) 2020-10-14
JP2017195394A (ja) 2017-10-26
US20130286539A1 (en) 2013-10-31
JP2013229555A (ja) 2013-11-07
KR20130121207A (ko) 2013-11-06

Similar Documents

Publication Publication Date Title
CN103377824A (zh) 多层陶瓷电子元件及其制造方法
US11605505B2 (en) Multilayer ceramic electronic component
JP6161950B2 (ja) 積層セラミック電子部品及びその製造方法
CN102969154B (zh) 陶瓷电子部件及其制造方法
US9202629B2 (en) Multilayer ceramic electronic component
JP5694249B2 (ja) 積層セラミック電子部品
JP2013021285A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
CN112420384B (zh) 多层电子组件
CN110323064A (zh) 多层电容器
US20130009516A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
JP2014082435A (ja) 積層セラミック電子部品及びその製造方法
US20120099241A1 (en) Multilayer ceramic electronic components and method of manufacturing the same
JP7322336B2 (ja) 積層型電子部品
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR102004789B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR20150125454A (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
JP3939281B2 (ja) 電極ペースト及びこれを用いたセラミック電子部品の製造方法
US11670452B2 (en) Multilayer electronic component
JP2023098600A (ja) 積層セラミック電子部品
JP2005260075A (ja) 積層セラミック電子部品用導電性ペースト、積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant