JP4867759B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP4867759B2
JP4867759B2 JP2007094162A JP2007094162A JP4867759B2 JP 4867759 B2 JP4867759 B2 JP 4867759B2 JP 2007094162 A JP2007094162 A JP 2007094162A JP 2007094162 A JP2007094162 A JP 2007094162A JP 4867759 B2 JP4867759 B2 JP 4867759B2
Authority
JP
Japan
Prior art keywords
layer
electrode
electrode layer
plating
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007094162A
Other languages
English (en)
Other versions
JP2008251990A (ja
Inventor
健寿 田村
達也 小島
哲司 丸野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007094162A priority Critical patent/JP4867759B2/ja
Publication of JP2008251990A publication Critical patent/JP2008251990A/ja
Application granted granted Critical
Publication of JP4867759B2 publication Critical patent/JP4867759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、電子部品の製造方法に関する。
従来から、内部電極が内部に配置された素体にAgペーストを塗布して外部電極を形成する工程と、素体に形成された外部電極を水中においてバレル研磨する工程とを備える積層型コンデンサの製造方法が知られている(例えば、特許文献1参照)。
特開平7−192967号公報
ところで、導電性ペーストの焼き付けによって形成される外部電極は、多数の細孔を有している。この細孔は、外部電極を貫通して、素体内の内部電極に到達する場合がある。
そのため、内部電極及び外部電極が共に卑金属である場合に、上述の方法と同様に水中において外部電極のバレル研磨を行うと、細孔から水が浸入して外部電極が酸化してしまうという問題が生じうる。また、上述の方法と同様に水中において外部電極のバレル研磨を行うと、外部電極が有する細孔を通じて内部電極に水が侵入し、絶縁抵抗が劣化してしまうという問題が生じうる。
そこで、本発明は、素体の外表面に形成される電極層の酸化及び絶縁抵抗の劣化を防止することが可能な電子部品の製造方法を提供することを目的とする。
本発明に係る電子部品の製造方法は、卑金属からなる導電体が内部に配置された素体を用意する素体用意工程と、表面に複数の孔を有すると共に卑金属からなる電極層を、導電体と電気的に接続するように素体の外表面に形成する電極層形成工程と、電極層を構成する卑金属に対して非酸化性を有し、且つ、絶縁性を有する研磨液中において、素体に形成された電極層をバレル研磨するバレル研磨工程とを備えることを特徴とする。
本発明に係る電子部品の製造方法では、電極層を構成する卑金属に対して非酸化性を有し、且つ、絶縁性を有する研磨液中において電極層をバレル研磨している。そのため、バレル研磨工程において電極層が酸化されることがなくなっており、また、電極層の孔から研磨液が浸入した場合でも、絶縁抵抗が劣化しないようになっている。その結果、電極層の酸化及び絶縁抵抗の劣化を防止することが可能となる。
また、バレル研磨工程の後に、電極層が有する孔に研磨液が残存している状態で、電極層を覆う第1めっき層を形成する第1めっき層形成工程を更に備えることが好ましい。このようにすると、バレル研磨によって電極層の孔が全て塞がれなかった場合でも、塞がれなかった電極層の孔に水系のめっき液が浸入し難くなるので、電極層の酸化防止及び絶縁抵抗の劣化防止をより十分に図ることが可能となる。
また、第1めっき層形成工程の後に、第1めっき層を覆う第2めっき層を形成する第2めっき層形成工程を更に備え、第1めっき層は、耐はんだ喰われ性を有する材料からなり、第2めっき層は、はんだ濡れ性を有する材料からなることが好ましい。このようにすると、電子部品の基板等への実装の際に第2めっき層がはんだに溶けるので、電子部品を基板等に付け易くすることが可能となると共に、耐はんだ喰われ性を有する第1めっき層によって電極層の孔が塞がれているので、電子部品の基板等への実装の際のはんだ爆ぜの発生を防止することが可能となる。ここで、「はんだ喰われ」とは、はんだ付けの対象となっている部材が溶融したはんだに溶け込む現象をいう。また、「はんだ爆ぜ」とは、はんだ付けの際の熱によって電極層の孔に浸入している液体が揮発膨張し、気化した液体がめっき層及びはんだを破壊することで、はんだが周囲に飛散する現象をいう。
また、電極層形成工程は、卑金属からなる導電性粒子を含有する第1導電性ペーストに素体を浸漬させて、第1導電性ペーストを乾燥させることで電極層となる第1前駆体層を形成する第1工程と、卑金属からなる導電性粒子を含有する第2導電性ペーストに素体を浸漬させて、第2導電性ペーストを乾燥させることで電極層となる第2前駆体層を第1前駆体層上に形成する第2工程とを有することが好ましい。素体を導電性ペーストに1回だけ浸漬させて電極層を形成した場合、素体の側面に形成された電極層の厚みが素体の稜部に形成された電極層の厚みよりも大きくなってしまう傾向にあるが、このようにすると、素体の側面及び稜部について均一な厚さの電極層とすることが可能となる。
本発明によれば、素体の外表面に形成される電極層の酸化及び絶縁抵抗の劣化を防止することが可能な電子部品の製造方法を提供することができる。
本発明に係る電子部品の製造方法の好適な実施形態について、図面を参照して説明する。
まず、図1〜図3を参照して、本実施形態に係る電子部品の製造方法によって製造される積層型コンデンサ1の構造について説明する。積層型コンデンサ1は、図1に示されるように、略直方体形状の積層体10と、積層体10の長手方向に並ぶ一対の側面にそれぞれ形成された一対の外部端子12A,12Bとを備える。積層体10では、例えば長手方向の長さを1.0mm程度、幅を0.5mm程度、厚みを0.5mm程度に設定することができる。
積層体10は、図2に示されるように、複数の誘電体層14と複数の内部電極16Aと複数の内部電極16Bとが積層されて構成されている。そのため、内部電極16A,16Bは、積層体10の内部に配置されている。内部電極16Aと内部電極16Bとは、誘電体層14を介して交互に積層されている。内部電極16A,16Bが積層方向から見て重なり合っている部分の対向面積と、内部電極16Aと内部電極16Bとの間隔(すなわち、誘電体層14の厚み)によって、積層型コンデンサ1の静電容量が規定される。
内部電極16Aは積層体10の側面10aに露出し、内部電極16Bは積層体10の側面10bに露出している。誘電体層14は、例えばBaTiO系セラミックやCaZrO系セラミック等で形成することができる。内部電極16A,16Bは、例えばCuやNi等の卑金属で形成されている。
外部端子12Aは、各内部電極16Aと電気的に接続されている。外部端子12Aは、積層体10の側面10aを覆うと共にこの側面10aと隣り合う側面に回り込むように形成されている。外部端子12Aは、第1焼付電極層18A、第2焼付電極層20A、第1めっき層22A及び第2めっき層24Aを有している。第1焼付電極層18A、第2焼付電極層20A、第1めっき層22A及び第2めっき層24Aは、この順に積層体10から外方に向かって配置されている。
外部端子12Bは、各内部電極16Bと電気的に接続されている。外部端子12Bは、積層体10の側面10bを覆うと共にこの側面10bと隣り合う側面に回り込むように形成されている。外部端子12Bは、第1焼付電極層18B、第2焼付電極層20B、第1めっき層22B及び第2めっき層24Bを有している。第1焼付電極層18B、第2焼付電極層20B、第1めっき層22B及び第2めっき層24Bは、この順に積層体10から外方に向かって配置されている。
第1焼付電極層18A,18B及び第2焼付電極層20A,20Bは、いずれも、例えばCuやNi等の卑金属で形成されている。第1焼付電極層18A,18Bの厚みは、例えば5μm〜40μm程度に設定することができ、第2焼付電極層20A,20Bの厚みは、例えば5μm〜50μm程度に設定することができる。
第1焼付電極層18A,18B及び第2焼付電極層20A,20Bの表面及び内部には、図3に示されるように、多数の孔26が存在している。孔26は、種々の大きさのものが存在しうるが、孔26の平均径は、0.1μm〜40μm程度となっている。孔26内には、第2焼付電極層18B,20Bのバレル研磨(詳しくは後述する)の際に用いられる研磨液28が充填されている。この研磨液28は、電極層18A,18B,20A,20Bを構成する卑金属に対して非酸化性を有し、且つ、絶縁性を有しており、例えば、フッ素系不活性液体やトルエン等を用いることができる。
第1めっき層22A,22Bは、例えばNi等の耐はんだ喰われ性を有する材料からなっている。そのため、第1めっき層22A,22Bは、はんだによって積層型コンデンサ1を図示しないプリント基板等に実装する際に、第1焼付電極層18A,18B及び第2焼付電極層20A,20Bのはんだ喰われを防ぐための層となっている。第1めっき層22A,22Bの厚みは、例えば0.8μm〜6.0μm程度に設定することができる。
第2めっき層24A,24Bは、例えばSu、Su合金、Ag等のはんだ濡れ性を有する材料からなっている。そのため、第2めっき層24A,24Bは、はんだによって積層型コンデンサ1を図示しないプリント基板等に実装する際に、プリント基板の配線に外部端子12A,12Bを付き易くするための層となっている。第2めっき層24A,24Bの厚みは、例えば0.8μm〜6.0μm程度に設定することができる。
続いて、図4及び図5を参照して、上記の構成を有する積層型コンデンサ1の製造方法について説明する。なお、図では、ステップをSと略記している。
まず、例えばシート積層工法によって、卑金属の導電性粒子を含有する導電性ペーストによって所定の電極パターンが形成された誘電体グリーンシートを複数枚積層し、このグリーン積層体を例えば1100℃〜1300℃の温度下で2時間程度焼成する。これにより、誘電体グリーンシートが誘電体層14となり、電極ペーストが内部電極16A,16Bとなり、焼結体としての積層体10が得られる(ステップ100)。
続いて、この積層体10における側面10a側の部分を第1焼付電極層18Aとなる卑金属の導電性粒子を含有する導電性ペーストに浸漬(ディップ)し、この導電性ペーストを例えば100℃〜200℃の温度下で1時間程度乾燥させることで、第1焼付電極層18Aとなる第1前駆体層を形成する(ステップ102)。そして、同じく、積層体10における側面10a側の部分を第1焼付電極層20Aとなる卑金属の導電性粒子を含有する導電性ペーストに浸漬(ディップ)し、この導電性ペーストを例えば600℃〜900℃の温度下で2時間程度乾燥させることで、第1前駆体層上に第2焼付電極層20Aとなる第2前駆体層を形成する(ステップ104)。積層体10における側面10b側の部分についても、同様に第1前駆体層及び第2前駆体層を形成する。
続いて、これらの第1前駆体層及び第2前駆体層を焼き付けることで、第1焼付電極層18A,20A及び第2焼付電極層18B,20Bを形成する(ステップ106)。こうして形成された第1焼付電極層18A,20A及び第2焼付電極層18B,20Bの表面及び内部には、多数の孔26が存在することとなる。
続いて、第1焼付電極層18A,20A及び第2焼付電極層18B,20Bが形成された積層体10を、研磨液28及びジルコニアボール等のメディアと共にバレル研磨機に投入し、第2焼付電極層18B,20Bの表面を所定時間(例えば、1時間〜20時間程度)バレル研磨する(ステップ108)。このとき、研磨剤が各電極層18A,18B,20A,20Bに衝突する際の衝撃力によって各電極層18A,18B,20A,20Bを構成している卑金属が延びるので、大部分の孔26が塞がれ、塞がれた孔26には研磨液28が充填されることとなる。
続いて、例えばバレルめっき法によって、電極層18A,20Aを覆う第1めっき層22A及び電極層18B,20Bを覆う第1めっき層22Bを形成する(ステップ110)。具体的には、まず、電極層20A,20Bの表面に存在している孔26内にバレル研磨の際の研磨液28が残存した状態で、第1めっき層22A,22Bが孔26以外の部分に形成される(図5(a)参照)。その後、時間の経過と共に、第1めっき層22A,22Bが孔26を閉塞する方向に伸びていき(図5(b)参照)、孔26内に研磨液28が残存した状態で電極層18A,18B,20A,20Bの表面全体に第1めっき層22A,22Bが形成される(図5(c)参照)。
続いて、例えばバレルめっき法によって、第1めっき層22Aを覆う第2めっき層24A及び第1めっき層22Bを覆う第2めっき層24Bを形成する(ステップ112)。こうして、積層型コンデンサ1が完成する。
以上のような本実施形態においては、電極層18A,18B,20A,20Bを構成する卑金属に対して非酸化性を有し、且つ、絶縁性を有する研磨液28中において電極層20A,20Bの表面をバレル研磨している。そのため、バレル研磨工程において電極層18A,18B,20A,20Bが酸化されることがなくなっており、また、電極層18A,18B,20A,20Bの孔26を通じて研磨液28が浸入した場合でも、絶縁抵抗が劣化しないようになっている。その結果、電極層18A,18B,20A,20Bの酸化及び絶縁抵抗の劣化を防止することが可能となっている。
また、本実施形態においては、電極層20A,20Bをバレル研磨した後に、電極層20A,20Bの表面に存在している孔26に研磨液28が残存している状態で、電極層20A,20Bを覆う第1めっき層22A,22Bを形成している。そのため、バレル研磨によって電極層20A,20Bの表面に存在している孔26が全て塞がれなかった場合でも、塞がれなかった電極層20A,20Bの孔26に水系のめっき液が浸入し難くなる。その結果、電極層18A,18B,20A,20Bの酸化防止及び絶縁抵抗の劣化防止をより十分に図ることが可能となっている。
また、本実施形態においては、第1めっき層22A,22Bを形成した後に、第1めっき層22A,22Bを覆う第2めっき層24A,24Bを形成している。このとき、第1めっき層22A,22Bが耐はんだ喰われ性を有する材料からなり、第2めっき層24A,24Bがはんだ濡れ性を有する材料からなっている。そのため、積層型コンデンサ1のプリント基板等への実装の際に第2めっき層24A,24Bがはんだに溶けるので、積層型コンデンサ1をプリント基板等に付き易くさせることが可能となっていると共に、耐はんだ喰われ性を有する第1めっき層22A,22Bによって電極層20A,20Bの表面に存在している孔26が塞がれているので、積層型コンデンサ1のプリント基板等への実装の際のはんだ爆ぜの発生を防止することが可能となっている。
また、本実施形態においては、卑金属の導電性粒子を含有する導電性ペーストに積層体10を浸漬させて第1前駆体層を形成し、卑金属の導電整流子を含有する導電性ペーストに積層体10を浸漬させて第2前駆体層を第1前駆体層上に形成した後、第1及び第2前駆体層を焼き付けることで、電極層18A,18B,20A,20Bを形成している。積層体10を導電性ペーストに1回だけ浸漬させて電極層を形成した場合、積層体10の側面10a,10bに形成された電極層の厚みが積層体10の稜部に形成された電極層の厚みよりも大きくなってしまう傾向にあるが、このようにすると、積層体10の側面10a,10b及び稜部について均一な厚さの電極層とすることが可能となる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、本実施形態では積層型コンデンサ1の製造方法に本発明を適用したが、これに限られず、積層型バリスタ、積層型インダクタ等の電子部品に対して広く適用することができる。
また、第1焼付電極層18A,18Bとなる第1前駆体層を形成するための導電性ペーストと、第2焼付電極層20A,20Bとなる第2前駆体層を形成するための導電性ペーストとで、同じ卑金属の導電性粒子を含有するものを用いてもよく、異なる卑金属の導電性粒子を含有するものを用いてもよい。
また、本実施形態では焼付電極層を2層形成していたが、1層以上の焼付電極層とすることができる。
また、本実施形態ではめっき層を2層形成していたが、1層以上のめっき層とすることができる。
積層型コンデンサを示す斜視図である。 積層型コンデンサを示す横断面図である。 積層型コンデンサの外部電極部分を拡大して示す横断面図である。 積層型コンデンサの製造工程を説明するためのフローチャートである。 積層型コンデンサの製造工程の各工程を説明するための図である。
符号の説明
1…積層型コンデンサ、10…積層体、18A,18B…第1焼付電極層、20A,20B…第2焼付電極層、22A,22B…第1めっき層、24A,24B…第2めっき層、26…孔、28…研磨液。

Claims (3)

  1. 卑金属からなる導電体が内部に配置された素体を用意する素体用意工程と、
    表面に複数の孔を有すると共に卑金属からなる電極層を、前記導電体と電気的に接続するように前記素体の外表面に形成する電極層形成工程と、
    前記電極層を構成する卑金属に対して非酸化性を有し、且つ、絶縁性を有する研磨液中において、前記素体に形成された前記電極層をバレル研磨するバレル研磨工程と
    前記バレル研磨工程の後に、前記電極層が有する前記孔に前記研磨液が残存している状態で、前記電極層を覆う第1めっき層を形成する第1めっき層形成工程と、を備えることを特徴とする電子部品の製造方法。
  2. 前記第1めっき層形成工程の後に、前記第1めっき層を覆う第2めっき層を形成する第2めっき層形成工程を更に備え、
    前記第1めっき層は、耐はんだ喰われ性を有する材料からなり、
    前記第2めっき層は、はんだ濡れ性を有する材料からなることを特徴とする請求項に記載された電子部品の製造方法。
  3. 前記電極層形成工程は、
    卑金属からなる導電性粒子を含有する第1導電性ペーストに前記素体を浸漬させて、前記第1導電性ペーストを乾燥させることで前記電極層となる第1前駆体層を形成する第1工程と、
    卑金属からなる導電性粒子を含有する第2導電性ペーストに前記素体を浸漬させて、前記第2導電性ペーストを乾燥させることで前記電極層となる第2前駆体層を前記第1前駆体層上に形成する第2工程とを有することを特徴とする請求項1又は2に記載された電子部品の製造方法。
JP2007094162A 2007-03-30 2007-03-30 電子部品の製造方法 Expired - Fee Related JP4867759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007094162A JP4867759B2 (ja) 2007-03-30 2007-03-30 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094162A JP4867759B2 (ja) 2007-03-30 2007-03-30 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2008251990A JP2008251990A (ja) 2008-10-16
JP4867759B2 true JP4867759B2 (ja) 2012-02-01

Family

ID=39976556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094162A Expired - Fee Related JP4867759B2 (ja) 2007-03-30 2007-03-30 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4867759B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569784B2 (ja) * 2007-12-26 2010-10-27 Tdk株式会社 電子部品及びその製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
KR102048155B1 (ko) 2018-09-05 2019-11-22 삼성전기주식회사 적층 세라믹 전자부품
JP7392616B2 (ja) * 2020-09-19 2023-12-06 株式会社村田製作所 セラミック電子部品の製造方法
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3548883B2 (ja) * 1998-03-06 2004-07-28 株式会社村田製作所 セラミック電子部品の製造方法
JP3539205B2 (ja) * 1998-05-18 2004-07-07 株式会社村田製作所 セラミック電子部品の製造方法
JP2006202857A (ja) * 2005-01-18 2006-08-03 Murata Mfg Co Ltd 積層セラミック電子部品および積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP2008251990A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI450289B (zh) 電容器及其製造方法
JP6592923B2 (ja) 電子部品およびその製造方法
KR102139753B1 (ko) 세라믹 전자 부품 및 이의 제조방법
JP5920303B2 (ja) 電子部品およびその製造方法
JP5206440B2 (ja) セラミック電子部品
JP5931044B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP4569784B2 (ja) 電子部品及びその製造方法
JP5605053B2 (ja) 積層セラミック電子部品の製造方法
US8982533B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JP6376604B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP6487364B2 (ja) 積層セラミック電子部品の製造方法
JP7062856B2 (ja) キャパシタ及びその製造方法
JP6309313B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2020161734A (ja) 積層セラミック電子部品
JP4867759B2 (ja) 電子部品の製造方法
JP2012151175A (ja) セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
JP5195820B2 (ja) 積層コンデンサの製造方法及び積層コンデンサ
KR101187538B1 (ko) 콘덴서 및 그 제조방법
KR20130070097A (ko) 전자 부품 및 그 제조 방법
JP2013073952A (ja) チップ型電子部品及びチップ型電子部品の実装構造
JP2015084360A (ja) 積層セラミックコンデンサ
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP7055588B2 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees