JPS6142937A - 集積回路基板の製造方法 - Google Patents
集積回路基板の製造方法Info
- Publication number
- JPS6142937A JPS6142937A JP16524484A JP16524484A JPS6142937A JP S6142937 A JPS6142937 A JP S6142937A JP 16524484 A JP16524484 A JP 16524484A JP 16524484 A JP16524484 A JP 16524484A JP S6142937 A JPS6142937 A JP S6142937A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- substrate
- film
- mask
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロ波乃至ミリ波の集積回路基板の製造方
法に係わり、特にエツチング工程の前に実施する金メッ
キ膜の形成方法に関する。 □マイクロ波乃至ミリ波
の集積回路は、多数個取りの基板（例えばアルミナ基板
）の表４面に抵抗膜をスパッタリングし、その基板の両
面に、ニクロム膜と、例えば５０００人厚の金膜を蒸着
して、基板の表面を金メッキ可能の状態にしている。
法に係わり、特にエツチング工程の前に実施する金メッ
キ膜の形成方法に関する。 □マイクロ波乃至ミリ波
の集積回路は、多数個取りの基板（例えばアルミナ基板
）の表４面に抵抗膜をスパッタリングし、その基板の両
面に、ニクロム膜と、例えば５０００人厚の金膜を蒸着
して、基板の表面を金メッキ可能の状態にしている。
その後金蒸着膜に重層して、所望の導体パターン厚さに
相当する金メッキ膜を形成する。このようにして集積回
路基板を製造した後に、この基板を所□望に区画して、
それぞれの区画に所望の微細導体パターン、或いは微細
抵抗パターンよりなる回路−子を□形成し、最後に、区
画ラインで基板を分割して、個々の集積回路にしている
。
相当する金メッキ膜を形成する。このようにして集積回
路基板を製造した後に、この基板を所□望に区画して、
それぞれの区画に所望の微細導体パターン、或いは微細
抵抗パターンよりなる回路−子を□形成し、最後に、区
画ラインで基板を分割して、個々の集積回路にしている
。
この集積回路基板の製造にあたり、金メッキ膜厚さの均
一性が、パターンの一品質に大きく影響する。
一性が、パターンの一品質に大きく影響する。
従来の技術
従来の金メッキ膜の形成方法を、第３図の断面図、第４
図の要部断面図、及び第５図の基板断面従来は第３図及
び第４図に示すように、アルミナ基板４の表面に、タン
タル膜をスパッタリングし、次に一板両面にニクロム膜
を蒸着し、最上層に、例えば厚さ５０００人の金蒸着膜
５を重層形成した後に、比較的に厚い、例えば５μｍ厚
の金メッキ膜６を形成するようにしている。
図の要部断面図、及び第５図の基板断面従来は第３図及
び第４図に示すように、アルミナ基板４の表面に、タン
タル膜をスパッタリングし、次に一板両面にニクロム膜
を蒸着し、最上層に、例えば厚さ５０００人の金蒸着膜
５を重層形成した後に、比較的に厚い、例えば５μｍ厚
の金メッキ膜６を形成するようにしている。
この金メッキ膜６のメッキ方法は、メッキ槽１内のメッ
キ液２に、金蒸着膜５を形成したアルミす基板４をハン
ガー２０で保持して、電極３ （例えば白金電極）に対
向して浸漬せしめ、通電し、膜厚がほぼ５μｍの金メッ
キ膜６をメッキしている。
キ液２に、金蒸着膜５を形成したアルミす基板４をハン
ガー２０で保持して、電極３ （例えば白金電極）に対
向して浸漬せしめ、通電し、膜厚がほぼ５μｍの金メッ
キ膜６をメッキしている。
しかしながら上記従来の、金メッキ膜の形成方法では、
第５図に示すようにアルミナ基板４の周縁の工・ノジ面
７に電流が集中し、エツジ面７のメッキ厚は、アルミナ
基板４の中央部のメッキ厚の１．３〜１．７倍となる。
第５図に示すようにアルミナ基板４の周縁の工・ノジ面
７に電流が集中し、エツジ面７のメッキ厚は、アルミナ
基板４の中央部のメッキ厚の１．３〜１．７倍となる。
このようなことは、アルミナ基板４を有効利用する場合
、アルミナ基板４の中央部がオーバーエツチングを起こ
し、微細幅の４体パターンが得られず品質が低下すると
いう問題点がある。
、アルミナ基板４の中央部がオーバーエツチングを起こ
し、微細幅の４体パターンが得られず品質が低下すると
いう問題点がある。
また、エツチング工数が長くなり、且つ金の使用量が増
加して、コスト高になるという問題点がある。
加して、コスト高になるという問題点がある。
上記従来の問題点は、マイクロ波乃至ミリ波の集積回路
基板の製造に際し、該基板の表面の蒸着膜形成工程と、
該蒸着膜に重層する金メッキ膜形成工程との間に、該基
板のエツジ面を枠形にマスクする工程を挿入した、本発
明の手段により解決される。
基板の製造に際し、該基板の表面の蒸着膜形成工程と、
該蒸着膜に重層する金メッキ膜形成工程との間に、該基
板のエツジ面を枠形にマスクする工程を挿入した、本発
明の手段により解決される。
上記本発明の手段によれば、基板の周縁のエツジ面ハ、
マスクにより遮蔽されているので、通電することがなく
、通電可能なマスク枠内の金蒸着膜の表面には、均一の
厚さで金メッキ膜が形成される。
マスクにより遮蔽されているので、通電することがなく
、通電可能なマスク枠内の金蒸着膜の表面には、均一の
厚さで金メッキ膜が形成される。
即ち、エンチング後の導体パターンの品質が向上し、ま
たエツチング工数も従来のメッキ方法よりも短く、且つ
金の使用量も少なくて、低コストの集積回路基板が得ら
れる。
たエツチング工数も従来のメッキ方法よりも短く、且つ
金の使用量も少なくて、低コストの集積回路基板が得ら
れる。
以下図示実施例により、本発明の要旨を具体的に説明す
る。なお、全図を通じて同一符号は同一対象物を示す。
る。なお、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の１実施例の（ａ）はメッキ時の側面図
、（ｂ）は平面図であり、第２図は、メッキ後の基板の
断面図である。
、（ｂ）は平面図であり、第２図は、メッキ後の基板の
断面図である。
第１図において、アルミナ基板４の周縁のエツジ面に形
成された金蒸着膜５は、例えばマスク用レジスト、或い
はマスク用テープを展着した枠状のマスク８によりに覆
われている。
成された金蒸着膜５は、例えばマスク用レジスト、或い
はマスク用テープを展着した枠状のマスク８によりに覆
われている。
また、ハンガー２０より金蒸着膜５に通電可能のように
、ハンガー２０のクリップ部９は、このマスク８が除去
されている。
、ハンガー２０のクリップ部９は、このマスク８が除去
されている。
このように金蒸着膜５の表面にマスク８を設けた後に、
アルミナ基板４をメッキ液２に浸漬し、通電すると、°
アルζす基板４は第２図の如くに金メッキされる。
アルミナ基板４をメッキ液２に浸漬し、通電すると、°
アルζす基板４は第２図の如くに金メッキされる。
即ち、マスク８の部分を除いた金蒸着膜５め表面部分に
重層して、均一の厚さく例えばメッキ厚が５μｍ）の金
メッキ膜１０がメッキされる。
重層して、均一の厚さく例えばメッキ厚が５μｍ）の金
メッキ膜１０がメッキされる。
よって、従来のメッキ方法よりも短いエツチング時間で
、オーバーエツチングになることがなく、高品質の導体
パターンを得ることができる。
、オーバーエツチングになることがなく、高品質の導体
パターンを得ることができる。
また、アルミナ基板４の周縁のエツジ面は、もともと集
積回路として切断する際に端材となる部分である。この
端材面は金メッキされないので、金の消費量が節減され
る。
積回路として切断する際に端材となる部分である。この
端材面は金メッキされないので、金の消費量が節減され
る。
以上説明したように本発明は、導体パターンの品質が向
上し、またエツチング工数が従来のメッキ方法よりも短
く、且つ金の使用量も少なくて、低コストの集積回路基
板が得られる等、実用上で優れた効果がある。
上し、またエツチング工数が従来のメッキ方法よりも短
く、且つ金の使用量も少なくて、低コストの集積回路基
板が得られる等、実用上で優れた効果がある。
第１図は本発明の１実施例の
（ａ）はメッキ時の側面図、
（ｂ）は平面図、
第２図は本発明のメッキ後の基板の断面図、第３図は従
来の金メッキ膜形成時の断面図、第４図は要部断面図、 第５図は従来のメッキ後の基板の断面図である。 図において、 １はメッキ槽、 ２はメッキ液、 ３は電極、 ４はアルミナ基板、 ５は金蒸着膜、 ６、ｌＯは金メッキ膜、 ７はエツジ面、 ８はマスク、 ９はクリップ部、 ２０はハンガーをそれぞれ示す。 （ｂ）
来の金メッキ膜形成時の断面図、第４図は要部断面図、 第５図は従来のメッキ後の基板の断面図である。 図において、 １はメッキ槽、 ２はメッキ液、 ３は電極、 ４はアルミナ基板、 ５は金蒸着膜、 ６、ｌＯは金メッキ膜、 ７はエツジ面、 ８はマスク、 ９はクリップ部、 ２０はハンガーをそれぞれ示す。 （ｂ）
Claims (1)
- マイクロ波乃至ミリ波の集積回路基板の製造に際し、該
基板の表面の蒸着膜形成工程と、該蒸着膜に重層する金
メッキ膜形成工程との間に、該基板のエッジ面を枠形に
マスクする工程を挿入したことを特徴とする集積回路基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16524484A JPS6142937A (ja) | 1984-08-07 | 1984-08-07 | 集積回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16524484A JPS6142937A (ja) | 1984-08-07 | 1984-08-07 | 集積回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142937A true JPS6142937A (ja) | 1986-03-01 |
Family
ID=15808610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16524484A Pending JPS6142937A (ja) | 1984-08-07 | 1984-08-07 | 集積回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142937A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138829A (en) * | 1990-02-10 | 1992-08-18 | Teijin Seiki Co., Ltd. | Apparatus for heat treating a synthetic yarn |
| US5404705A (en) * | 1992-07-24 | 1995-04-11 | Teijin Seiki Co., Ltd. | Apparatus for heat treating a synthetic yarn during false-twist texturing |
| JP2006316322A (ja) * | 2005-05-13 | 2006-11-24 | Nippon Mektron Ltd | シート状製品のめっき方法 |
-
1984
- 1984-08-07 JP JP16524484A patent/JPS6142937A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138829A (en) * | 1990-02-10 | 1992-08-18 | Teijin Seiki Co., Ltd. | Apparatus for heat treating a synthetic yarn |
| US5404705A (en) * | 1992-07-24 | 1995-04-11 | Teijin Seiki Co., Ltd. | Apparatus for heat treating a synthetic yarn during false-twist texturing |
| US5528893A (en) * | 1992-07-24 | 1996-06-25 | Teijin Seiki Co. Ltd. | Method for heat treating a synthetic yarn during false-twist texturing and a method for rethreading a yarn |
| JP2006316322A (ja) * | 2005-05-13 | 2006-11-24 | Nippon Mektron Ltd | シート状製品のめっき方法 |
| JP4700406B2 (ja) * | 2005-05-13 | 2011-06-15 | 日本メクトロン株式会社 | シート状製品のめっき方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780702A (en) | Chip resistor and method for the manufacture thereof | |
| GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
| GB1248142A (en) | Improvements in or relating to electrical circuits assemblies | |
| US4454014A (en) | Etched article | |
| GB1441781A (en) | Electric circuit fabrication | |
| JPS59215790A (ja) | 印刷回路板の製造法 | |
| JPS6142937A (ja) | 集積回路基板の製造方法 | |
| US3421985A (en) | Method of producing semiconductor devices having connecting leads attached thereto | |
| US5038195A (en) | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| US5074969A (en) | Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate | |
| US3787961A (en) | Chip-shaped, non-polarized solid state electrolytic capacitor and method of making same | |
| US3398032A (en) | Method of making cermet resistors by etching | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPS606555B2 (ja) | 混成集積回路の抵抗体構造 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPS6045595B2 (ja) | サ−マルヘツドの製造方法 | |
| US3765937A (en) | Method of making thin film devices | |
| US4097685A (en) | Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH037756B2 (ja) | ||
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPS6210039B2 (ja) | ||
| JPH03156928A (ja) | 半導体装置及びその製造方法 | |
| JPH01259506A (ja) | 電子部品のニッケルメッキ方法 |