JPS6045595B2 - サ−マルヘツドの製造方法 - Google Patents
サ−マルヘツドの製造方法Info
- Publication number
- JPS6045595B2 JPS6045595B2 JP8670581A JP8670581A JPS6045595B2 JP S6045595 B2 JPS6045595 B2 JP S6045595B2 JP 8670581 A JP8670581 A JP 8670581A JP 8670581 A JP8670581 A JP 8670581A JP S6045595 B2 JPS6045595 B2 JP S6045595B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- conductor
- individual
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
本発明は、サーマルプリンタ等に使用されるサーマルヘ
ッドの製造方法に関するものである。
ッドの製造方法に関するものである。
サーマルヘッドは、一般に直線状として互に隣接のうえ
配列された複数の微小な発熱抵抗体へ電流を通じ、これ
による発熱に応じて感熱記録紙へドット状の記録を反復
して行なうものであり、近来は集積回路技術により、ク
レーストセラミック等の基板上へ発熱抵抗体および、こ
れを外部と接続するための導体を形成することが行なわ
れている。第１図は従来例を示す平面図てあり、耐熱性
と共に絶縁性を有する基板１上へ、複数の発熱抵抗体２
ａ〜２ｎを直線状としかつ互に隣接のうえ、一定の間隙
を設けて配列してあると共に、これらを図上左側方周辺
部において外部と接続するため、各発熱抵抗体２ａ〜２
ｎを共通接続する共通導体３および各発熱抵抗体２ａ〜
２ｎ毎の個別導体４ａ〜４ｎが同一基板１上へ形成され
ている。
配列された複数の微小な発熱抵抗体へ電流を通じ、これ
による発熱に応じて感熱記録紙へドット状の記録を反復
して行なうものであり、近来は集積回路技術により、ク
レーストセラミック等の基板上へ発熱抵抗体および、こ
れを外部と接続するための導体を形成することが行なわ
れている。第１図は従来例を示す平面図てあり、耐熱性
と共に絶縁性を有する基板１上へ、複数の発熱抵抗体２
ａ〜２ｎを直線状としかつ互に隣接のうえ、一定の間隙
を設けて配列してあると共に、これらを図上左側方周辺
部において外部と接続するため、各発熱抵抗体２ａ〜２
ｎを共通接続する共通導体３および各発熱抵抗体２ａ〜
２ｎ毎の個別導体４ａ〜４ｎが同一基板１上へ形成され
ている。
たゞし、同図は拡大図であり、実際の発熱抵抗体２ａ〜
２ｎは、０．１〜０．５７ＴＬ／ＴｒＬ角程度の微小な
ものであるため、個別導体４ａ〜４ｎの幅も同様に微小
となり、これの電気的抵孔値が増大し、かつ、発熱抵抗
体２ａ〜２ｎの配置と外部に対する接続部位との関係か
ら、各個別導体４ａ〜４ｎの各全長が異なることにより
、これらの各抵抗値に偏差を生じ、これが各発熱抵抗体
２ａ〜２ｎに対し直列に挿入される結果となる。したが
つて、発熱抵抗体２ａ〜２ｎの各抵抗値が均一であつて
も、これらを介する個別導体４ａＪ〜４ｎと共通導体３
との合成抵抗値が、発熱抵抗体２ａ〜２ｎの各々毎に異
なるものとなり、特に薄膜集積回路化においてこの傾向
が顕著となるため、同一電圧を印加しても各発熱抵抗体
２ａ〜２ｎへ通ずる電流値に偏差を生じ、これに応じて
各丁発熱抵抗体２ａ〜２ｎの消費電力および発熱量が均
一とならず、記録紙に対する加熱温度が異なり、発熱抵
抗体２ａ〜２ｎに応じて記録濃度が不均一となる欠点を
生ずる。
２ｎは、０．１〜０．５７ＴＬ／ＴｒＬ角程度の微小な
ものであるため、個別導体４ａ〜４ｎの幅も同様に微小
となり、これの電気的抵孔値が増大し、かつ、発熱抵抗
体２ａ〜２ｎの配置と外部に対する接続部位との関係か
ら、各個別導体４ａ〜４ｎの各全長が異なることにより
、これらの各抵抗値に偏差を生じ、これが各発熱抵抗体
２ａ〜２ｎに対し直列に挿入される結果となる。したが
つて、発熱抵抗体２ａ〜２ｎの各抵抗値が均一であつて
も、これらを介する個別導体４ａＪ〜４ｎと共通導体３
との合成抵抗値が、発熱抵抗体２ａ〜２ｎの各々毎に異
なるものとなり、特に薄膜集積回路化においてこの傾向
が顕著となるため、同一電圧を印加しても各発熱抵抗体
２ａ〜２ｎへ通ずる電流値に偏差を生じ、これに応じて
各丁発熱抵抗体２ａ〜２ｎの消費電力および発熱量が均
一とならず、記録紙に対する加熱温度が異なり、発熱抵
抗体２ａ〜２ｎに応じて記録濃度が不均一となる欠点を
生ずる。
なお、この対策としては、個別導体４ａ〜４ｎの全長に
応じてこれの幅を大とし、個別導体４ａ〜４ｎの抵抗値
偏差を補償する手段等が採用されてはいるものの、個別
導体４ａ〜４ｎの幅を拡大すれば、基板１の所要面積が
増大し、装置としても大形かつ高価となる等の欠点を生
ずる。
応じてこれの幅を大とし、個別導体４ａ〜４ｎの抵抗値
偏差を補償する手段等が採用されてはいるものの、個別
導体４ａ〜４ｎの幅を拡大すれば、基板１の所要面積が
増大し、装置としても大形かつ高価となる等の欠点を生
ずる。
また、共通導体３および各個別導体４ａ〜４ｎの表面に
対し、Ａｕ等の電解鍍金を施し、全般的に各導体３，４
ａ〜４ｎの抵抗値を減少させ、これに応じて各個別導体
４ａ〜４ｎの抵抗値偏差を減することが行なわれている
。
対し、Ａｕ等の電解鍍金を施し、全般的に各導体３，４
ａ〜４ｎの抵抗値を減少させ、これに応じて各個別導体
４ａ〜４ｎの抵抗値偏差を減することが行なわれている
。
すなわち、第２図に平面図を示すとおり、図上左方の周
辺部にまで各個別導体４ａ〜４ｎを延長して形成のうえ
、各個別導体４ａ〜４ｎを共通接続する鍍金電極１１を
設け、発熱抵抗体２ａ〜２ｎを保護絶縁層によりマスク
してから、鍍金電極１１を介する通電により電解鍍金を
行ない、第３図に各導体３，４ｎおよび４ｎ−１の拡大
断面図を示すとおり、アルミナグレーズド等の施された
基板１上へスパッタリング等により形成！７たＴａ２Ｎ
等の皮膜１３の面上へ、更に、蒸着等によつて形成した
Ｎｉ，Ｃｒ膜１４およびＡｕ膜１５による導体３，４ｎ
，４ｎ−１の表面へ、電解鍍金によりＡｕ層１６を形成
した後、第２図における切断線Ｃ−Ｃにより基板１を切
断し、鍍金電極１１を除去している。
辺部にまで各個別導体４ａ〜４ｎを延長して形成のうえ
、各個別導体４ａ〜４ｎを共通接続する鍍金電極１１を
設け、発熱抵抗体２ａ〜２ｎを保護絶縁層によりマスク
してから、鍍金電極１１を介する通電により電解鍍金を
行ない、第３図に各導体３，４ｎおよび４ｎ−１の拡大
断面図を示すとおり、アルミナグレーズド等の施された
基板１上へスパッタリング等により形成！７たＴａ２Ｎ
等の皮膜１３の面上へ、更に、蒸着等によつて形成した
Ｎｉ，Ｃｒ膜１４およびＡｕ膜１５による導体３，４ｎ
，４ｎ−１の表面へ、電解鍍金によりＡｕ層１６を形成
した後、第２図における切断線Ｃ−Ｃにより基板１を切
断し、鍍金電極１１を除去している。
しかし、か）る製造方法による場合には、第４図に第２
図におけるＡ−Ａ断面図を示すとおり、．各個別導体４
ａ〜４ｎの表面積が異なることにより、Ａｕ層１６の付
着する厚さが異なり、表面積の大きいもの程厚さが小と
なるため、反つて、個別導体４ａ〜４ｎ中、全長の大き
いもの程、Ａｕの電解鍍金による抵抗値減少効果が減じ
、発熱抵：抗体２ａ〜２ｎの発熱状況偏差を補正するこ
とのできない欠点を生ずる。
図におけるＡ−Ａ断面図を示すとおり、．各個別導体４
ａ〜４ｎの表面積が異なることにより、Ａｕ層１６の付
着する厚さが異なり、表面積の大きいもの程厚さが小と
なるため、反つて、個別導体４ａ〜４ｎ中、全長の大き
いもの程、Ａｕの電解鍍金による抵抗値減少効果が減じ
、発熱抵：抗体２ａ〜２ｎの発熱状況偏差を補正するこ
とのできない欠点を生ずる。
本発明は、従来のか）る欠点を根本的に解消する目的を
有し、各個別導体と同一基板上へ形成された鍍金電極と
、各個別導体との間へ、各個別導≦体の全長と逆比例す
る関係の抵抗値を有する鍍金用抵抗体のうえ、鍍金電極
を介する通電により電解鍍金を行なうことによつて、各
個別導体の全長に応じた厚さの鍍金層を形成し、各個別
導体の抵抗値はほ〈均等なものとすることのできる極め
て効果的な、サーマルヘッドの製造方法を提供するもの
である。
有し、各個別導体と同一基板上へ形成された鍍金電極と
、各個別導体との間へ、各個別導≦体の全長と逆比例す
る関係の抵抗値を有する鍍金用抵抗体のうえ、鍍金電極
を介する通電により電解鍍金を行なうことによつて、各
個別導体の全長に応じた厚さの鍍金層を形成し、各個別
導体の抵抗値はほ〈均等なものとすることのできる極め
て効果的な、サーマルヘッドの製造方法を提供するもの
である。
以下、実施例を示す第５図以降により本発明の詳細な説
明する。
明する。
第５図は、鍍金処理前のサーマルヘッドを示す平面図で
あり、基板１上の図上左方周辺部へ各導体３，４ａ〜４
ｎと同様に鍍金電極２１が形成されていると共に、同電
極２１と各個別導体４ａ〜フ４ｎとの間へ、各個別導体
４ａ〜４ｎの全長と逆比例する関係の抵抗値を有する鍍
金用抵抗体２２ａ〜２２ｒ１が形成されている。
あり、基板１上の図上左方周辺部へ各導体３，４ａ〜４
ｎと同様に鍍金電極２１が形成されていると共に、同電
極２１と各個別導体４ａ〜フ４ｎとの間へ、各個別導体
４ａ〜４ｎの全長と逆比例する関係の抵抗値を有する鍍
金用抵抗体２２ａ〜２２ｒ１が形成されている。
したがつて、鍍金電極２１を介する通電により電解鍍金
を行なえば、鍍金用抵抗体２２ａ〜２２・ｎの抵抗値が
、同抵抗体２２ａから２２ｎへかけて次第に小となつて
いるため、個別導体４ａから４ｎへかけて通電電流値が
次第に大となり、第６図に第５図におけるＢ−Ｂ断面図
を示すとおり、鍍金層の厚さが各個別導体４ａ〜４ｎの
全長に応じて大となり、各鍍金用抵抗体２２ａ〜２２ｎ
の抵抗値を選定することにより、各個別導体４ａ〜４ｎ
の抵抗値をほＳ゛均等なものとすることができる。
を行なえば、鍍金用抵抗体２２ａ〜２２・ｎの抵抗値が
、同抵抗体２２ａから２２ｎへかけて次第に小となつて
いるため、個別導体４ａから４ｎへかけて通電電流値が
次第に大となり、第６図に第５図におけるＢ−Ｂ断面図
を示すとおり、鍍金層の厚さが各個別導体４ａ〜４ｎの
全長に応じて大となり、各鍍金用抵抗体２２ａ〜２２ｎ
の抵抗値を選定することにより、各個別導体４ａ〜４ｎ
の抵抗値をほＳ゛均等なものとすることができる。
なお、鍍金層の形成後に、第５図における切断線Ｃ−Ｃ
により基板１を切断し、鍍金電極２１および鍍金用抵抗
体２２ａ〜２２ｎを除去のうえ、切断部の角部面取り、
および、発熱抵抗体２ａ〜２ｎの保護絶縁膜除去を行な
えば、サーマルヘッドが完成する。
により基板１を切断し、鍍金電極２１および鍍金用抵抗
体２２ａ〜２２ｎを除去のうえ、切断部の角部面取り、
および、発熱抵抗体２ａ〜２ｎの保護絶縁膜除去を行な
えば、サーマルヘッドが完成する。
た＼゛し、鍍金用抵抗体２２ａ〜２２ｎは、各導体３，
４ａ〜４ｎと同一材により同時に形成し，、その断面積
および全長を所定の大きさとすればよいが、別途に抵抗
体用材を付着のうえ形成してもよい。
４ａ〜４ｎと同一材により同時に形成し，、その断面積
および全長を所定の大きさとすればよいが、別途に抵抗
体用材を付着のうえ形成してもよい。
また、鍍金用電解液中へ鍍金用抵抗体２１ａ〜２１ｎを
浸漬しなければ、特に必要はないが、この部分にも保護
絶縁膜を被覆のうえ電解鍍金を行なえは好適である。
浸漬しなければ、特に必要はないが、この部分にも保護
絶縁膜を被覆のうえ電解鍍金を行なえは好適である。
このほか鍍金電極２１および鍍金用抵抗体２２ａ〜２２
ｒ１の形成部位は、各導体３，４ａ〜４ｎの形状に応じ
て選定すればよく、鍍金層の材質もＡｕのみならず、条
件に応じて定めればよい等、種々の変形が自在である。
ｒ１の形成部位は、各導体３，４ａ〜４ｎの形状に応じ
て選定すればよく、鍍金層の材質もＡｕのみならず、条
件に応じて定めればよい等、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれは、基板
の面積を拡張することなく、各個別導体の抵抗値をほ〈
均等とすることが容易に行なえるため、発熱抵抗体の発
熱状況が均一化され、均一な濃度の記録が実現し、各種
用途のサーマルヘッドへ適用して顕著な効果が得られる
。
の面積を拡張することなく、各個別導体の抵抗値をほ〈
均等とすることが容易に行なえるため、発熱抵抗体の発
熱状況が均一化され、均一な濃度の記録が実現し、各種
用途のサーマルヘッドへ適用して顕著な効果が得られる
。
【図面の簡単な説明】
第１図はサーマルヘッドの一例を示す平面図、第２図は
従来例の平面図、第３図は導体の拡大断面図、第４図は
鍍金後の状況を示す第２図におけるＡ−Ａ断面図、第５
図は本発明の実施例を示す平面図、第６図は鍍金後の状
況を示す第５図におけるＢ−Ｂ断面図である。 １・・・・・・基板、２ａ〜２ｎ・・・・・・発熱抵抗
体、３・・・・・・共通導体、４ａ〜４ｎ・・・・・・
個別導体、２１・・・・鍍金電極、２１ａ〜２１ｎ・・
・・・・鍍金用抵抗体。
従来例の平面図、第３図は導体の拡大断面図、第４図は
鍍金後の状況を示す第２図におけるＡ−Ａ断面図、第５
図は本発明の実施例を示す平面図、第６図は鍍金後の状
況を示す第５図におけるＢ−Ｂ断面図である。 １・・・・・・基板、２ａ〜２ｎ・・・・・・発熱抵抗
体、３・・・・・・共通導体、４ａ〜４ｎ・・・・・・
個別導体、２１・・・・鍍金電極、２１ａ〜２１ｎ・・
・・・・鍍金用抵抗体。
Claims (1)
- １ 基板上へ互に隣接して配列された複数の発熱抵抗体
と、該発熱抵抗体を共通接続のうえ外部と接続する前記
基板上へ形成された共通導体と、前記発熱抵抗体を各個
別に外部と接続する前記基板上へ形成された個別導体と
からなり、前記各導体の表面に対し電解鍍金の施される
サーマルヘッドの製造方法において、前記基板上の鍍金
電極と前記各個別導体との間へ該各個別導体の全長と逆
比例する関係の抵抗値を有する鍍金用抵抗体を形成のう
え、前記鍍金電極を介する通電により電解鍍金を行ない
、前記各個別導体の全長に応じた厚さの鍍金層を形成し
た後、前記鍍金用抵抗体および鍍金電極を前記基板の切
断により除去することを特徴としたサーマルヘッドの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8670581A JPS6045595B2 (ja) | 1981-06-05 | 1981-06-05 | サ−マルヘツドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8670581A JPS6045595B2 (ja) | 1981-06-05 | 1981-06-05 | サ−マルヘツドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201676A JPS57201676A (en) | 1982-12-10 |
| JPS6045595B2 true JPS6045595B2 (ja) | 1985-10-11 |
Family
ID=13894339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8670581A Expired JPS6045595B2 (ja) | 1981-06-05 | 1981-06-05 | サ−マルヘツドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045595B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604078A (ja) * | 1983-06-23 | 1985-01-10 | Fuji Xerox Co Ltd | サ−マルヘツド |
| DE3439632A1 (de) * | 1984-10-30 | 1986-04-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Zeilenbreiter thermodruckkopf |
| EP0807522B1 (en) * | 1996-05-13 | 2003-07-30 | Canon Kabushiki Kaisha | Inkjet recording head and inkjet apparatus provided with the same |
| JP5546352B2 (ja) * | 2010-05-27 | 2014-07-09 | 京セラ株式会社 | 多数個取り配線基板 |
-
1981
- 1981-06-05 JP JP8670581A patent/JPS6045595B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201676A (en) | 1982-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| JPS6045595B2 (ja) | サ−マルヘツドの製造方法 | |
| US5291175A (en) | Limiting heat flow in planar, high-density power resistors | |
| JP3996347B2 (ja) | サーマルプリントヘッド、およびこれの製造方法 | |
| JPH06275368A (ja) | セラミックヒータ | |
| JP2518186B2 (ja) | サ―マル印字ヘッド | |
| JPS633972A (ja) | サ−マルヘツドの製造方法 | |
| JPS61139453A (ja) | サ−マルヘツド | |
| JPS6142937A (ja) | 集積回路基板の製造方法 | |
| JPH02179765A (ja) | サーマルヘッド基板 | |
| JPH0439064A (ja) | サーマルヘッド | |
| JPH0834132A (ja) | サーマルヘッドの製造方法 | |
| JPH03261564A (ja) | サーマルヘッドおよびその製造方法 | |
| JPH0232867A (ja) | サーマルヘッドの電極構造 | |
| JPS60206674A (ja) | サ−マルプリントヘツドの製造方法 | |
| JPS61274963A (ja) | 通電転写記録用ヘツドの製造方法 | |
| JPS5872477A (ja) | 感熱記録ヘツド | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPS6248573A (ja) | 厚膜形感熱記録ヘツド | |
| JPH08174885A (ja) | 熱印字ヘッド | |
| JPS6153060A (ja) | サ−マルヘツドの製造方法 | |
| JPS61265802A (ja) | サーマルプリントヘッドの製造方法 | |
| JPS58136460A (ja) | 薄膜感熱記録ヘツド | |
| JPS6242857A (ja) | 厚膜形感熱記録ヘツドの製造方法 | |
| JPS63216759A (ja) | 薄膜サ−マルヘツドの製造方法 |