JPH03156928A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH03156928A
JPH03156928A JP29642289A JP29642289A JPH03156928A JP H03156928 A JPH03156928 A JP H03156928A JP 29642289 A JP29642289 A JP 29642289A JP 29642289 A JP29642289 A JP 29642289A JP H03156928 A JPH03156928 A JP H03156928A
Authority
JP
Japan
Prior art keywords
insulating substrate
layer
metal layer
composition
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29642289A
Other languages
English (en)
Other versions
JP2891488B2 (ja
Inventor
Seiji Ueno
清治 上野
Hirohisa Matsuki
浩久 松木
Shigeki Harada
茂樹 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29642289A priority Critical patent/JP2891488B2/ja
Publication of JPH03156928A publication Critical patent/JPH03156928A/ja
Application granted granted Critical
Publication of JP2891488B2 publication Critical patent/JP2891488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特に絶縁基板上への
配線金属層の形成方法に関する。
3、発明の詳細な説明 〔従来の技術〕 半導体素子を実装するための絶縁基板上に配線層を形成
する際に、絶縁基板の表面をメタライゼーションする。
この時形成されるメタライゼーション膜と絶縁基板との
付着力が、その後形成される金属配線層に大きな影響を
与える。そのために種々の工夫がなされている。
その−例を第4図に従来例として示す。
以下第4図を用いて、従来の、絶縁基板上への配線金属
層の形成方法を説明する。
■AINから成る絶縁基板21上へスパッタ法によりT
iを堆積させて、厚さ0.2〜0.3μmの下地金属層
22を形成する。
■下地金属層22上に、真空蒸着法やスパッタ法により
所定の厚さにCuを堆積させて配線金属層23を形成す
る。
〔発明が解決しようとする課題〕
第4図に示した。AINから成る絶縁基板21の表面に
形成されたTiから成る下地金属層22を介してCuか
ら成る配線金属層23を形成した構造は。
TiとAINとの付着力が強いので、良好な配線層を形
成することができるものとして、よく用いられていた。
しかし、VLSIの高密度化が進みULS Iと呼ばれ
るようになるのに伴って、配線パターンも微細化し、配
線幅が狭くなってきた。その結果。
従来の方法で形成した配線金属層をパターニングして形
成した配線には、配線剥がれが生じる。という問題があ
った。
本発明は、この問題点を解決して、微細な線幅の配線パ
ターンを形成しても配線剥がれが生じないようにした半
導体装置の製造方法、特に絶縁基板上への配線金属層の
形成方法を提供することを目的とする。
〔課題を解決するための手段〕
上記の目的を達成するために5本発明に係る半導体装置
の製造方法は、絶縁基板上への配線金属層の形成方法に
おいて、絶縁基板上に、該絶縁基板を構成する材料物質
と密着性が良好な金属、および該金属と、絶縁基板を構
成する材料物質と物質構造が近接した化合物を形成する
物質を供給して前記金属と前記化合物とから成る組成物
を、前記金属の組成比が徐々に大きくなる傾斜組成を持
つように、前記物質の供給量を徐々に減少さ−Uて堆積
させた下地層を形成する工程と、該下地層上に配線金属
層を堆積させる工程とを含むように構成する。
第1図は1本発明の基本構成を示す図である。
同図において、1は絶縁基板、2は下地層、3は配線金
属層である。
〔作 用〕
従来例における絶縁基板材料のAINと下地金属層を構
成するTiとの付着力は、 Ti−AIN界面に生じる
電気二重層による静電気力やファン・デル・ワールス力
などに起因するものである。と考えられる。電気二重層
による静電気力やファン・デル・ワールスカは、 Ti
−Al Nの接合面積が小さくなるとそれに比例して小
さくなる。従って、配線幅が極細になると配線剥がれが
生じるのは、従来技術の限界を示すものである。
本発明は、この従来技術の限界を克服するために成され
たものである。
以下、第1図を用いて2本発明の詳細な説明する。
本発明では、絶縁基板1上に下゛地層2を形成しその上
に配線層、属層3を形成している。この構造は、−見従
来例と同じように見える。しかし、従来例では、下地層
を単一の金属で形成していたのに対して2本発明の下地
層2は1次の構造を持っている。
■絶縁基板1表面には、該絶縁基板1を構成する材料物
質と物質構造が近接した化合物が形成されている。
■配線金属層3が堆積される表面は、絶縁基板lを構成
する材料物質と密着性が良好な金属で形成されている。
■■および■の中間領域は、絶縁基板1を構成する材料
物質と物質構造が近接した化合物と、絶縁基板1を構成
する材料物質と密着性が良好な金属との組成物からなり
、前記金属の組成比が徐々に大きくなる傾斜組成を持つ
このような構造を持つ本発明の下地層2は3次の作用を
成す。
(a)絶縁基板1表面に該絶縁基板1を構成する材料物
質と物質構造が近接した化合物が形成されているので、
下地層2と絶縁基板1との付着力が格段に大きくなる。
(b)下地層2表面は絶縁基板1を構成する材料物質と
密着性が良好な金属で形成されているので。
その上に堆積する配線金属層3との密着性が良好となる
上述したように2本発明の下地層2は、絶縁基板1と接
する面と配線金属層3と接する面とで。
その性状が異なる。本発明は、このような構造を持つ下
地層2の形成方法をも提供する。次に、その方法を説明
する。
■絶縁基板1上に、絶縁基板lを構成する材料物質と密
着性が良好な金属(X)、および金属(X)と、絶縁基
板1を構成する材料物質と物質構造が近接した化合物(
xy)を形成する物質(Y)を供給する。この結果、絶
縁基板1表面ば、化合物(XY)が大きな組成比を持つ
、化合物(xy)と金属(X)との組成物が形成される
■物質(Y)の供給量を徐々に減少させ、金属(X)の
組成比を大きくしてゆく。
■物質(Y)の供給を停止して金属(X)のみを堆積さ
せる。
このようにして1本発明の下地層2が形成される。
〔実 施 例〕
第2図は2本発明の一実施例を示す図である。
同図において、11は絶縁基板、12は下地層。
13は配線金属層である。
本実施例は、絶縁基板11としてAIN、下地層12と
してTiNとTiとの組成物を用い、配線金属層13を
Cuで形成した例である。
以下、第2図を用いて9本実施例を説明する。
AINから成る絶縁基板11表面へのTiのスパッタ蒸
着中に活性ガスとしてN2を導入し9反応性スパッタに
よりTiとTiNとから成る組成物を堆積させる。この
とき、Tiの組成比が徐々に大きくなる傾斜組成を持つ
ように、 N2ガスの供給量を徐りに減少させ、所定の
時間が経過した後N2ガスの供給を停止し、 Tiのみ
を堆積させて下地層12を形成する。
図の左側に、 TiとTiNとの組成物から成る下地層
12中のTiの組成比の変化の様子を示す。
第3図に9反応性スパッタ法による下地層形成の例を示
す。この例により得られた下地層12の厚さは約0.3
μmであった。
続いて、下地層12上にCuを2μm堆積させて配線金
属層13を形成する。
以上のようにして形成した配線層を数10ミクロンの線
幅にバターニングして微細配線を形成したところ、従来
のものに比して、配線剥がれが著しく減少した。
本発明は1以上述べた実施例に限らず、 AlzO+か
ら成る絶縁基板上への配線金属層の形成に適用すること
ができる。この場合1反応性スパッタの活性ガスとして
0□を用いる。
また1本実施例では下地層を形成する際にTiを用いた
が、絶縁基板を構成する材料物質と密着性が良好な金属
であればよく、^1やCrなどを用いることができる。
〔発明の効果〕
本発明によれば、絶縁基板上へ、微細な線幅の配線パタ
ーンを形成しても配線剥がれが生じない配線金属層を形
成することが可能になる。
【図面の簡単な説明】 第1図は本発明の基本構成を示す図。 第2図は本発明の一実施例を示す図。 第3図は反応性スパッタ法による下地層形成の例を示す
図。 第4図は従来例を示す図 である。 第1図において 1:絶縁基板 2:下地層 3;配線金属層

Claims (1)

  1. 【特許請求の範囲】 絶縁基板上への配線金属層の形成方法において、絶縁基
    板上に、該絶縁基板を構成する材料物質と密着性が良好
    な金属、および該金属と、絶縁基板を構成する材料物質
    と物質構造が近接した化合物を形成する物質を供給して
    前記金属と前記化合物とから成る組成物を、前記金属の
    組成比が徐々に大きくなる傾斜組成を持つように、前記
    物質の供給量を徐々に減少させて堆積させた下地層を形
    成する工程と、 該下地層上に配線金属層を堆積させる工程 とを含むことを特徴とする半導体装置の製造方法。
JP29642289A 1989-11-15 1989-11-15 半導体装置及びその製造方法 Expired - Fee Related JP2891488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29642289A JP2891488B2 (ja) 1989-11-15 1989-11-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29642289A JP2891488B2 (ja) 1989-11-15 1989-11-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03156928A true JPH03156928A (ja) 1991-07-04
JP2891488B2 JP2891488B2 (ja) 1999-05-17

Family

ID=17833338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29642289A Expired - Fee Related JP2891488B2 (ja) 1989-11-15 1989-11-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2891488B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174227A (ja) * 1997-07-03 1999-03-16 Motorola Inc 半導体装置および該装置を形成するためのプロセス
JPH11233517A (ja) * 1998-02-16 1999-08-27 Sony Corp 半導体装置の銅配線
CN103334080A (zh) * 2013-06-04 2013-10-02 上海大学 AlN膜表面金属化层制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174227A (ja) * 1997-07-03 1999-03-16 Motorola Inc 半導体装置および該装置を形成するためのプロセス
JPH11233517A (ja) * 1998-02-16 1999-08-27 Sony Corp 半導体装置の銅配線
CN103334080A (zh) * 2013-06-04 2013-10-02 上海大学 AlN膜表面金属化层制备方法

Also Published As

Publication number Publication date
JP2891488B2 (ja) 1999-05-17

Similar Documents

Publication Publication Date Title
JP2731040B2 (ja) 半導体装置の製造方法
JPH01321612A (ja) 重ね合わせたかカプセル化した金属導電路を提供する方法
JPH03156928A (ja) 半導体装置及びその製造方法
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
TW200538800A (en) A wiring substrate and method using the same
JPH0414821A (ja) 半導体装置の製造方法
JPH06342796A (ja) 突起電極の形成方法
JPH04124822A (ja) 半導体装置の製造方法
KR970002438B1 (ko) 에어브리지 형성을 위한 금도금용 박막 전도체층 구조
JPH0334675B2 (ja)
JPS61127874A (ja) 微細金形状形成方法
JPH04107920A (ja) 半導体装置の製造方法
JPH05109657A (ja) 半導体装置の製造方法
JPH0350828A (ja) 金配線の形成方法
JPS61240661A (ja) 厚膜金属パタ−ンの形成方法
JPS6270594A (ja) 選択メツキ法
JPH04264730A (ja) 半導体装置の製造方法
JPS63278252A (ja) 半導体装置の製造方法
JPH01207949A (ja) 集積回路装置の電極形成法
JPH0334324A (ja) 半導体装置の製造方法
JPH02267967A (ja) 半導体素子の製造方法
JPH04188624A (ja) 半導体集積回路の配線形成方法
JPS63296247A (ja) 配線の形成方法
JPH08250448A (ja) 半導体装置の電極形成方法
JPH0287521A (ja) 半導体装置の電極形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees