JPS61240661A - 厚膜金属パタ−ンの形成方法 - Google Patents
厚膜金属パタ−ンの形成方法Info
- Publication number
- JPS61240661A JPS61240661A JP8278185A JP8278185A JPS61240661A JP S61240661 A JPS61240661 A JP S61240661A JP 8278185 A JP8278185 A JP 8278185A JP 8278185 A JP8278185 A JP 8278185A JP S61240661 A JPS61240661 A JP S61240661A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- layer
- intermediate layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は欠陥の少ない金属メッキパターンの形成方法に
関する。
関する。
従来、厚膜の金椙メッキパターンを形成する場合、たと
えば、X線吸収用のMメッキパターンを形成する場合、
以下のように行ってきた・すなわち、半導体基板の上に
接着層としてのTi薄膜およびんメッキ電極用のM薄膜
を形成し、その上に中間層を形成する。更にその上にレ
ジスト材料を塗布して所望のパターンを露光後、現像す
るこのレジストパターンをマスクとして用いて、中間層
をスパッタエツチングして下地のM薄膜を露出させる。
えば、X線吸収用のMメッキパターンを形成する場合、
以下のように行ってきた・すなわち、半導体基板の上に
接着層としてのTi薄膜およびんメッキ電極用のM薄膜
を形成し、その上に中間層を形成する。更にその上にレ
ジスト材料を塗布して所望のパターンを露光後、現像す
るこのレジストパターンをマスクとして用いて、中間層
をスパッタエツチングして下地のM薄膜を露出させる。
次にM薄膜を電極とし、中間層パターンをマスクにして
電気メッキによfJAn層を堆積させる。
電気メッキによfJAn層を堆積させる。
最後に中間層パターンと除去することによってんメッキ
パターンを得るものである。
パターンを得るものである。
しかしながら、このような製造方法によるときには以下
の点で問題があった。まず、レジストパターンをマスク
にして下地の中間層をスパッタエツチングする工程にお
いて、中間層の厚さのばらつき、あるいはスパッタエツ
チング装置内でのエツチング速度のばらつき等によって
、半導体基板内あるいは半導体基板相互でエツチングの
終点にばらつきが生じる。したがって、エツチングの終
点が速い部分においては、盾薄膜の露出後もオーバーエ
ツチングされるので、今度は劾薄膜がスパッタリングさ
れる。特に勤は比較的スパッタリング率の高い金層であ
るので容易にスパッタリングされる。こうしてスパッタ
リングされたんが、中間層パターンの側壁に再付着する
と、これが導電層となるために、後の電気勤メッキ工程
において、中間層パターンの側壁でんの異常堆積が生じ
、これによりMメッキパターンの欠陥密度が増大すると
いう欠点があった。
の点で問題があった。まず、レジストパターンをマスク
にして下地の中間層をスパッタエツチングする工程にお
いて、中間層の厚さのばらつき、あるいはスパッタエツ
チング装置内でのエツチング速度のばらつき等によって
、半導体基板内あるいは半導体基板相互でエツチングの
終点にばらつきが生じる。したがって、エツチングの終
点が速い部分においては、盾薄膜の露出後もオーバーエ
ツチングされるので、今度は劾薄膜がスパッタリングさ
れる。特に勤は比較的スパッタリング率の高い金層であ
るので容易にスパッタリングされる。こうしてスパッタ
リングされたんが、中間層パターンの側壁に再付着する
と、これが導電層となるために、後の電気勤メッキ工程
において、中間層パターンの側壁でんの異常堆積が生じ
、これによりMメッキパターンの欠陥密度が増大すると
いう欠点があった。
本発明の目的は、このような従来の欠点を除去し、欠陥
密度の小さな厚膜金縞メッキパターンを得る方法を提供
することにある。
密度の小さな厚膜金縞メッキパターンを得る方法を提供
することにある。
本発明は半導体基板の上にメッキ用電極としての全開薄
膜層を形成する工程と、前記金属薄膜の上に厚膜の中間
層を形成した後にレジスト材料を塗布し、所望のパター
ンを露光して現像する工程と、前記レジストパターンを
マスクとし、下地の厚膜中間層をスパッタエツチングし
て前記金属薄膜層を露出させる工程と、メッキ液中で前
記金属薄膜を正電位側に接続して電流を流し、中間層の
オーパエツチによって下地の金属薄膜からスパッタリン
グされて中間層パターン側壁に付着した金属層を除去す
る工程と、メッキ液中で前記金属薄膜を負電位に接続し
て電流を流し、前記中間層パターンをマスクとして電気
メッキにより金属層を堆積させる工程と、前記中間層パ
ターンを除去する工程とを行うことを特徴とする厚膜金
属パターンの形成方法である。
膜層を形成する工程と、前記金属薄膜の上に厚膜の中間
層を形成した後にレジスト材料を塗布し、所望のパター
ンを露光して現像する工程と、前記レジストパターンを
マスクとし、下地の厚膜中間層をスパッタエツチングし
て前記金属薄膜層を露出させる工程と、メッキ液中で前
記金属薄膜を正電位側に接続して電流を流し、中間層の
オーパエツチによって下地の金属薄膜からスパッタリン
グされて中間層パターン側壁に付着した金属層を除去す
る工程と、メッキ液中で前記金属薄膜を負電位に接続し
て電流を流し、前記中間層パターンをマスクとして電気
メッキにより金属層を堆積させる工程と、前記中間層パ
ターンを除去する工程とを行うことを特徴とする厚膜金
属パターンの形成方法である。
以下、本発明の一実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第1図(a)において、シリコン基板l上に接着層とし
てのチタン薄膜2およびメッキ用電極層としての金薄膜
3をそれぞれ数百人程度連続スパッタリングにより順次
形成する。次いで第1図(b)のよ □うに中間層とし
て厚膜の有機膜4を0.5〜5μm程度スピン塗布によ
り形成し、これを焼きしめた後にシリコーン系レジスト
5を0.1〜0.3μm程度スピン塗布して露光後現像
する。その表面にシリコーン系レジストパターン5をマ
スクとして0□ガスを用い、反応性イオンエツチングに
より中間有機膜層4をエツチング除去して第1図(e)
のように金薄膜3を露出させる。このとき、中間有機膜
層4のオーバエツチングによりスパッタリングされた金
層6が中間層パターンの側壁に付着する。そこで、メッ
キ液中において金薄膜3を正側の電極として通電するこ
とによシ中間層パターンの側壁に付着した金層6を除去
する(第1図(d))。次に金薄膜3を負側の電極とし
、有機膜パターンをマスクにして第1図(e)のように
んを電気的に選択メッキしてんメッキ層7を形成する。
てのチタン薄膜2およびメッキ用電極層としての金薄膜
3をそれぞれ数百人程度連続スパッタリングにより順次
形成する。次いで第1図(b)のよ □うに中間層とし
て厚膜の有機膜4を0.5〜5μm程度スピン塗布によ
り形成し、これを焼きしめた後にシリコーン系レジスト
5を0.1〜0.3μm程度スピン塗布して露光後現像
する。その表面にシリコーン系レジストパターン5をマ
スクとして0□ガスを用い、反応性イオンエツチングに
より中間有機膜層4をエツチング除去して第1図(e)
のように金薄膜3を露出させる。このとき、中間有機膜
層4のオーバエツチングによりスパッタリングされた金
層6が中間層パターンの側壁に付着する。そこで、メッ
キ液中において金薄膜3を正側の電極として通電するこ
とによシ中間層パターンの側壁に付着した金層6を除去
する(第1図(d))。次に金薄膜3を負側の電極とし
、有機膜パターンをマスクにして第1図(e)のように
んを電気的に選択メッキしてんメッキ層7を形成する。
最後に有機膜パターンを0.ガスによシプラズマエッチ
ングして除去し、第1図(f)に示すんメッキ層7によ
る厚膜余興パターンを得る。
ングして除去し、第1図(f)に示すんメッキ層7によ
る厚膜余興パターンを得る。
本発明によれば中間層パターンのスパッタエツチング工
程において、下地金属膜のスパッタリングによって中間
層パターン側壁へ付着した金層を除去できるので、欠陥
密度の低い厚膜金属メッキパターンを得ることができる
効果を有するものである。
程において、下地金属膜のスパッタリングによって中間
層パターン側壁へ付着した金層を除去できるので、欠陥
密度の低い厚膜金属メッキパターンを得ることができる
効果を有するものである。
第1図(a)〜(f)は本発明の主要工程における断面
図である。 l・・・シリコン基板、2・・・チタン薄膜、3・・・
金薄膜、4・・・中間有機膜層、5・・・シリコーン系
レジスト、6・・・中間層パターン側壁に付着した金層
、7・・・Mメッキ層。
図である。 l・・・シリコン基板、2・・・チタン薄膜、3・・・
金薄膜、4・・・中間有機膜層、5・・・シリコーン系
レジスト、6・・・中間層パターン側壁に付着した金層
、7・・・Mメッキ層。
Claims (1)
- (1)半導体基板の上にメツキ用電極としての金属薄膜
層を形成する工程と、前記金属薄膜の上に厚膜の中間層
を形成した後にレジスト材料を塗布し、所望のパターン
を露光して現像する工程と、前記レジストパターンをマ
スクとし、下地の厚膜中間層をスパッタエッチングして
前記金属薄膜層を露出させる工程と、メツキ液中で前記
金属薄膜を正電位側に接続して電流を流し、中間層のオ
ーパエツチによつて下地の金属薄膜からスパツタリング
されて中間層パターン側壁に付着した金属層を除去する
工程と、メツキ液中で前記金属薄膜を負電位に接続して
電流を流し、前記中間層パターンをマスクとして電気メ
ツキにより金属層を堆積させる工程と、前記中間層パタ
ーンを除去する工程とを行うことを特徴とする厚膜金属
パターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8278185A JPS61240661A (ja) | 1985-04-18 | 1985-04-18 | 厚膜金属パタ−ンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8278185A JPS61240661A (ja) | 1985-04-18 | 1985-04-18 | 厚膜金属パタ−ンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61240661A true JPS61240661A (ja) | 1986-10-25 |
Family
ID=13783956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8278185A Pending JPS61240661A (ja) | 1985-04-18 | 1985-04-18 | 厚膜金属パタ−ンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61240661A (ja) |
-
1985
- 1985-04-18 JP JP8278185A patent/JPS61240661A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
CN104576323B (zh) | 一种金属图形化结构及方法 | |
US3945902A (en) | Metallized device and method of fabrication | |
US4853080A (en) | Lift-off process for patterning shields in thin magnetic recording heads | |
JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
JPH09139386A (ja) | 非平面層の平坦化方法 | |
JPS61240661A (ja) | 厚膜金属パタ−ンの形成方法 | |
JPH02253628A (ja) | 半導体装置の製造方法 | |
US6686128B1 (en) | Method of fabricating patterned layers of material upon a substrate | |
JPS61240662A (ja) | 厚膜金属パタ−ンの形成方法 | |
JPS583232A (ja) | パタ−ン形成方法 | |
JPH05291256A (ja) | 薄膜導体パターンの製造方法 | |
JPS5816545A (ja) | 半導体装置の製造方法 | |
JPS60117684A (ja) | 非晶質シリコン太陽電池の製造方法 | |
JPS6116527A (ja) | 金属電極の製造方法 | |
JPS6273744A (ja) | 金属配線パタ−ンの形成方法 | |
JPH02138468A (ja) | パターン形成法 | |
JPH0254927A (ja) | 半導体装置の製造方法 | |
JPS6233425A (ja) | 電極の形成方法 | |
JPH03156928A (ja) | 半導体装置及びその製造方法 | |
JPS6261334A (ja) | パタ−ンの形成方法 | |
JPH03245528A (ja) | パターン形成方法 | |
JPS59161023A (ja) | 素子の製造方法 | |
JPH01312855A (ja) | 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ | |
JPH03106080A (ja) | 超電導装置の作製方法 |