JPS6233425A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPS6233425A
JPS6233425A JP17252085A JP17252085A JPS6233425A JP S6233425 A JPS6233425 A JP S6233425A JP 17252085 A JP17252085 A JP 17252085A JP 17252085 A JP17252085 A JP 17252085A JP S6233425 A JPS6233425 A JP S6233425A
Authority
JP
Japan
Prior art keywords
wiring
thick
metallic film
plating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17252085A
Other languages
English (en)
Inventor
Michi Kozuka
古塚 岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP17252085A priority Critical patent/JPS6233425A/ja
Publication of JPS6233425A publication Critical patent/JPS6233425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電極の形成方法に関し、特に電解めっき法を用
いた半導体装置の電極の形成方法に関する。
(従来技術とその問題点) 半導体装置の電極形成方法の中で、電解めっき法を用い
た形成方法は配線厚さを容易に厚くできるために、低抵
抗配線、大電流用配線等の形成に広く用いられている。
ただ電解めっき法では微細電極の形成は容易ではないの
で、微細電極を含む半導体装置では特に電流容量が大き
い配線部にのみ比較的粗なパターンの選択電解めっきを
施し、微細なパターンの電解部は別途エツチング法で形
成する方法が用いられている。この様な配線の製造方法
としては従来より第2図に示される方法が多く用いられ
ている。即ち半導体基板12上に絶縁膜22を被着し、
更にその上に配線用金属膜として例えばTi、 Pt、
 Auを順次積層した金属膜32を被着し、配線加工用
マスク421.422.423を形成した(第2図(a
))後、イオンシリング法により加工を行ない、電極3
21.322.323を形成する(第2図(b))。次
にめっき用給電金属膜除去時のエツチングに対する保護
のための絶縁膜521.522.523を形成しく第2
図(c))、Ti。
Auよりなる積層金属膜62をめっき用給電金属膜とし
て全面に被着しく第2図(d))、続いてめっき用マス
り721.722.723を形成し、電解めっき法によ
りAu膜821.823を選択的に形成する(第2図(
e))。更にめっき用マスクを除去しく第2図(fl)
、Au膜821.823をマスクとしてめっき用給電金
属膜をイオンシリング法により除去して配線を完成(第
2図(g))するものである。
しかしながらこのような従来技術ではめっき給電用金属
膜の被着並びに除去の工程が必要であり、めっきを施さ
ない配線の形成方法に比べて工程が大幅に複雑化する重
大な欠点がある。また既に下層に構造物が形成されてい
るので段差部でめっき用給電金属膜が段切れを起こすこ
とがしばしばあり、しかも段切れを生じない様にめっき
用給電金属膜を厚く被着すると後工程のめっき用給電膜
の除去が困難となる問題があった。
(発明の目的) 本発明の目的は、上記従来の欠点を除去した電極の形成
方法を提供することにある。
(発明の構成) の金属膜を被着する工程と、該配線用の金属膜をめっき
給電線として選択電解めっきを行ない、厚さの厚い方の
配線を形成する工程と、該配線用の金属膜をエツチング
加工して厚さの薄い方の配線を形成する工程とからなる
ことを特徴とする配線の形成方法が得られる。
(実施例) 以下、本発明の実施例について、図面を用いて説明する
第1図(a)〜(d)は本発明の一実施例を説明するた
めに工程順に示した断面図である。
まず、第1図(a)に示すように半導体基板11上に絶
縁膜として5i02膜21を被着し、その上に0.1p
mの厚さのTi、 0.1pmの厚さのPt、 0.4
pmの厚さのAuを順次積層してなる配線用金属膜31
をスパッタ法により被着する。次に第1図(b)に示す
ようにホトレジスト膜をマスクとして用い、配線用金属
膜より給電を行なうことにより選択電解金めっきを行な
い、厚さ2.5pmの厚い電極811及び813を形成
する。続いて第1図(C)に示すようにホトレジスト膜
911.912゜913を用いて金めつき電極及び残置
すべき配線用金属膜を覆った後、第1図(d)に示すよ
うにイオンシリング法により配線用金属膜31をエツチ
ングし、ホ暖 トレジスト膜911.912.913を除去して薄い配
線312を形成し、本実施例の配線が得られる。
(発明の効果) 以上の説明より明らかなように、本発明によれば、配線
用金属をめっき給電線として利用するなめに余分にめっ
き給電用金属を被着する必要はなくなり、しかも配線用
金属の加工と同時にめっき給電路が切断されるので余分
にめっき給電用金属の除去する必要もなくなり、工程が
大幅に簡略化され、製品歩留りが著しく向上した。また
配線用金属膜の下には構造物はないのでめっき給電線の
段切れの問題はな(、しかもめっき給電線の除去も何ら
困難を伴なわないので、その効果は太きい。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を説明するた
めに工程順に示した断面図、第る図(a)〜(g)は従
来の配線の形成方法の一例を説明するために工程順に示
した断面図である。 11.12・・・半導体基板、  21.22・・・絶
縁膜、31.32・・・配線用金属膜、 421.422,423・・・ホトレジスト膜521.
522,523・・・絶縁膜、 62・・・めっき給電
金属膜、721.722,723・・・ホトレジスト膜
、811.813,822,823・・・めっき配線、
911.912,913・・体トレジスト膜。 工 業 j2′2.・、 、; 長 躬1図 躬2図

Claims (1)

    【特許請求の範囲】
  1.  同一層上の配線として二種類の異なる厚さの配線が混
    載されてなる半導体装置の配線の形成方法において、厚
    さの薄い方の配線用の金属膜を被着する工程と、該配線
    用の金属膜をめっき給電線として選択電解めっきを行な
    い、厚さの厚い方の配線を形成する工程と、該配線用の
    金属膜をエッチング加工して厚さの薄い方の配線を形成
    する工程とからなることを特徴とする配線の形成方法。
JP17252085A 1985-08-07 1985-08-07 電極の形成方法 Pending JPS6233425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17252085A JPS6233425A (ja) 1985-08-07 1985-08-07 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17252085A JPS6233425A (ja) 1985-08-07 1985-08-07 電極の形成方法

Publications (1)

Publication Number Publication Date
JPS6233425A true JPS6233425A (ja) 1987-02-13

Family

ID=15943470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17252085A Pending JPS6233425A (ja) 1985-08-07 1985-08-07 電極の形成方法

Country Status (1)

Country Link
JP (1) JPS6233425A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2713397A1 (fr) * 1993-12-03 1995-06-09 Sgs Thomson Microelectronics Procédé de formation de couches métalliques minces et épaisses.
US8482096B2 (en) 2007-09-18 2013-07-09 Mitsubishi Electric Corporation Semiconductor photodetector and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323566A (en) * 1976-08-17 1978-03-04 Nec Corp Production of semiconductor dev ice

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323566A (en) * 1976-08-17 1978-03-04 Nec Corp Production of semiconductor dev ice

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2713397A1 (fr) * 1993-12-03 1995-06-09 Sgs Thomson Microelectronics Procédé de formation de couches métalliques minces et épaisses.
EP0658931A1 (fr) * 1993-12-03 1995-06-21 STMicroelectronics S.A. Procédé de formation de couches métalliques minces et épaisses
US5543358A (en) * 1993-12-03 1996-08-06 Sgs-Thomson Microelectronics S.A. Method for forming thin and thick metal layers
US8482096B2 (en) 2007-09-18 2013-07-09 Mitsubishi Electric Corporation Semiconductor photodetector and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US4054484A (en) Method of forming crossover connections
US3890177A (en) Technique for the fabrication of air-isolated crossovers
US7268431B2 (en) System for and method of forming via holes by use of selective plasma etching in a continuous inline shadow mask deposition process
JPS6233425A (ja) 電極の形成方法
JPS61122910A (ja) 薄いフイルム状の磁気ヘツドの製造方法
JPS63122248A (ja) 半導体装置の製造方法
JP3126862B2 (ja) 金属パターンの形成方法
JPS6329940A (ja) 半導体装置の製造方法
JPS6233442A (ja) 配線の形成方法
JPS5931770B2 (ja) 磁気ヘツドのコアの製造方法
JP2699498B2 (ja) 半導体装置の製造方法
JPH0279207A (ja) 薄膜磁気ヘッドの製造方法
JPH02123511A (ja) 薄膜磁気ヘッド
JPH023926A (ja) 配線の形成方法
JPS5910227A (ja) 半導体装置の製造方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPH05121403A (ja) 半導体装置の製造方法
JPH0338825A (ja) ドライエッチング方法
JPH0334324A (ja) 半導体装置の製造方法
JPS6116527A (ja) 金属電極の製造方法
JPH0350828A (ja) 金配線の形成方法
JPS61240661A (ja) 厚膜金属パタ−ンの形成方法
JPS6261334A (ja) パタ−ンの形成方法
JPS628030B2 (ja)
JPS62222657A (ja) 導体配線およびその形成方法