JPH0254927A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0254927A JPH0254927A JP20698788A JP20698788A JPH0254927A JP H0254927 A JPH0254927 A JP H0254927A JP 20698788 A JP20698788 A JP 20698788A JP 20698788 A JP20698788 A JP 20698788A JP H0254927 A JPH0254927 A JP H0254927A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- metal
- filling
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 11
- 238000007772 electroless plating Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000010953 base metal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000001556 precipitation Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置のコンタクトホールの穴埋め方法
に関する。
に関する。
［従来の技術］
半導体装置のフンタクトホールの穴埋めに関しては、減
圧気相成長（ＯＶＤ）法によるタングステンやシリコン
の選択堆積や、バイアススパッタ法によるアルミニウム
などの堆積、また電気メッキによる金属の析出がある。
圧気相成長（ＯＶＤ）法によるタングステンやシリコン
の選択堆積や、バイアススパッタ法によるアルミニウム
などの堆積、また電気メッキによる金属の析出がある。
［発明が解決しようとする課題］
本発明は、既存の半導体製造用装置、材料の応用と、無
電解メッキ法とを適用することにより、安価で効率的な
半導体装置のフンタクトホールの穴埋め方法を提供する
事を目的とする。
電解メッキ法とを適用することにより、安価で効率的な
半導体装置のフンタクトホールの穴埋め方法を提供する
事を目的とする。
前記従来技術に於て、ｏｖＤ法は選択堆積可能な金属が
限定される上、装置も新規の高額なものがフッとなる。
限定される上、装置も新規の高額なものがフッとなる。
バイアススパッタ法は半導体装置へのダメージや堆積さ
れる金属の膜質が従来法と大きく異なるという問題があ
る。また、電気メッキ法に於ては導電層の確保や電流密
度分布による析出の不均一性等の聞届がある。
れる金属の膜質が従来法と大きく異なるという問題があ
る。また、電気メッキ法に於ては導電層の確保や電流密
度分布による析出の不均一性等の聞届がある。
［課題を解決するための手段］
本発明の製造方法は、
ａ）７オトレジストによるコンタクトポールの自己整合
的な選択被覆。
的な選択被覆。
ｂ）上記フォトレジストリ被覆を利用したコンタクトホ
ール内部への金属層の形成。
ール内部への金属層の形成。
Ｃ）上記金属層への無電解メッキにょるコンタクトホー
ルの穴埋め。
ルの穴埋め。
を特徴とする。
［実施例］
以下、本発明について実施例に基づき詳細に説明する。
第１図は本発明の実施例を工程順に示す図である。まず
（α）図の如く、半導体基板１上の絶縁層２に通常の方
法によりフンタクトホール３を開口したのち、（ｂ）図
の如く、無電解メッキの下地金属とする金属層４を真空
蒸着、スパッタリング法等により形成する。次に（Ｃ）
図の如くポジ型のレジスト層５を形成し、適量の露光と
現像処理を実施する事により、（ｄ）図の如く、コンタ
クトホール部に溜った状態であるポジレジスト層部５の
みが残る状態となる。さらにフンタクトホール部にのみ
形成された前記ポジレジスト層部５をマスクとして、コ
ンタクトホール内部以外の金属層４をエツチング除去し
、ポジレジスト層を通常の方法により除去すれば、（ｅ
）図の蛸く、コンタクトホールの開口部にのみ金属層を
形成する事ができる。
（α）図の如く、半導体基板１上の絶縁層２に通常の方
法によりフンタクトホール３を開口したのち、（ｂ）図
の如く、無電解メッキの下地金属とする金属層４を真空
蒸着、スパッタリング法等により形成する。次に（Ｃ）
図の如くポジ型のレジスト層５を形成し、適量の露光と
現像処理を実施する事により、（ｄ）図の如く、コンタ
クトホール部に溜った状態であるポジレジスト層部５の
みが残る状態となる。さらにフンタクトホール部にのみ
形成された前記ポジレジスト層部５をマスクとして、コ
ンタクトホール内部以外の金属層４をエツチング除去し
、ポジレジスト層を通常の方法により除去すれば、（ｅ
）図の蛸く、コンタクトホールの開口部にのみ金属層を
形成する事ができる。
次に無電解メッキ溶液に浸漬する事によりコンタクトホ
ール部にのみ選択的に金属６を析出させＣＩ）図の如く
穴埋めが行なわれる。
ール部にのみ選択的に金属６を析出させＣＩ）図の如く
穴埋めが行なわれる。
ここで金属層４は単一の金属又は合金でもよいが、半導
体基板１及び絶縁層２との密着性や無電Ｗｉメッキによ
る下地金属としての適性を考慮し、複数の金属の積層に
よっても良い。
体基板１及び絶縁層２との密着性や無電Ｗｉメッキによ
る下地金属としての適性を考慮し、複数の金属の積層に
よっても良い。
また、本実施例ではポジレジストのコンタクトホール開
口部と他の領域との膜厚差を露光、現像による残膜の差
として利用し、コンタクトホール開口部への自己整合的
な選択被覆を行なっているが、酸素等の反応性イオンエ
ッチを利用して断面方向の一定の厚みを除去する方法に
よれば、感光性の樹膜でな（てもよく、シリコン系樹脂
、ポリイミドアミド等を用いてもよい。
口部と他の領域との膜厚差を露光、現像による残膜の差
として利用し、コンタクトホール開口部への自己整合的
な選択被覆を行なっているが、酸素等の反応性イオンエ
ッチを利用して断面方向の一定の厚みを除去する方法に
よれば、感光性の樹膜でな（てもよく、シリコン系樹脂
、ポリイミドアミド等を用いてもよい。
［発明の効果］
上述の如（本発明の製造方法によれば、フンタクトホー
ル開口部の段差を利用し、自己整合的、選択的にコンタ
クトホールの穴埋めができ、段差部での金属配線の段切
れや膜厚の不均一性を生ずることなく、半導体素子の信
頼性を向上することができる。
ル開口部の段差を利用し、自己整合的、選択的にコンタ
クトホールの穴埋めができ、段差部での金属配線の段切
れや膜厚の不均一性を生ずることなく、半導体素子の信
頼性を向上することができる。
第１図（α）〜（１）は本発明の実施例を示す工程図で
ある。 １・・・・・・・・・半導体基板 ２・・・・・・・・・絶縁層 ６・・・・・・・・フンタクトホール ４・・・・・・・・・金属層 ５・・・・・・・・・ポジレジスト ６・・・・・・・・・無電解メッキによる析出金属以上
ある。 １・・・・・・・・・半導体基板 ２・・・・・・・・・絶縁層 ６・・・・・・・・フンタクトホール ４・・・・・・・・・金属層 ５・・・・・・・・・ポジレジスト ６・・・・・・・・・無電解メッキによる析出金属以上
Claims (1)
- 半導体装置のコンタクトホールの無電解メッキによる穴
埋めにおいて、半導体基板上の絶縁膜へのコンタクトホ
ールの開口を行なう工程と、該半導体基板と絶縁膜およ
びコンタクトホールへの金属膜の形成を行なう工程と、
該金属膜上へのホトレジストの塗布を行なう工程と、適
量の光の照射及び、現像によるホトレジストの前記コン
タクトホール内部への自己整合的な選択的被覆を行なう
工程と、該自己整合的な選択的被覆を行なったホトレジ
ストをマスク材としてコンタクトホール部以外の前記金
属膜をエッチング除去する工程と、ホトレジストの剥離
除去後、コンタクトホール部に残留する金属膜を析出の
下地金属として無電解メッキによるコンタクトホールの
穴埋めを行なう工程とから成る事を特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20698788A JPH0254927A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20698788A JPH0254927A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254927A true JPH0254927A (ja) | 1990-02-23 |
Family
ID=16532304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20698788A Pending JPH0254927A (ja) | 1988-08-19 | 1988-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254927A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897214A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-08-19 JP JP20698788A patent/JPH0254927A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897214A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339305A (en) | Planar circuit fabrication by plating and liftoff | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| US4601915A (en) | Method of fabricating air supported crossovers | |
| JPH09139386A (ja) | 非平面層の平坦化方法 | |
| JPH06224190A (ja) | タングステンプラグの製造方法 | |
| US5080763A (en) | Method of forming conductor lines of a semiconductor device | |
| JPH0254927A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| US4873565A (en) | Method and apparatus for providing interconnection between metallization layers on semiconductor devices | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| US5800967A (en) | Method for fabricating a planar thin film structure | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JPH0465832A (ja) | 半導体装置の製造方法 | |
| US4963510A (en) | Method and apparatus for providing interconnection between metallization layers on semiconductors devices | |
| US11710690B2 (en) | Package structure and manufacturing method thereof | |
| JPH07297590A (ja) | 同軸構造の配線の形成方法 | |
| JP3243381B2 (ja) | 配線層の形成方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPS61240661A (ja) | 厚膜金属パタ−ンの形成方法 | |
| JPS59213131A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPS6362104B2 (ja) | ||
| JPS6210039B2 (ja) |